CN102662427A - 一种电压源电路 - Google Patents

Abstract

本发明实施例提供一种电压源电路，包括电流源电路和参考电压输出级，所述参考电压输出级包括：第一NMOS管，源极接地，栅极与漏极相连；第一PMOS管，源极与电源相连，栅极与所述电流源电路的输出端相连，漏极与所述第一NMOS管的漏极相连；所述电流源电路由MOS管和电阻组成。本发明实施例中的电压源电路，仅使用MOS管和电阻，不需要双极型晶体管以及其他类型的晶体管，结构简单，占用芯片的面积小，制造成本低，能够用于与数字电路兼容的标准CMOS工艺中，提高了模拟电路与数字电路的兼容性。

Description

一种电压源电路

技术领域

本发明涉及集成电路技术领域，具体涉及一种电压源电路。

背景技术

电压源电路是集成电路***中非常重要的基本电路之一，它为芯片中其他模块的正常工作提供了必要的偏置电压，因此电压源电路的性能很大程度上影响了芯片的整体性能。随着微电子制造工艺技术的发展以及个人便携设备、无线接收机等消费市场的急剧增加，对电压源电路提出的设计挑战也越来越高。

但目前广泛应用的电压源电路大多来源于双极型带隙基准，这类电压源电路需要较高性能的双极型晶体管，占用面积大，制造成本高，有些甚至需要在BiCMOS或双极型工艺下实现，不能与标准CMOS工艺兼容，不能满足深亚微米工艺下的集成电路设计要求。

发明内容

有鉴于此，本发明旨在提供一种能够与CMOS工艺兼容的电压源电路，以解决现有技术中电压源电路与CMOS工艺不兼容的缺陷。

为此，本发明技术方案提供一种与CMOS工艺兼容的电压源电路，包括电流源电路和参考电压输出级，所述电流源电路由MOS管和电阻组成，所述电流源电路与电源相连并接地，用于提供与温度成正比的输出电流；

所述参考电压输出级包括第一PMOS管和第一NMOS管，

所述第一PMOS管的源极与所述电源相连，栅极与电流源电路的输出端相连，漏极与所述第一NMOS管的漏极相连，用于将所述电流源电路输出的所述输出电流镜像；

所述第一NMOS管的源极接地，栅极与漏极相连，用于将镜像后的所述输出电流转换成输出电压。

优选地，所述电流源电路包括第二NMOS管、第三NMOS管、第二PMOS管、第三PMOS管以及补偿电阻，其中，

所述第二NMOS管的源极接地，栅极与漏极相连；

所述第三NMOS管的源极通过所述补偿电阻接地，栅极与所述第二NMOS管的栅极相连；

所述第二PMOS管的源极接所述电源，漏极与所述第二NMOS管的漏极相连；

所述第三PMOS管的源极接所述电源，栅极与所述第二PMOS管的栅极相连，并构成所述电流源电路的输出端，漏极与所述第三NMOS管的漏极相连，且栅极与漏极相连。

优选地，所述电压源电路还包括启动电路，所述启动电路包括：

第四PMOS管，源极与所述电源相连，栅极与所述第二PMOS管的漏极相连；

第四NMOS管，源极接地，栅极与所述第四PMOS管的栅极相连，漏极与所述第四PMOS管的漏极相连；

第五NMOS管，源极接地，栅极与所述第四PMOS管的漏极相连，漏极与所述第二PMOS管的栅极相连。

优选地，所述第二PMOS管的沟道宽长比与所述第三PMOS管的沟道宽长比不相同。

优选地，所述第二NMOS管和第三NMOS管工作在亚阈值区。

优选地，所述第二PMOS管和第三PMOS管工作在亚阈值区。

本发明实施例中的电压源电路，仅使用MOS管和电阻，不需要双极型晶体管以及其他类型的晶体管，结构简单，占用芯片的面积小，制造成本低，能够用于与数字电路兼容的标准CMOS工艺中，提高了模拟电路与数字电路的兼容性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一的电压源电路的电路结构图；

图2是本发明实施例二的电压源电路的电路结构图；

图3是本发明实施例二的电压源电路的参考电压随温度的变化曲线示意图；

图4是本发明实施例三的电压源电路的电路结构图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术中，传统的电压源电路由MOS管、运放及三极管等部分构成，电路结构复杂，占用芯片面积较大，制造成本较高；并且，传统电压源电路无法与CMOS标准工艺相兼容，在深亚微米工艺不断发展的过程中，需要提高模拟电路与数字电路的兼容性。本发明实施例旨在提供一种能够与CMOS标准工艺兼容的电压源电路，以提高模拟电路与数字电路的兼容性，以满足深亚微米工艺技术的要求。

实施例一

本发明实施例一提供一种电压源电路，如图1所示，为本发明实施例一的电压源电路的电路结构图。该电压源电路包括电流源电路101和参考电压输出级102，其中，电流源电路101由MOS管和电阻组成，且电流源电路101与电源Vdd相连并接地，电流源电路101用于提供与温度成正比的输出电流；

参考电压输出级102包括：

第一PMOS管M2，其源极与电源Vdd相连，栅极与电流源电路的输出端相连，漏极与第一NMOS管M1的漏极相连，用于将电流源电路101输出的输出电流镜像；

第一NMOS管M1，其源极接地，栅极与漏极相连，用于将第一PMOS管M2镜像后的输出电流转换成输出电压。

由图1可见，第一NMOS管M1和第一PMOS管M2连接成二极管的形式，参考电压V_ref可以由节点103输出。

需要说明的是，本发明实施例一中的电流源电路可以是现有技术中任何仅由MOS管和电阻组成并且其输出电流与温度成正比的电流源电路；电流源电路101中可以包括连接成共源共栅电流镜形式的MOS管，共源共栅的MOS管起到电流镜的作用，保证电流源电路的各支路的电流相等或成一定比例。其中，第一PMOS管M2的栅极可以与该电流镜的共用栅极连接。

如果电流源电路中使用运放，会造成电压源电路结构复杂，同时会消耗较大的功耗，无法满足集成电路结构简单的要求；另外，一些电流源电路中使用三极管，但在与数字电路兼容的标准CMOS工艺中，无法制作出高性能的三极管，所以，很多高性能电流源需要在BiCMOS工艺下实现，这就大大提高了芯片的制造成本，降低了模拟电路与数字电路的兼容性。然而，本发明实施例一的电压源电路仅使用MOS管和电阻，使得电压源电路的结构简单，占用芯片面积小；同时，降低了芯片的制造成本，提高了模拟电路与数字电路的兼容性。

实施例二

本发明实施例二提供一种电压源电路，如图2所示，为本发明实施例二的电压源电路的电路结构图。该电压源电路包括电流源电路201和参考电压输出级202，其中，参考电压输出级202包括：

第一NMOS管M1，源极接地，栅极与漏极相连；

第一PMOS管M2，源极与电源Vdd相连，栅极与电流源电路的输出端（节点203）相连，漏极与第一NMOS管M1的漏极相连；

本发明实施例二的电压源电路中的电流源电路201包括：

第二NMOS管M3、第三NMOS管M4、第二PMOS管M5、第三PMOS管M6以及补偿电阻R，其中，

第二NMOS管M3的源极接地，栅极与漏极相连；

第三NMOS管M4的源极通过补偿电阻R接地，栅极与第二NMOS管M3的栅极相连；

第二PMOS管M5的源极接电源Vdd，漏极与第二NMOS管M3的漏极相连；

第三PMOS管M6的源极接电源Vdd，栅极与第二PMOS管M5的栅极相连，并构成电流源电路201的输出端203，漏极与第三NMOS管M4的漏极相连，且其栅极与漏极相连。

具体地，补偿电阻R可以为可变电阻，如滑线变阻器，也可以为固定电阻。

具体地，第二NMOS管M3和第三NMOS管M4可以工作在饱和区，也可以工作在亚阈值区。第二NMOS管M3和第三NMOS管M4工作在饱和区时可以构成电压源电路，并且该电压源电路可以与CMOS工艺兼容；第二NMOS管M3和第三NMOS管M4工作在亚阈值区时，该电压源电路不但可以与CMOS工艺兼容，还可以工作在1V以下的电源电压，并且该电压源电路还可以具有低温度系数以及低功耗的特点。

需要说明的是，本发明实施例二中的第二PMOS管M5和第三PMOS管M6可以工作在相同的工作区域，如均可以工作在饱和区或者亚阈值区，以保证第二PMOS管M5和第三PMOS管M6的源漏电流之比与沟道尺寸之比相同，以构成饱和区或者亚阈值区电流镜的关系。

需要说明的是，对于本发明实施例二的电压源电路结构，可以通过调节MOS管的宽长比以及补偿电阻的阻值来得到一个温度系数极低甚至接近于零的输出参考电压V_ref。下面通过具体公式推导，来详细说明该电压源电路的温度系数值。

当第二NMOS管M3和第三NMOS管M4工作在亚阈值区时，第二NMOS管M3的源漏电流I_DS可以表示为：

$I_{\mathrm{DS}}={\mathrm{\μ}}_n{C}_{\mathrm{ox}}\left(\frac{W}{L}\right){V_T}^2{\exp }^{\frac{V_{\mathrm{GS}}-V_{\mathrm{TH}}}{{\mathrm{\ζV}}_T}}...\left(1\right)$

其中，μ_n为第二NMOS管M3的迁移率，C_ox是第二NMOS管M3的单位面积栅氧化层电容，（W/L）为第二NMOS管M3的沟道宽长比，V_T为第二NMOS管（M3）的热电势kT/q，k为波尔兹曼常数，即k=1.3806505×10-23J/K，T为绝对温度，q为元电荷电量，即q=1.6×10-19库伦，V_GS为第二NMOS管M3的栅源电压差，V_TH为第二NMOS管M3的阈值电压。

依据基尔霍夫电压定律，对于节点205可以列出如下等式：

V_GS3=V_GS4+I_DSR……………………………………………………………（2）

其中，V_GS3为第二NMOS管M3的栅源电压差，V_GS4为第三NMOS管M4的栅源电压差，R为补偿电阻的阻值。

将（1）式代入（2）式中，并假设第二NMOS管M3和第三NMOS管M4的阈值电压相等，可以得到：

$I_{\mathrm{DS}}=\frac{{\mathrm{\ζV}}_T\ln M}{R}...\left(3\right)$

其中，令第二PMOS管M5、第三PMOS管M6以及第一PMOS管M2的宽长比之比是1:M:N，则流过它们的电流分别为I_DS，MI_DS，NI_DS。

由等式（3）可以看出，第二NMOS管M3和第三NMOS管M4工作在亚阈值区，可以保证由第二NMOS管M3和第三NMOS管M4以及补偿电阻R所确定的偏置电流是一个与温度严格成正比的电流，并且，使得电流源电路201可以工作在很低的电源电压下，如几百毫伏。

图2中参考电压输出级202中的第一NMOS管M1的工作区域由输出参考电压V_ref决定。如果输出参考电压V_ref低于NMOS管的阈值电压，则第一NMOS管M1工作在亚阈值区；如果输出参考电压V_ref高于NMOS管的阈值电压，则第一NMOS管M1可以工作在邻近亚阈值区甚至饱和区。

如果第二NMOS管M3的源漏电流是

则第二PMOS管M5的源漏电流也是

进一步可以得到第一PMOS管M2的源漏电流是则第一NMOS管M1的源漏电流也是

根据（1）式可以得到：

$V_{\mathrm{ref}}=V_{\mathrm{TH}1}+{\mathrm{\ζV}}_T\ln \frac{\mathrm{\β}}{{\mathrm{\μ}}_n{V}_T}...\left(4\right)$

其中，

是一个与温度无关的比例系数，热电势V_T的值与温度成正比，第一NMOS管M1的阈值电压V_TH1及迁移率μ_n都具有负的温度系数，它们分别可以表示为：

V_TH1(T)=V_TH1(T₀)-α×(T-T₀)………………………………………………（5）

${\mathrm{\μ}}_n\left(T\right)={\mathrm{\μ}}_n\left(T_0\right){\left(\frac{T}{T_0}\right)}^{-\mathrm{\γ}}...\left(6\right)$

其中，T₀为室温参考温度，-α为第一NMOS管M1的阈值电压的温度系数，在大多数工艺中为负值。V_TH1(T)为温度为T时第一NMOS管M1的阈值电压；-γ为第一NMOS管M1迁移率的温度系数，一般在-1.5左右，μ_n(T)为温度为T时NMOS管的迁移率。

将等式（4）的两端对温度求导，可以得到参考电压V_ref的一阶温度系数：

$\frac{{\mathrm{dV}}_{\mathrm{ref}}}{\mathrm{dT}}=\frac{{\mathrm{dV}}_{\mathrm{TH}1}}{\mathrm{dT}}+\mathrm{\ζ}\frac{{\mathrm{dV}}_T}{\mathrm{dT}}\ln \frac{\mathrm{\β}}{{\mathrm{\μ}}_n{V}_T}-\mathrm{\ζ}\frac{{\mathrm{\μ}}_n\frac{{\mathrm{dV}}_T}{\mathrm{dT}}+V_T\frac{{\mathrm{d\μ}}_n}{\mathrm{dT}}}{{\mathrm{\β\μ}}_n}...\left(7\right)$

令等式（7）等于零，则可以得到：

$\mathrm{\ζ}\frac{{\mathrm{dV}}_T}{\mathrm{dT}}(\ln \frac{\mathrm{\β}}{{\mathrm{\μ}}_n{V}_T}-\frac{1}{\mathrm{\β}})=\mathrm{\ζ}\frac{V_T\frac{{\mathrm{d\μ}}_n}{\mathrm{dT}}}{{\mathrm{\β\μ}}_n}-\frac{{\mathrm{dV}}_{\mathrm{TH}1}}{\mathrm{dT}}...\left(8\right)$

因为

所以β的值与MOS管的沟道宽长比，第二PMOS管M5、第三PMOS管M6以及第一PMOS管M2的宽长比之比，补偿电阻R的阻值，MOS管的单位面积栅氧化层电容等有关。因此，可以通过调节MOS管的宽长比以及补偿电阻的阻值来设计β的值来得到一个温度系数极低甚至接近于零的输出参考电压V_ref。

可见，可以利用第一NMOS管M1的迁移率的负温度系数、第一NMOS管M1的阈值电压的负温度系数以及第一NMOS管M1的热电势kT/q的正温度系数，使得第一NMOS管M1的的栅源电压差即输出参考电压V_ref具有零温度系数。

需要说明的是，本发明实施例二中的第二PMOS管M5和第三PMOS管M6可以工作在饱和区，也可以工作在亚阈值区。第二PMOS管M5和第三PMOS管M6可以工作在饱和区时，第二PMOS管M5和第三PMOS管M6连接成饱和电流镜的形式，本发明实施例二的电压源电路仍然可以工作在较低的电源电压下；第二PMOS管M5和第三PMOS管M6可以工作在亚阈值区时，第二PMOS管M5和第三PMOS管M6连接成亚阈值电流镜的形式，可以进一步降低本发明实施例二的电压源电路工作所需的电源电压，并且可以进一步降低电压源电路的功耗。

当电源电压Vdd为0.8V时，输出参考电压V_ref随温度的变化曲线如图3所示，该曲线是在第二NMOS管M3和第三NMOS管M4以及第二PMOS管M5和第三PMOS管M6均工作在亚阈值区时得到的，可见，在-40℃~80℃温度范围内，输出参考电压V_ref的变化率极小，仅为31.5ppm/℃。

需要说明的是，本发明实施例二的电压源电路中的第二PMOS管M5的沟道宽长比和第三PMOS管M6的沟道宽长比可以相同，也可以不相同，如果第二PMOS管M5的沟道宽长比和第三PMOS管M6的沟道宽长比相同，则第二PMOS管M5的源漏电流和第三PMOS管M6的源漏电流相同，为保证等式（2）成立，需要保证第二NMOS管M3的沟道宽长比和第三NMOS管M4的沟道宽长比不相同；如果第二PMOS管M5的沟道宽长比和第三PMOS管M6的沟道宽长比不相同，则第二PMOS管M5的源漏电流和第三PMOS管M6的源漏电流不相同，等式（2）必然成立，此时对第二NMOS管M3的沟道宽长比和第三NMOS管M4的沟道宽长比没有限制，可见，当第二PMOS管M5的沟道宽长比和第三PMOS管M6的沟道宽长比不相同时，第二NMOS管M3和第三NMOS管M4的沟道宽长比不受限制。

与现有技术中温度系数通常高于几百ppm/℃的电压源电路相比，本发明实施例二的电压源电路的温度系数可以达到很低的水平，可以满足高精度电路对参考电压源电路的要求。

需要说明的是，与传统的带隙基准电压源电路相比，本发明实施例二所提供的输出参考电压V_ref并不固定在某一特定值，而是与MOS管的宽长比、阈值电压及补偿电阻的阻值有关，可以通过合理的电路设计满足不同的输出参考电压要求。

当第二NMOS管M3和第三NMOS管M4以及第二PMOS管M5和第三PMOS管M6均工作在亚阈值区时，本发明实施例二的电压源电路可以达到深亚微米工艺下电路工作的电源电压低于1V的要求，其整体电路功耗可以达到nW级，本发明实施例二的电压源电路能够为深亚微米工艺下的电路提供工作的电源电压，克服了传统带隙基准电压源输出电压高无法为深亚微米工艺下的电路提供工作的电源电压的缺陷。

本发明实施例二的电压源电路，仅由MOS管和补偿电阻组成，结构简单，占用芯片的面积小，可以与标准CMOS工艺兼容，降低了芯片的制造成本；本发明实施例中的第二NMOS管和第三NMOS管可以工作在亚阈值区，能够提供满足深亚微米工艺下电路工作的低于1V的输出参考电压，与工作在饱和区相比，能够降低电压源电路的整体功耗；此外，通过可以调节MOS管的宽长比以及补偿电阻的阻值来设计β的值来得到一个温度系数极低甚至接近于零的输出参考电压。本发明实施例二能够提供一种输出参考电压小于1V的低功耗低温度系数电压源电路，此电压源电路满足集成电路设计领域的要求。

实施例三

本发明实施例三提供一种电压源电路，如图4所示，为该电压源电路的电路结构示意图。该电压源电路包括电流源电路401、参考电压输出级402以及启动电路403，其中，参考电压输出级402包括：

第一NMOS管M1，源极接地，栅极与漏极相连，节点406构成参考电压输出端；

第一PMOS管M2，源极与电源Vdd相连，栅极与电流源电路的输出端（节点404）相连，漏极与第一NMOS管M1的漏极相连；

本发明实施例三的电压源电路中的电流源电路401包括：

第二NMOS管M3、第三NMOS管M4、第二PMOS管M5、第三PMOS管M6以及补偿电阻R，其中，

第二NMOS管M3的源极接地，栅极与漏极相连；

第三NMOS管M4的源极通过补偿电阻R接地，栅极与第二NMOS管M3的栅极相连；

第二PMOS管M5的源极接电源Vdd，漏极与第二NMOS管M3的漏极相连；

第三PMOS管M6的源极接电源Vdd，栅极与第二PMOS管M5的栅极相连，并构成电流源电路401的输出端404，漏极与第三NMOS管M4的漏极相连，且其栅极与漏极相连；

本发明实施例三的启动电路403包括：

第四PMOS管M7，源极与电源Vdd相连，栅极与第二PMOS管M5的漏极相连；

第四NMOS管M8，源极接地，栅极与第四PMOS管M7的栅极相连，漏极与第四PMOS管M7的漏极相连；

第五NMOS管M9，源极接地，栅极与第四PMOS管M7的漏极相连，漏极与第二PMOS管M5的栅极相连。

具体地，第四PMOS管M7和第四NMOS管M8连接成反相器的模式，反相器的输入端连接至第二NMOS管M3的漏极，反相器的输出端连接至第五NMOS管M9的栅极。

具体地，当电源电压接通后，若电压源电路工作在电流为零的静态工作点，则该启动电路403工作。如图4所示，电压源电路工作在电流为零的静态工作点时，第二PMOS管M5和第三PMOS管M6的集电结均处于反向偏置，发射结没有导通，M5和M6工作在截止区；第二NMOS管M3和第三NMOS管M4的集电结也处于反向偏置，发射结没有导通，也工作在截止区，所以节点404的电平为电源电压，节点405的电平为零，则第四PMOS管M7工作在线性区，即M7的发射结加正向偏压，集电结加反向偏压，M7导通；第四NMOS管M8工作在截止区，即M8的集电结处于反向偏置，发射结没有导通。此时，节点407的输出电平为电源电压，从而使第四NMOS管M8导通，并工作在线性区，故而节点404的电平被拉低，然后，电压源电路401恢复至电流非零的稳定工作点。

需要说明的是，电压源电路401工作在电流非零的稳定工作点后，第四PMOS管M7、第四NMOS管M8和第五NMOS管M9均工作在截止区。即：在完成对电压源电路的启动操作后，启动电路403转到截止状态，此时，启动电路403不消耗任何直流功耗；另外，在电源接通以后，如果电压源电路工作在电流非零的静态工作点，则启动电路403不工作。

在这种工作模式下，启动电路403除了在启动电压源电路的过程中消耗一定功耗外，其他过程中不消耗任何直流功耗，因此，该电压源电路整体的直流功耗较低。

需要说明的是，根据设计要求的需要，第四PMOS管M7与第四NMOS管M8的尺寸可以设计为一定的范围，以使节点408的电平高于反相器的阈值电压，从而使节点407输出低电平。

另外，本发明实施例中的启动电路403还可以采用其他本领域常用的启动电路。

本发明实施例在电压源电路工作在电流为零的静态工作点时采用启动电路启动电压源电路，保证了电压源电路的正常工作；在完成对电压源电路的启动操作后，启动电路转到截止状态，此时，启动电路不消耗任何直流功耗；另外，在电源接通以后，如果电压源电路工作在电流非零的静态工作点，则启动电路不工作。可见，启动电路除了在启动电压源电路的过程中消耗一定功耗外，其他过程中不消耗任何直流功耗，可以大大降低电压源电路的整体直流功耗。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种电压源电路，包括电流源电路和参考电压输出级，其特征在于，

所述电流源电路由MOS管和电阻组成，所述电流源电路与电源相连并接地，用于提供与温度成正比的输出电流；

所述参考电压输出级包括第一PMOS管和第一NMOS管，

所述第一PMOS管的源极与所述电源相连，栅极与电流源电路的输出端相连，漏极与所述第一NMOS管的漏极相连，用于将所述电流源电路输出的所述输出电流镜像；

所述第一NMOS管的源极接地，栅极与漏极相连，用于将所述镜像后的所述输出电流转换成输出电压。

2.根据权利要求1所述的电压源电路，其特征在于，所述电流源电路包括第二NMOS管、第三NMOS管、第二PMOS管、第三PMOS管以及补偿电阻，其中，

所述第二NMOS管的源极接地，栅极与漏极相连；

所述第三NMOS管的源极通过所述补偿电阻接地，栅极与所述第二NMOS管的栅极相连；

所述第二PMOS管的源极接所述电源，漏极与所述第二NMOS管的漏极相连；

所述第三PMOS管的源极接所述电源，栅极与所述第二PMOS管的栅极相连，并构成所述电流源电路的输出端，漏极与所述第三NMOS管的漏极相连，且栅极与漏极相连。

3.根据权利要求2所述的电压源电路，其特征在于，所述电压源电路还包括启动电路，所述启动电路包括：

第四PMOS管，源极与所述电源相连，栅极与所述第二PMOS管的漏极相连；

第四NMOS管，源极接地，栅极与所述第四PMOS管的栅极相连，漏极与所述第四PMOS管的漏极相连；

第五NMOS管，源极接地，栅极与所述第四PMOS管的漏极相连，漏极与所述第二PMOS管的栅极相连。

4.根据权利要求2或3所述的电压源电路，其特征在于，所述第二PMOS管的沟道宽长比与所述第三PMOS管的沟道宽长比不相同。

5.根据权利要求2或3所述的电压源电路，其特征在于，所述第二NMOS管和第三NMOS管工作在亚阈值区。

6.根据权利要求5所述的电压源电路，其特征在于，所述第二PMOS管和第三PMOS管工作在亚阈值区。

Images