CN109240402A - 一种提高Bandgap电路电源抑制比的启动电路 - Google Patents

一种提高Bandgap电路电源抑制比的启动电路 Download PDF

Info

Publication number
CN109240402A
CN109240402A CN201811130983.5A CN201811130983A CN109240402A CN 109240402 A CN109240402 A CN 109240402A CN 201811130983 A CN201811130983 A CN 201811130983A CN 109240402 A CN109240402 A CN 109240402A
Authority
CN
China
Prior art keywords
circuit
pmos tube
tube
bandgap
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811130983.5A
Other languages
English (en)
Inventor
许文
赵妍
刘志博
徐兴利
李明春
何玉樟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingjia Microelectronics Co Ltd
Original Assignee
Shenzhen Jingjia Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingjia Microelectronics Co Ltd filed Critical Shenzhen Jingjia Microelectronics Co Ltd
Priority to CN201811130983.5A priority Critical patent/CN109240402A/zh
Publication of CN109240402A publication Critical patent/CN109240402A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种提高Bandgap电路电源抑制比的启动电路，其特征在于，包括依次连接的启动电路、电流产生电路和电压产生电路，其中：启动电路，用以确保Bandgap电路上电之后正常工作；电流产生电路，用以产生正温度系数电流，所述正温度系数电流与电压无关；电压产生电路，用以产生零温度特性的参考电压。本发明提供的启动电路，功耗只有pA级别，功耗低且可确保Bandgap电路在上电之后能够正常工作；电流产生电路正常工作后，启动电路关闭，不再影响电流产生电路，相较于现有的启动电路没有反馈回路，因此启动电路的电源干扰不会叠加到Bandgap电路，因此提高了Bandgap电路的电源抑制比，通过本发明提供的启动电路，1MHz频率的电源抑制比从35dB提高到45dB。

Description

一种提高Bandgap电路电源抑制比的启动电路
技术领域
本发明涉及Bandgap性能提高电路领域，具体地说是一种提高Bandgap电路电源抑制比的启动电路。
背景技术
在不同电路中对Bandgap有不同的要求，而在锁相环电路中，为了提高电路的性能，Bandgap电路则要求较高的电源抑制比，低噪声，且对温度变化敏感度低等性能要求。
为了提高Bandgap电路的电源抑制比，现有技术通常是使用LDO供电，间接提高Bandgap电路的电源抑制比，这种方法不仅限制了带宽，还提高了电路的设计复杂度，增加了额外的面积和功耗。
发明内容
为了解决上述的技术问题，克服现有技术中的不足，本发明提供一种提高Bandgap电路电源抑制比的启动电路，是一种结构简单，实现方式容易，功耗低，不受电源电压影响的Bandgap性能提高电路。
本发明解决上述问题所采用的技术方案是：该提高BANDGAP电路电源抑制比的启动电路，其特征在于，包括依次连接的启动电路、电流产生电路和电压产生电路，其中：启动电路，用以确保Bandgap电路上电之后正常工作；电流产生电路，用以产生正温度系数电流，所述正温度系数电流与电压无关；电压产生电路，用以产生零温度特性的参考电压。
进一步的，所述启动电路包括第一支路和第二支路，所述第一支路包括串联连接的第一PMOS管(PM5)、第二PMOS管(PM6)和第一NMOS管(NM5)；所述第二支路包含串联连接的第三PMOS管(PM7)、第四PMOS管(PM8)、第二NMOS管(NM4)和第一电容(C3)，其中，第一NMOS管(NM5)在其导通时使得电流产生电路有电流流过，从而避免所述提高Bandgap电路电源抑制比的启动电路工作在简并偏执点，且避免其进入锁死状态；所述电流产生电路具有源端连接到电源电压VDD的第五PMOS管(PM1)。
进一步的，在所述第一支路中，第一PMOS管(PM5)的源端连接到电源电压VDD，且第一PMOS管(PM5)的漏端与第二PMOS管(PM6)的源端连接，第一PMOS管(PM5)的栅端与第二PMOS管(PM6)的漏端和栅端相连并连接于第一NMOS管(NM5)的栅端和第二支路的第二NMOS管(NM4)的漏端；所述第一NMOS管(NM5)的漏端连接到电流产生电路的第五PMOS管(PM1)的漏端，第一NOMS管(NM5)的源端连接到地VSS。
进一步的，在所述第二支路中，所述第三PMOS管(PM7)的源端连接到电源电压VDD，且第三PMOS管(PM7)的漏端连接到其栅端并连接于第四PMOS管(PM8)的源端，第四PMOS管(PM8)的栅端与漏端相连并连接于第二NMOS管(NM4)的栅端和第一电容(C3)的一端，所述第一电容(C3)的另一端连接到地VSS。
进一步的，当所述电源电压VDD上升至大于第一PMOS管(PM5)和第二PMOS管(PM6)的阈值电压时，第一PMOS管(PM5)和第二PMOS管(PM6)导通，此时第二支路的第三PMOS管(PM7)导通；当所述电源电压VDD上升至大于第一PMOS管(PM5)和第二PMOS管(PM6)的阈值电压与第一NMOS管(NM5)的阈值电压之和时，第一NMOS管(NM5)导通，此时第二支路的第三PMOS管(PM7)和第四PMOS管(PM8)导通，第二NMOS管(NM4)关闭，第一电容(C3)开始充电，所述电流产生电路的第五PMOS管(PM1)和第一支路的第一NMOS管(NM5)形成通路，电流产生电路跳过简并点，开始正常工作。
进一步的，当所述电源电压VDD上升至高于第二支路的第三PMOS管(PM7)和第四PMOS管(PM8)的阈值电压与第二NMOS管(NM4)的阈值电压之和时，第二支路的第二NMOS管(NM4)导通，第一支路的第一NMOS管(NM5)关闭，此时电流产生电路正常工作。
进一步的，所述电流产生电路正常工作后，启动电路关闭，不再影响电流产生电路，相较于现有的启动电路没有反馈回路，因此启动电路的电源干扰不会叠加到Bandgap电路，因此提高了Bandgap电路的电源抑制比。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的启动电路，功耗只有pA级别，功耗低；
2、本发明提供的启动电路，可确保Bandgap电路在上电之后能够正常工作；
3、通过本发明提供的启动电路，1MHz频率的电源抑制比从35dB提高到45dB。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有设计中启动电路及Bandgap电路的原理图。
图2是本发明中的启动电路及Bandgap电路的原理图。
图3是现有设计中Bandgap电路的电源抑制比曲线。
图4是本发明中的Bandgap电路的电源抑制比曲线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1。
参见图1至图4，本发明实施例中的提高BANDGAP电路电源抑制比的启动电路，包括依次连接的启动电路、电流产生电路和电压产生电路，其中：启动电路，用以确保Bandgap电路上电之后正常工作；电流产生电路，用以产生正温度系数电流，所述正温度系数电流与电压无关；电压产生电路，用以产生零温度特性的参考电压。
本发明实施例中的启动电路包括第一支路和第二支路，所述第一支路包括串联连接的第一PMOS管(PM5)、第二PMOS管(PM6)和第一NMOS管(NM5)；所述第二支路包含串联连接的第三PMOS管(PM7)、第四PMOS管(PM8)、第二NMOS管(NM4)和第一电容(C3)，其中，第一NMOS管(NM5)在其导通时使得电流产生电路有电流流过，从而避免所述提高Bandgap电路电源抑制比的启动电路工作在简并偏执点，且避免其进入锁死状态；所述电流产生电路具有源端连接到电源电压VDD的第五PMOS管(PM1)。
本发明实施例中的第一支路中，第一PMOS管(PM5)的源端连接到电源电压VDD，且第一PMOS管(PM5)的漏端与第二PMOS管(PM6)的源端连接，第一PMOS管(PM5)的栅端与第二PMOS管(PM6)的漏端和栅端相连并连接于第一NMOS管(NM5)的栅端和第二支路的第二NMOS管(NM4)的漏端；所述第一NMOS管(NM5)的漏端连接到电流产生电路的第五PMOS管(PM1)的漏端，第一NOMS管(NM5)的源端连接到地VSS。
本发明实施例中的第二支路中，所述第三PMOS管(PM7)的源端连接到电源电压VDD，且第三PMOS管(PM7)的漏端连接到其栅端并连接于第四PMOS管(PM8)的源端，第四PMOS管(PM8)的栅端与漏端相连并连接于第二NMOS管(NM4)的栅端和第一电容(C3)的一端，所述第一电容(C3)的另一端连接到地VSS。
在本发明实施例中，当所述电源电压VDD上升至大于第一PMOS管(PM5)和第二PMOS管(PM6)的阈值电压时，第一PMOS管(PM5)和第二PMOS管(PM6)导通，此时第二支路的第三PMOS管(PM7)导通；当所述电源电压VDD上升至大于第一PMOS管(PM5)和第二PMOS管(PM6)的阈值电压与第一NMOS管(NM5)的阈值电压之和时，第一NMOS管(NM5)导通，此时第二支路的第三PMOS管(PM7)和第四PMOS管(PM8)导通，第二NMOS管(NM4)关闭，第一电容(C3)开始充电，所述电流产生电路的第五PMOS管(PM1)和第一支路的第一NMOS管(NM5)形成通路，电流产生电路跳过简并点，开始正常工作。
在本发明实施例中，当所述电源电压VDD上升至高于第二支路的第三PMOS管(PM7)和第四PMOS管(PM8)的阈值电压与第二NMOS管(NM4)的阈值电压之和时，第二支路的第二NMOS管(NM4)导通，第一支路的第一NMOS管(NM5)关闭，此时电流产生电路正常工作。
本发明实施例中的电流产生电路正常工作后，启动电路关闭，不再影响电流产生电路，相较于现有的启动电路没有反馈回路，因此启动电路的电源干扰不会叠加到Bandgap电路，因此提高了Bandgap电路的电源抑制比。
应当指出，以上借助优选实施例对本发明的技术方案进行的详细说明是示意性的而非限制性的。本领域的普通技术人员在阅读本发明说明书的基础上可以对实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。

Claims (7)

1.一种提高Bandgap电路电源抑制比的启动电路，其特征在于，包括依次连接的启动电路、电流产生电路和电压产生电路，其中：
启动电路，用以确保Bandgap电路上电之后正常工作；
电流产生电路，用以产生正温度系数电流，所述正温度系数电流与电压无关；
电压产生电路，用以产生零温度特性的参考电压。
2.根据权利要求1所述的提高Bandgap电路电源抑制比的启动电路，其特征在于，所述启动电路包括第一支路和第二支路，所述第一支路包括串联连接的第一PMOS管(PM5)、第二PMOS管(PM6)和第一NMOS管(NM5)；所述第二支路包含串联连接的第三PMOS管(PM7)、第四PMOS管(PM8)、第二NMOS管(NM4)和第一电容(C3)，其中，第一NMOS管(NM5)在其导通时使得电流产生电路有电流流过，从而避免所述提高Bandgap电路电源抑制比的启动电路工作在简并偏执点，且避免其进入锁死状态；所述电流产生电路具有源端连接到电源电压VDD的第五PMOS管(PM1)。
3.根据权利要求2所述的提高Bandgap电路电源抑制比的启动电路，其特征在于，在所述第一支路中，第一PMOS管(PM5)的源端连接到电源电压VDD，且第一PMOS管(PM5)的漏端与第二PMOS管(PM6)的源端连接，第一PMOS管(PM5)的栅端与第二PMOS管(PM6)的漏端和栅端相连并连接于第一NMOS管(NM5)的栅端和第二支路的第二NMOS管(NM4)的漏端；所述第一NMOS管(NM5)的漏端连接到电流产生电路的第五PMOS管(PM1)的漏端，第一NOMS管(NM5)的源端连接到地VSS。
4.根据权利要求2所述的提高Bandgap电路电源抑制比的启动电路，其特征在于，在所述第二支路中，所述第三PMOS管(PM7)的源端连接到电源电压VDD，且第三PMOS管(PM7)的漏端连接到其栅端并连接于第四PMOS管(PM8)的源端，第四PMOS管(PM8)的栅端与漏端相连并连接于第二NMOS管(NM4)的栅端和第一电容(C3)的一端，所述第一电容(C3)的另一端连接到地VSS。
5.根据权利要求2或3或4所述的提高Bandgap电路电源抑制比的启动电路，其特征在于，当所述电源电压VDD上升至大于第一PMOS管(PM5)和第二PMOS管(PM6)的阈值电压时，第一PMOS管(PM5)和第二PMOS管(PM6)导通，此时第二支路的第三PMOS管(PM7)导通；当所述电源电压VDD上升至大于第一PMOS管(PM5)和第二PMOS管(PM6)的阈值电压与第一NMOS管(NM5)的阈值电压之和时，第一NMOS管(NM5)导通，此时第二支路的第三PMOS管(PM7)和第四PMOS管(PM8)导通，第二NMOS管(NM4)关闭，第一电容(C3)开始充电，所述电流产生电路的第五PMOS管(PM1)和第一支路的第一NMOS管(NM5)形成通路，电流产生电路跳过简并点，开始正常工作。
6.根据权利要求2或3或4所述的提高Bandgap电路电源抑制比的启动电路，其特征在于，当所述电源电压VDD上升至高于第二支路的第三PMOS管(PM7)和第四PMOS管(PM8)的阈值电压与第二NMOS管(NM4)的阈值电压之和时，第二支路的第二NMOS管(NM4)导通，第一支路的第一NMOS管(NM5)关闭，此时电流产生电路正常工作。
7.根据权利要求1所述的提高Bandgap电路电源抑制比的启动电路，其特征在于，所述电流产生电路正常工作后，启动电路关闭，不再影响电流产生电路，相较于现有的启动电路没有反馈回路，因此启动电路的电源干扰不会叠加到Bandgap电路，因此提高了Bandgap电路的电源抑制比。
CN201811130983.5A 2018-09-27 2018-09-27 一种提高Bandgap电路电源抑制比的启动电路 Pending CN109240402A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811130983.5A CN109240402A (zh) 2018-09-27 2018-09-27 一种提高Bandgap电路电源抑制比的启动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811130983.5A CN109240402A (zh) 2018-09-27 2018-09-27 一种提高Bandgap电路电源抑制比的启动电路

Publications (1)

Publication Number Publication Date
CN109240402A true CN109240402A (zh) 2019-01-18

Family

ID=65057597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811130983.5A Pending CN109240402A (zh) 2018-09-27 2018-09-27 一种提高Bandgap电路电源抑制比的启动电路

Country Status (1)

Country Link
CN (1) CN109240402A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110825156A (zh) * 2019-12-02 2020-02-21 深圳清华大学研究院 一种应用于低功耗带隙基准的启动电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080806A1 (en) * 2001-10-26 2003-05-01 Naoki Sugimura Bandgap reference voltage circuit
US20060181337A1 (en) * 2005-02-11 2006-08-17 International Business Machines Corporation Digitally tunable high-current current reference with high PSRR
CN200997086Y (zh) * 2006-12-28 2007-12-26 东南大学 Cmos基准电压源
CN102053645A (zh) * 2011-01-31 2011-05-11 成都瑞芯电子有限公司 一种宽输入电压高电源抑制比基准电压源
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN105786075A (zh) * 2016-04-20 2016-07-20 广东工业大学 一种提高带隙基准电源抑制比的预稳压电路
CN106843358A (zh) * 2017-03-21 2017-06-13 桂林电子科技大学 一种高电源抑制比全cmos基准电压源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080806A1 (en) * 2001-10-26 2003-05-01 Naoki Sugimura Bandgap reference voltage circuit
US20060181337A1 (en) * 2005-02-11 2006-08-17 International Business Machines Corporation Digitally tunable high-current current reference with high PSRR
CN200997086Y (zh) * 2006-12-28 2007-12-26 东南大学 Cmos基准电压源
CN102053645A (zh) * 2011-01-31 2011-05-11 成都瑞芯电子有限公司 一种宽输入电压高电源抑制比基准电压源
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN105786075A (zh) * 2016-04-20 2016-07-20 广东工业大学 一种提高带隙基准电源抑制比的预稳压电路
CN106843358A (zh) * 2017-03-21 2017-06-13 桂林电子科技大学 一种高电源抑制比全cmos基准电压源

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110825156A (zh) * 2019-12-02 2020-02-21 深圳清华大学研究院 一种应用于低功耗带隙基准的启动电路

Similar Documents

Publication Publication Date Title
CN104660248B (zh) 上拉电阻电路
CN104808732A (zh) 稳压器
CN102298957B (zh) 去耦控制电路及半导体电路
CN107272808B (zh) 一种应用于集成芯片的ldo电路
CN107390758B (zh) 低电压带隙基准源电路
CN109240402A (zh) 一种提高Bandgap电路电源抑制比的启动电路
CN203813657U (zh) 一种电源自适应的电荷泵装置
CN108282083A (zh) 一种混合结构电荷泵电路
CN104536504B (zh) 一种自启动基准电路
CN203405751U (zh) 一种新型的稳压器电路结构
CN204835918U (zh) 一种高压启动电路
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN104199508B (zh) 一种具有动态自适应特性的低压电流镜
CN104299647B (zh) 负压转换电路
CN104660242A (zh) 上拉电阻电路
CN207475404U (zh) 电荷泵增压单元电路
CN102280998A (zh) 基于Dickson结构的抗辐照电荷泵电路
CN106681418B (zh) 具有宽输入电压范围和可调阈值电压的输入电路
CN205752815U (zh) 一种安全防触电插座电路
CN104868717A (zh) 充电泵初始化器件、具有其的集成电路及操作方法
CN102522829B (zh) 电源管理电路
CN208316697U (zh) 一种上电自锁控制电路和电源
CN207625528U (zh) 低压总线信号锁存器
CN107968564B (zh) 基于开关电容的微能量收集升压dc-dc转换电路
CN103078597B (zh) 一种偏置电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190118

WD01 Invention patent application deemed withdrawn after publication