CN104067380A - 用于制造半导体衬底的工艺以及所获得的半导体衬底 - Google Patents
用于制造半导体衬底的工艺以及所获得的半导体衬底 Download PDFInfo
- Publication number
- CN104067380A CN104067380A CN201380006034.5A CN201380006034A CN104067380A CN 104067380 A CN104067380 A CN 104067380A CN 201380006034 A CN201380006034 A CN 201380006034A CN 104067380 A CN104067380 A CN 104067380A
- Authority
- CN
- China
- Prior art keywords
- substrate
- semiconductor substrate
- layer
- useful
- donor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 193
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000007547 defect Effects 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 230000002950 deficient Effects 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000007689 inspection Methods 0.000 description 7
- 238000011144 upstream manufacturing Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及用于制造半导体衬底(1)的工艺，其特征在于，该工艺包括以下步骤：提供至少一个施主半导体衬底(2)，该施主半导体衬底(2)包括至少一个有用硅层(3)；经由检验机(4)对该施主衬底(2)进行检验，以便检测该有用层(3)是否包含尺寸大于或等于临界尺寸的形成的腔，所述临界尺寸严格小于44nm；以及如果就尺寸大于或等于该临界尺寸的腔而言，该施主衬底(2)的有用层(3)中的腔的密度或数量小于或等于临界缺陷密度或数量，则制造包括施主衬底(2)的有用层(3)的至少部分的半导体衬底(1)。
Description
技术领域
本发明涉及用于制造半导体衬底的工艺，并且涉及半导体衬底。
背景技术
在用于制造半导体衬底的特定工艺中，必须从施主衬底向接收方衬底转移薄的有用半导体层。
在FDSOI(完全耗尽的绝缘体上硅)衬底的制造期间尤其如此。
这些FDSOI衬底越来越广泛地用于微电子工业。
这些衬底包括设置在埋氧化层上的薄的有用硅膜，该硅膜的厚度通常小于300埃。
在FDSOI的制造期间，在制造工艺最后对属于批量衬底的样品FDSOI衬底进行检验，以检查有用层中出现的缺陷密度。
已经观察到衬底之间的缺陷密度各不相同，并且每个批次的衬底之间的缺陷密度也各不相同。因此，必须实施能够对这些FDSOI的质量进行控制的程序。
此外，由于存在晶体缺陷，已证实从特定制造线获得的特定FDSOI是不可用的。
这对制造成本造成影响，而期望的是能够降低制造成本。
最后，考虑到工艺标准化并改进制造的质量，可以改进所使用的制造工艺的质量。
发明内容
在一个实施例中，描述了用于制造半导体衬底的工艺，值得注意的是，该工艺包括以下步骤：提供至少一个施主半导体衬底，该施主半导体衬底包括至少一个有用硅层；经由检验机来对该施主衬底进行检验，以便检测有用层是否包含尺寸大于或等于临界尺寸的形成腔，所述临界尺寸严格小于44nm；以及如果就尺寸大于或等于临界尺寸的腔而言，施主衬底的有用层中的腔的密度或数量小于或等于临界缺陷密度或数量，则制造包括施主衬底的有用层的至少部分的半导体衬底。
在一个实施例中，制造半导体衬底的步骤包括以下步骤，向接收衬底转移施主衬底的有用层的至少部分，所述部分具有300埃或更小的厚度，并且接收方衬底在转移之后形成了半导体衬底。
在一个实施例中，制造半导体衬底的步骤包括以下步骤：形成与施主衬底的有用层相接触的氧化层，以及向接收方衬底转移氧化层和有用层的至少部分，在该转移之后所述接收方衬底形成了半导体衬底。
在一个实施例中，向接收方衬底转移有用层的至少部分和氧化层的步骤包括以下步骤：通过将离子引入施主衬底中来在施主衬底中建立弱带(weak zone)；将施主衬底与接收方衬底接合；以及切割所述弱带以使施主衬底与接收方衬底分离。
在一个实施例中，临界缺陷数量在0与200之间。
在一个实施例中，经由检验机来进行检验的步骤包括以下步骤：朝向施主衬底发射激光束，并检测由施主衬底反射的激光束的光学特性的变化，以便检测形成的腔，并估计腔的尺寸。
在一个实施例中，上述制造工艺用于利用以下步骤来连续制造多个半导体衬底：提供多个施主衬底，每个施主衬底包括至少一个有用硅层；检验多个施主衬底，并就尺寸大于或等于临界尺寸的形成的腔而言，选择腔的密度或数量小于或等于临界缺陷数量或密度的这些施主衬底，该临界尺寸严格小于44nm；以及制造多个半导体衬底，每个半导体衬底包括在先前步骤中选择的施主衬底中的一个施主衬底的有用层的至少部分。
在一个实施例中，制造步骤包括制造半导体衬底，该半导体衬底包括厚度为300埃或更小的有用硅层、氧化层、和支撑层。
还描述了半导体衬底，所述衬底包括厚度为300埃或更小的有用半导体层、氧化层、和支撑层，所述衬底值得注意之处在于，有用层中的形成的腔的密度严格小于0.06个缺陷/cm2。
该制造工艺是高效的，并具有可预测且有保证的质量。
制造了包括薄的有用半导体层的衬底，该有用层可能用于电子应用中，该层尽管很薄，但是并不受存在的危害其使用的缺陷的影响。所述衬底例如是FDSOI，FDSOI的有用层的厚度在0与300埃之间。
此外，所提出的解决方案可以减少在制造工艺中步骤的数量，并且可以减少制造成本，这是因为制造工艺的上游事先废弃了不良的施主衬底。
附图说明
根据下文的说明书，本发明的其它特征、目标和优势将变得显而易见，该说明书仅通过非限制性说明的方式给出，并且应该参考附图来进行阅读，附图中：
图1示意性示出制造工艺的一个实施例的步骤；
图2示意性示出制造工艺的一个实施例的步骤；
图3示意性示出具有妨碍半导体衬底的使用的腔的半导体衬底；
图4示意性示出制造工艺的一个实施例的步骤；以及
图5示意性示出连续制造工艺的一个实施例的步骤。
具体实施方式
图1和2示出用于制造半导体衬底的工艺的一个实施例。
该工艺包括步骤E1，该步骤E1包括提供包括至少一个有用半导体层3的至少一个施主半导体衬底2。有用半导体层3的至少部分是要从施主衬底2转移到接收方衬底6，以制造半导体衬底1。半导体衬底1是包括至少一个由半导体制作的层的衬底。
在一个实施例中，施主半导体衬底2是仅包括有用半导体层3的体衬底。
在一个实施例中，有用层3是硅层。可替代地，可以使用其它有用层，例如，锗或SiGe层。
该工艺包括步骤E2，该步骤E2包括经由检验机4对施主衬底2进行检验，以检测有用层3是否包含尺寸大于或等于临界尺寸的形成的腔5，所述临界尺寸严格小于44nm。
对于临界尺寸，可以选择小于44nm的任何值，只要检验机足够精确以检测该临界尺寸的腔(取决于所使用的检验机和要求，临界尺寸值的示例是：33nm、28nm，等等)。已经观察到，小于44nm的临界尺寸能够使得识别出符合要求数量的形成腔，尤其是在FDSOI制造工艺的情况下，如以下将要说明的。
这些腔在有用层的表面上被发现，并且出现在有用层的自由表面上。腔的尺寸对应于这些腔的沿着衬底2的平面的法线方向上的高度。腔(也被称为微空穴)由有用层的晶体中的空位产生，该空位由原子的缺失所构成。
如果就尺寸大于或等于临界尺寸的形成的腔而言，检验施主衬底2显示出，施主衬底2的有用层3中的腔的密度或数量小于或等于临界缺陷密度或数量，则制造工艺继续使用施主衬底2。
具体而言，该工艺于是包括步骤E3，该步骤E3包括制造包括施主衬底2的有用层3的至少一部分的半导体衬底1(参见图1)。
相反，如果就尺寸大于或等于临界尺寸的形成的腔而言，检验施主衬底2显示出施主衬底2中的腔的密度或数量高于临界缺陷密度或数量，则施主衬底2的有用层3不转移到接收方衬底。这在图2中示出，其中有用层的检验(S1、S2)显示出，尺寸大于临界尺寸的形成腔的数量或密度高于临界缺陷密度或数量。
对于厚度在0与300埃之间的有用层而言，临界缺陷数量例如是0(即不允许存在腔)与200之间。临界密度(面积密度，即，对应于腔的数量除以该层的面积)例如在0与0.28缺陷/cm2之间。
在一个实施例中，该工艺包括将施主衬底2的有用层3的至少部分转移到接收方衬底6，所述部分具有300埃或更小的厚度，接收方衬底6利用该转移形成了半导体衬底1。
在一个实施例中，利用制造工艺所制造的半导体衬底1包括厚度为300埃或更小的有用层3、氧化层8、以及支撑层13。支撑层例如是硅层。根据一个实施例，有用层3是硅层，并且衬底1因此是FDSOI。总体而言，FDSOI衬底的有用硅层的厚度小于或等于300埃，并且通过非限制性示例的方式，其厚度可以是120埃或60埃。
在对用于制造半导体衬底1的工艺和所述半导体衬底1(例如FDSOI衬底)中存在的缺陷进行具体分析之后，申请人已经观察到，在施主衬底2的有用层中的上游存在的所述形成的腔(也被称为微腔)是要用于电子应用中的最终半导体衬底的有用层中的微腔的起源。最终半导体衬底的有用层中出现的微腔损害了有用层，使有用层不适合用于许多应用。
具体而言，直径大于以上所限定的临界尺寸、存在于施主衬底2的有用层中的形成的微腔导致微腔产生在通过制造工艺生产的半导体衬底1的有用层中。如图3(其未按比例绘制)中示意性地示出的，直径大于临界尺寸、存在于施主衬底2的有用层中的形成的微腔导致在半导体衬底1的有用层中产生腔7，该腔出现在有用层3的自由表面上。这对于厚度在0到300埃之间的超薄层的情况尤其如此。这些形成的腔妨碍了有用层的使用。
具体而言，在特定情况下，存在于最终衬底1的有用层中的腔7既形成在有用层3的自由表面上，也形成在有用层3与相邻的埋层(氧化层8)之间的界面上，并且甚至形成在该氧化层8与相邻的埋层(支撑层13)之间的界面上。
例如，当衬底2的具有形成在有用层3的自由表面上的腔的有用层被氧化时(参见图2中的衬底，步骤S3和S4)，产生了形成在支撑层13上的腔，然后例如利用诸如Smart-CutTM工艺之类的工艺(尤其包括分子注入、接合和切割(cleave))来将包括有用层和氧化层的组件转移到最终衬底1的支撑层。在该情况下，产生了在有用层8与支撑层13之间的界面和有用层3的自由表面这二者上形成的腔，由此使有用层3不可用(图2，步骤S4)。
在制造工艺的上游对施主衬底的有用层进行检验，使得能够确保半导体衬底1的有用层不存在直径大于临界尺寸的形成腔，或确保形成腔所存在的数量小于临界数量。
因此，可以使用包括厚度在0到300埃之间的有用薄层并由制造工艺产生的半导体衬底，不需要在制造工艺的下游检验并废弃一些制造出的衬底。
临界尺寸严格小于44nm。在该范围中，被选择用于临界尺寸的值取决于所期望的精度、取决于所期望的最终质量、取决于检验机、取决于所期望的检验速度、以及取决于其它制造参数。例如，临界尺寸越小，检验机的检验速度就越慢，由此减小了制造工艺的产量，但是提高了对缺陷、甚至较小直径的缺陷的检测。
在一个实施例中，将临界尺寸选择为小于44nm，并且小于或等于将要从施主衬底2转移的有用层3的厚度。以这种检验的方式，在有用层的自由表面上形成的任何腔均不会出现在最终半导体衬底1的有用层中。
在图4所示的一个实施例中，制造半导体衬底1的步骤包括以下步骤：
-形成与施主衬底2的有用层3接触的氧化层8(步骤E31)；以及
-将有用层3的至少部分和氧化层8转移(步骤E32、E33、E34)到接收方衬底6，所述接收方衬底6在转移之后形成半导体衬底1。
在一个实施例中，将有用层3的至少部分和氧化层8转移到接收方衬底6的步骤包括以下步骤：
-通过将离子11引入施主衬底2中，在施主衬底2中建立(步骤E32)弱带10；
-将施主衬底2与接收方衬底6接合(步骤E33)；以及
-切割(步骤E34)所述弱带10，以将施主衬底2与接收方衬底6分离。
离子11例如是氢或氦离子。还可以采用氢和氦离子的共同注入。
将施主衬底2接合到氧化层8。
通常通过加热来实现切割，如以智能切割(Smart Cut)工艺而闻名。
可替代地，或除此之外，可以在接收方衬底6上形成氧化层。
如上所述，利用检验机来检验缺陷。
在一个实施例中，经由检验机4来进行的检验步骤包括以下步骤：
-朝向施主衬底2发射激光束；以及
-检测由施主衬底2的有用层反射的激光束的光学特性的变化，以检测在有用层的表面处形成的腔，并对这些腔的尺寸进行估计。
施主衬底通常设置在检验机中的可移动的支架上，例如旋转架。
根据一个方面，向施主衬底发射的激光束由存在于有用层3表面上的形成的腔衍射。检验机测量由有用层3衍射的光的波长。检验机的处理单元(无论是集成单元还是外部单元)将衍射光的波长与参考曲线进行比较，该参考曲线提供将衍射光的特性与腔的尺寸相联系的信息。该比较的结果取决于缺陷的尺寸和它们的数量，由此可以(对于其它测量来说是可选的)推断出缺陷的尺寸和它们的数量，因为衍射功率与缺陷尺寸成比例。另外，非球面缺陷与球面缺陷的衍射不同。这种类型的检验机在市场上可以买到，例如KLA Tencor所销售的“Surfscan SP2”检验机。该机器的几个版本均可用。
在一个实施例中，该制造工艺用于连续制造多个诸如FDSOI衬底的半导体衬底。
如图5中所示出的，该工艺包括以下步骤：
-提供多个施主半导体衬底2，每个施主半导体衬底包括至少一个有用硅半导体层3；
-检验(步骤E2)多个施主衬底2，并就尺寸大于或等于临界尺寸的形成的腔而言，选择腔的密度或数量小于或等于临界缺陷数量或密度的这些施主衬底，该临界尺寸严格小于44nm；以及
-制造(步骤E3)多个半导体衬底1，每个半导体衬底1包括所选择的施主衬底2中的一个施主衬底的有用层的至少部分。
因此，鉴于腔的尺寸(尺寸小于临界尺寸，该临界尺寸的值严格小于44nm)和腔的数量，不符合质量标准的施主衬底在制造工艺的上游被废弃。术语“被废弃的”可被理解为表示在该制造工艺中不使用它们。当然，取决于环境，它们可能用于其它工艺中。
仅将符合这些标准的施主衬底的有用层用于制造一个或多个半导体衬底1。例如，在图5中，仅在已经由检验机4对衬底21、22和23的有用层的缺陷进行检验之后，选择出施主衬底21。
因此连续制造工艺是高效的，并具有可预测且有保证的质量。
具体而言，由于已经发现了损害最终衬底的有用层的缺陷的起源，则可以通过去除包含过多尺寸大于临界尺寸的缺陷的施主衬底，而在制造工艺的上游排除这些缺陷。
此外，因为预先废弃了不期望的衬底，因此可以从制造工艺中去掉一些步骤。
利用制造工艺获得的半导体衬底自身在质量方面不同于先前技术的衬底。在一个实施例中，所获得的半导体衬底1包括：
-厚度为300埃或更小的有用半导体层3；
-氧化层8；以及
-支撑层13，所述衬底值得注意之处在于，有用层3所具有的形成腔的密度小于0.06个缺陷/cm2。
该密度是腔密度，其包括：在有用层3的自由表面上和在氧化层8上形成的腔，以及在有用层3的自由表面上和在氧化层8与支撑层13之间的界面上形成的腔。
具体而言，在一个实施例中，衬底1是FDSOI衬底，其中有用层3是硅层。支撑层13也可以由硅制成。其它非限制性示例包括由蓝宝石或石英制成的支撑层13。
本发明的各方面能够显著地改进用于制造半导体衬底，尤其是制造包括薄的有用的半导体层的衬底的工艺。
Claims (9)
1.一种用于制造半导体衬底(1)的工艺，其特征在于，所述工艺包括以下步骤：
-提供至少一个施主半导体衬底(2)，所述施主半导体衬底(2)包括至少一个有用硅层(3)；
-经由检验机(4)对所述施主衬底(2)进行检验，以检测有用层(3)是否包含尺寸大于或等于临界尺寸的形成的腔，所述临界尺寸严格小于44nm；以及
-如果就尺寸大于或等于所述临界尺寸的腔而言，所述施主衬底(2)的所述有用层(3)中的腔的密度或数量小于或等于临界缺陷密度或数量，则制造包括所述施主衬底(2)的所述有用层(3)的至少部分的半导体衬底(1)。
2.根据权利要求1所述的工艺，其中制造所述半导体衬底(1)的步骤包括以下步骤：
-将所述施主衬底(2)的所述有用层(3)的至少部分转移到接收方衬底(6)，所述部分具有300埃或更小的厚度，所述接收方衬底(6)利用该转移形成所述半导体衬底(1)。
3.根据权利要求1和2中的任一项所述的工艺，其中制造所述半导体衬底(1)的步骤包括以下步骤：
-形成与所述施主衬底(2)的所述有用层(3)接触的氧化层(8)；以及
-将所述氧化层(8)和所述有用层(3)的至少部分转移到接收方衬底(6)，
在该转移之后所述接收方衬底(6)形成所述半导体衬底(1)。
4.根据权利要求3所述的工艺，其中将所述有用层(3)的至少部分和所述氧化层(8)转移到所述接收方衬底(6)的步骤包括以下步骤：
-通过将离子(11)引入到所述施主衬底(2)中，来在所述施主衬底(2)中建立弱带(10)；
-将所述施主衬底(2)与所述接收方衬底(6)接合；以及
-切割所述弱带(10)，以将所述施主衬底(2)与所述接收方衬底(6)分离。
5.根据权利要求1到4中的一项所述的工艺，其中所述临界缺陷数量在0与200之间。
6.根据权利要求1到5中的一项所述的工艺，其中经由所述检验机进行检验的步骤包括以下步骤：
-朝向所述施主衬底(2)发射激光束；以及
-检测由所述施主衬底(2)反射的激光束的光学特性的变化，以便检测从所述有用层(3)形成的腔，并且对所述腔的尺寸进行估计。
7.根据权利要求1到6中的一项所述的工艺，为连续制造多个半导体衬底，所述工艺包括以下步骤：
-提供多个施主半导体衬底(2)，每个所述施主半导体衬底(2)包括至少一个有用硅层(3)；
-检验所述多个施主衬底(2)，并就尺寸大于或等于临界尺寸的形成的腔而言，选择具有腔的密度或数量小于或等于临界缺陷数量或密度的那些施主衬底，所述临界尺寸严格小于44nm；以及
-制造多个半导体衬底(1)，每个所述半导体衬底(1)包括先前步骤中所选择的所述施主衬底(2)中的一个施主衬底(2)的有用层的至少部分。
8.根据权利要求1到7中的一项所述的工艺，其中所述制造步骤包括制造半导体衬底(1)，所述半导体衬底(1)包括：
-有用硅层(3)，其厚度为300埃或更小；
-氧化层(8)；以及
-支撑层(13)。
9.一种半导体衬底(1)，包括：
-有用硅层(3)，其厚度为300埃或更小；
-氧化层(8)；以及
-支撑层(13)，
所述衬底的特征在于，所述有用层(3)中形成的腔的密度严格小于0.06个缺陷/cm2。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1250581 | 2012-01-20 | ||
| FR1250581A FR2986106B1 (fr) | 2012-01-20 | 2012-01-20 | Procede de fabrication de substrats semi-conducteur, et substrats semi-conducteur |
| PCT/IB2013/000068 WO2013108120A1 (en) | 2012-01-20 | 2013-01-14 | Process for manufacturing a semiconductor substrate, and semiconductor substrate obtained |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104067380A true CN104067380A (zh) | 2014-09-24 |
| CN104067380B CN104067380B (zh) | 2017-07-18 |
Family
ID=47678938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380006034.5A Active CN104067380B (zh) | 2012-01-20 | 2013-01-14 | 用于制造半导体衬底的工艺以及所获得的半导体衬底 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9911641B2 (zh) |
| CN (1) | CN104067380B (zh) |
| DE (1) | DE112013000637T5 (zh) |
| FR (1) | FR2986106B1 (zh) |
| WO (1) | WO2013108120A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3076292B1 (fr) * | 2017-12-28 | 2020-01-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile sur un substrat support |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216208A (ja) * | 1999-01-20 | 2000-08-04 | Hitachi Ltd | 外観検査方法および装置ならびに半導体装置の製造方法 |
| US6180497B1 (en) * | 1998-07-23 | 2001-01-30 | Canon Kabushiki Kaisha | Method for producing semiconductor base members |
| US20050229842A1 (en) * | 2003-02-14 | 2005-10-20 | Shigeru Umeno | Manufacturing method of silicon wafer |
| CN100379006C (zh) * | 2004-04-29 | 2008-04-02 | 硅电子股份公司 | Soi晶片及其制造方法 |
| CN101207009A (zh) * | 2006-12-18 | 2008-06-25 | 信越化学工业株式会社 | Soi基板的制造方法 |
| TW201133566A (en) * | 2009-08-07 | 2011-10-01 | Varian Semiconductor Equipment | Pressurized treatment of substrates to enhance cleaving process |
| US8169606B2 (en) * | 2006-07-31 | 2012-05-01 | Hitachi High-Technologies Corporation | Appearance inspection apparatus |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4364074A (en) * | 1980-06-12 | 1982-12-14 | International Business Machines Corporation | V-MOS Device with self-aligned multiple electrodes |
| US6236104B1 (en) * | 1998-09-02 | 2001-05-22 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| US7141179B2 (en) * | 2004-08-23 | 2006-11-28 | Macronix International Co., Ltd. | Monitoring semiconductor wafer defects below one nanometer |
| TWI309313B (en) * | 2005-10-11 | 2009-05-01 | Rohm & Haas Elect Mat | Micro-optical device |
| DE102008046617B4 (de) * | 2008-09-10 | 2016-02-04 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung |
| US20110242312A1 (en) * | 2010-03-30 | 2011-10-06 | Lasertec Corporation | Inspection system and inspection method |
| US9343379B2 (en) * | 2011-10-14 | 2016-05-17 | Sunedison Semiconductor Limited | Method to delineate crystal related defects |
-
2012
- 2012-01-20 FR FR1250581A patent/FR2986106B1/fr active Active
-
2013
- 2013-01-14 CN CN201380006034.5A patent/CN104067380B/zh active Active
- 2013-01-14 DE DE112013000637.5T patent/DE112013000637T5/de active Pending
- 2013-01-14 WO PCT/IB2013/000068 patent/WO2013108120A1/en active Application Filing
- 2013-01-14 US US14/372,659 patent/US9911641B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180497B1 (en) * | 1998-07-23 | 2001-01-30 | Canon Kabushiki Kaisha | Method for producing semiconductor base members |
| JP2000216208A (ja) * | 1999-01-20 | 2000-08-04 | Hitachi Ltd | 外観検査方法および装置ならびに半導体装置の製造方法 |
| US20050229842A1 (en) * | 2003-02-14 | 2005-10-20 | Shigeru Umeno | Manufacturing method of silicon wafer |
| CN100379006C (zh) * | 2004-04-29 | 2008-04-02 | 硅电子股份公司 | Soi晶片及其制造方法 |
| US8169606B2 (en) * | 2006-07-31 | 2012-05-01 | Hitachi High-Technologies Corporation | Appearance inspection apparatus |
| CN101207009A (zh) * | 2006-12-18 | 2008-06-25 | 信越化学工业株式会社 | Soi基板的制造方法 |
| TW201133566A (en) * | 2009-08-07 | 2011-10-01 | Varian Semiconductor Equipment | Pressurized treatment of substrates to enhance cleaving process |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112013000637T5 (de) | 2014-10-09 |
| WO2013108120A1 (en) | 2013-07-25 |
| FR2986106A1 (fr) | 2013-07-26 |
| US20140346639A1 (en) | 2014-11-27 |
| US9911641B2 (en) | 2018-03-06 |
| CN104067380B (zh) | 2017-07-18 |
| FR2986106B1 (fr) | 2014-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7805258B2 (en) | System and method for film stress and curvature gradient mapping for screening problematic wafers | |
| JP2005277338A (ja) | 半導体装置及びその検査方法 | |
| CN104428882B (zh) | 半导体晶片的评价方法及制造方法 | |
| CN103311146B (zh) | 缺陷检查方法 | |
| US5946543A (en) | Semiconductor wafer evaluating method and semiconductor device manufacturing method | |
| JP2017534872A (ja) | プローブカード検査のための装置の組立 | |
| KR100705655B1 (ko) | 반도체 패키지의 분류 방법 | |
| JP2000174077A (ja) | 半導体ウエハーの検査方法 | |
| US6300147B1 (en) | Method of inspecting semiconductor substrate | |
| CN104067380A (zh) | 用于制造半导体衬底的工艺以及所获得的半导体衬底 | |
| JP2022039883A5 (zh) | ||
| CN112484963A (zh) | 用于底部发射或底部检测光学设备的测试设备 | |
| JP2018163951A (ja) | 半導体単結晶基板の結晶欠陥検出方法 | |
| JP6634962B2 (ja) | シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法 | |
| US5711848A (en) | Non-product patterned particle test wafer and testing method therefor | |
| JP4653948B2 (ja) | エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法 | |
| JP4617788B2 (ja) | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 | |
| JP5670303B2 (ja) | イオン注入機の基板保持具の劣化判定方法 | |
| Matthias et al. | Thin wafer processing-yield enhancement through integrated metrology | |
| CN114485522B (zh) | 一种〈100〉晶向硅单晶研磨片表面损伤层厚度的测试方法 | |
| JP2017174864A (ja) | エピタキシャルウェーハの評価方法及び製造方法 | |
| KR101356400B1 (ko) | 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법 | |
| JP2019034862A (ja) | 炭化珪素エピ基板の製造方法 | |
| Mustonen et al. | Detection of Microcracks in Cz‐Si Wafer Manufacturing by Photoluminescence Imaging | |
| KR20200099712A (ko) | 웨이퍼손상평가방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |