JP2019034862A - 炭化珪素エピ基板の製造方法 - Google Patents
炭化珪素エピ基板の製造方法 Download PDFInfo
- Publication number
- JP2019034862A JP2019034862A JP2017155844A JP2017155844A JP2019034862A JP 2019034862 A JP2019034862 A JP 2019034862A JP 2017155844 A JP2017155844 A JP 2017155844A JP 2017155844 A JP2017155844 A JP 2017155844A JP 2019034862 A JP2019034862 A JP 2019034862A
- Authority
- JP
- Japan
- Prior art keywords
- defect point
- silicon carbide
- defect
- main surface
- total length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】エピ層表面での線状欠陥の発生が抑制された炭化珪素エピ基板を提供する。【解決手段】炭化珪素エピ基板の製造方法は、炭化珪素基板10を準備する工程と、上記基板10の主面10Aに存在する凹部又は凸部である欠陥点を検出する工程と、欠陥点のうち、直線状に並ぶ欠陥点群に対応する線分の長さの、主面内における総和である総長さを確認する工程と、総長さが所定の閾値以下であることが確認された主面10A上にエピタキシャル層60,70を形成する工程と、を含む。【選択図】図1
Description
本発明は、炭化珪素エピ基板の製造方法に関するものである。
炭化珪素(SiC)層を含む半導体装置が知られている。この半導体装置は、炭化珪素基板上に炭化珪素からなるエピタキシャル層(以下、「エピ層」ともいう)がエピタキシャル成長により形成された炭化珪素エピ基板を準備し、エピ層内にデバイス領域を形成するとともに、エピ層上に電極等を形成することにより製造することができる。
上記用途に使用される炭化珪素基板には高い表面平滑性が求められる。表面平滑性の高い炭化珪素基板を得る方法は、例えば特許文献1に記載されている。特許文献1においては、特定の研磨液と研磨パッドとを用いて炭化珪素基板を研磨することにより、表面平滑性の高い炭化珪素基板が得られることが開示されている。
炭化珪素エピ基板においては、エピ層表面の線状欠陥(スクラッチ)の発生をできる限り抑制することが求められる。エピ層表面の線状欠陥の中には、炭化珪素基板の表面に存在する欠陥に起因するものがある。例えば炭化珪素基板の表面に線状欠陥が存在すると、基板表面の欠陥に対応する線状欠陥がエピ層表面上に発生しやすくなる。エピ層表面上での線状欠陥の発生を抑制するために、エピ層の形成前に炭化珪素基板の表面に存在する線状欠陥を検出し、必要に応じて炭化珪素基板の表面を研磨することが行われる。
一方、炭化珪素基板の表面において明確な線状欠陥が確認されていない箇所であるにも関わらず、エピ層の表面の対応箇所に線状欠陥が発生する場合もある。エピ層を形成した後に顕在化する線状欠陥を低減するために、その線状欠陥の原因を特定し、炭化珪素基板表面の表面状態を適切に管理し、エピ層表面での線状欠陥の発生を抑制することが求められている。
そこで、エピ層表面での線状欠陥の発生が抑制された炭化珪素エピ基板を製造可能な炭化珪素エピ基板の製造方法を提供することを目的の1つとする。
本願の炭化珪素エピ基板の製造方法は、炭化珪素からなり、主面を有する炭化珪素基板を準備する工程と主面に存在する凹部又は凸部である欠陥点を検出する工程と、欠陥点のうち、直線状に並ぶ欠陥点群に対応する線分の長さの、主面内における総和である総長さを確認する工程と、総長さが所定の閾値以下であることが確認された主面上にエピタキシャル層を形成する工程と、を含む。
上記炭化珪素エピ基板の製造方法によれば、エピ層表面での線状欠陥の発生が抑制された炭化珪素エピ基板を提供することができる。
[本願発明の実施形態の説明]
最初に本願発明の実施態様を列記して説明する。本願の炭化珪素エピ基板の製造方法は、炭化珪素からなり、主面を有する炭化珪素基板を準備する工程と、主面に存在する凹部又は凸部である欠陥点を検出する工程と、欠陥点のうち、直線状に並ぶ欠陥点群に対応する線分の長さの、主面内における総和である総長さを確認する工程と、総長さが所定の閾値以下であることが確認された主面上にエピタキシャル層を形成する工程と、を含む。
最初に本願発明の実施態様を列記して説明する。本願の炭化珪素エピ基板の製造方法は、炭化珪素からなり、主面を有する炭化珪素基板を準備する工程と、主面に存在する凹部又は凸部である欠陥点を検出する工程と、欠陥点のうち、直線状に並ぶ欠陥点群に対応する線分の長さの、主面内における総和である総長さを確認する工程と、総長さが所定の閾値以下であることが確認された主面上にエピタキシャル層を形成する工程と、を含む。
炭化珪素基板の主面上にエピタキシャル成長により炭化珪素からなるエピ層を形成する場合、エピ層の状態は炭化珪素基板の主面の表面状態の影響を受ける。例えば炭化珪素基板の主面に線状欠陥(スクラッチ)が存在する場合、形成されるエピ層の表面においても線状欠陥が形成されやすい。しかしながら、エピ層に線状欠陥が発生するのは炭化珪素基板の主面にも線状欠陥が発生する場合に限られない。炭化珪素基板の表面において線状欠陥が確認されていない箇所であるにも関わらず、エピ層を形成すると線状欠陥が顕在化する場合もある。
本発明者らは、炭化珪素基板の主面上の特定の規則性を有する欠陥点群の存在がエピ層において顕在化する線状欠陥の原因の一つであることを突き止めた。そのような規則性を有する欠陥点群の存在を検出し、その数を低減することで、エピ層における線状欠陥の発生数を低減することが可能となる。またさらに、直線状に並ぶ欠陥点群に対応する線分の長さの、炭化珪素基板の主面内における総和である総長さを確認することにより、炭化珪素基板の表面状態を適切に管理しながら炭化珪素エピ基板を製造することが可能となる。
また上記総長さが所定の閾値以下であることが確認された主面上にエピタキシャル層を形成することで、線状欠陥の発生が抑制された炭化珪素エピ基板を製造することが可能となる。
総長さを確認する工程において、欠陥点のうち、任意の第1の欠陥点と、第1の欠陥点からの距離が10μm以上600μm以下である第2の欠陥点とを含む直線帯状領域を設定し、直線帯状領域のうち、直線帯状領域の第1の欠陥点と第2の欠陥点とを結ぶ方向の、第1の欠陥点から見て第2の欠陥点側および第1の欠陥点から見て第2の欠陥点とは反対側に向けて、10μm以上600μm以下の距離範囲内に他の欠陥点が存在することを条件に上記他の欠陥点まで順次延長して形成される直線帯状の有効帯状領域を抽出し、有効帯状領域の、第1の欠陥点と第2の欠陥点とを結ぶ方向の長さを線分の長さとして求め、総長さとして、有効帯状領域を決定するために用いた欠陥点が重複しないように有効帯状領域を主面全体において抽出し、抽出された有効帯状領域に対応する上記線分の長さの総和を求めるようにしてもよい。このようにすることで、上述の特定の規則性を有する欠陥点群をより適切に検出することができる。
総長さを確認する工程において設定される直線帯状領域の幅は20μmであってもよい。幅20μmの上記直線帯状領域を設定することにより、上述の特定の規則性を有する欠陥点群の検出をより的確に行うことができる。
総長さを確認する工程において、5以上の欠陥点を含むように上記有効帯状領域を設定してもよい。このようにすることで、上述の特定の規則性を有する欠陥群の検出をより適切に行うことができる。
総長さを確認する工程において、長さが1mm以上である線分の長さの総和を上記総長さとしてもよい。このようにすることで、上記総長さをより適切に決定することができる。
欠陥点を検出する工程において、上記欠陥点として、周囲の領域からの深さが10nm以上の凹部又は周囲の領域からの高さが10nm以上の凸部である欠陥点を検出するようにしてもよい。このようにすることで、上述の特定の規則性を有する欠陥群の検出をより適切に行うことができる。
総長さを確認する工程において、総長さが閾値を超えると確認された場合、主面を研磨する工程をさらに含んでもよい。また主面を研磨する工程が実施された場合、欠陥点を検出する工程および総長さを確認する工程が再度実施されてもよい。このようにすることで線状欠陥のより少ない炭化珪素基板を準備することができる。
上記閾値が炭化珪素基板の主面の外接円の直径から、上記主面内に存在する線状欠陥の長手方向長さの総和を差し引いた値であってもよい。このような閾値を基準値として設定することで炭化珪素基板の表面状態をより適切に管理することができる。
上記主面の外接円の直径が150mm以上200mm以下であってもよい。このような大きさの主面を備えた炭化珪素基板は、半導体装置用の炭化珪素エピ基板を作成するのに好適である。
上記炭化珪素エピ基板の製造方法においては、画像処理により欠陥点を検出する工程および総長さを確認する工程のうち少なくとも一つの工程を実施してもよい。画像処理を利用することで、欠陥の検出および有効帯状領域長さの総和である総長さの確認をより効率的に実施することができる。
[本願発明の実施形態の詳細]
次に、本願の炭化珪素エピ基板の製造方法の実施の形態を、図面を参照しつつ説明する。以下の図面において同一又は相当する部分には同一の参照番号を付しその説明は繰返さない。
次に、本願の炭化珪素エピ基板の製造方法の実施の形態を、図面を参照しつつ説明する。以下の図面において同一又は相当する部分には同一の参照番号を付しその説明は繰返さない。
[炭化珪素エピ基板の製造方法]
図1〜図13を参照して本発明の一実施の形態について説明する。図1は炭化珪素エピ基板の製造方法の手順を示すフローチャートである。図2は炭化珪素基板の構造を示す斜視図である。図3は炭化珪素基板の断面の構造を示す概略断面図である。図4は炭化珪素基板とその主面に存在する欠陥点を示す模式図である。図5〜図10は、それぞれ、総長さを決定する方法を説明するための概略図である。図11は有効帯状領域を示す模式図である。図12は炭化珪素基板の主面上の有効帯状領域を示す模式図である。図13は炭化珪素エピ基板の断面の構造を示す概略断面図である。
図1〜図13を参照して本発明の一実施の形態について説明する。図1は炭化珪素エピ基板の製造方法の手順を示すフローチャートである。図2は炭化珪素基板の構造を示す斜視図である。図3は炭化珪素基板の断面の構造を示す概略断面図である。図4は炭化珪素基板とその主面に存在する欠陥点を示す模式図である。図5〜図10は、それぞれ、総長さを決定する方法を説明するための概略図である。図11は有効帯状領域を示す模式図である。図12は炭化珪素基板の主面上の有効帯状領域を示す模式図である。図13は炭化珪素エピ基板の断面の構造を示す概略断面図である。
図1を参照して、本実施の形態に係る炭化珪素エピ基板の製造方法は、ステップS10〜ステップS50の各ステップと、必要に応じてステップS60とを含む。以下に各工程の詳細を説明する。
[基板準備工程]
図1〜図3を参照して、まず炭化珪素からなり、主面10Aを有する炭化珪素基板10が準備される(ステップS10)。炭化珪素基板10は、炭化珪素の単結晶を所望の厚みにスライスし、その主面10Aを平坦化処理することにより得られる。主面10Aの平坦化処理は、例えば主面10Aに対する、MP(Mechanical Polishing)、CMP(Chemical Mechanical Polishing)などの研磨によって行う。その後、平坦化処理された主面10Aを洗浄することにより本実施の形態に係る炭化珪素基板10が得られる。本実施の形態において得られる炭化珪素基板10は、主面10Aの外接円の直径が150mm以上200mm以下の形状を有する。
図1〜図3を参照して、まず炭化珪素からなり、主面10Aを有する炭化珪素基板10が準備される(ステップS10)。炭化珪素基板10は、炭化珪素の単結晶を所望の厚みにスライスし、その主面10Aを平坦化処理することにより得られる。主面10Aの平坦化処理は、例えば主面10Aに対する、MP(Mechanical Polishing)、CMP(Chemical Mechanical Polishing)などの研磨によって行う。その後、平坦化処理された主面10Aを洗浄することにより本実施の形態に係る炭化珪素基板10が得られる。本実施の形態において得られる炭化珪素基板10は、主面10Aの外接円の直径が150mm以上200mm以下の形状を有する。
[欠陥点検出工程]
次に、主面10Aに存在する欠陥点を検出する(ステップS20)。欠陥の検出は、例えば光学系を利用して欠陥の検出を行うウェハ欠陥検査装置により好適に実施することができる。ウェハ欠陥検査装置の例としては、共焦点微分干渉顕微鏡を備える欠陥検査装置としては、レーザーテック株式会社製のWASAVIシリーズ「SICA 6X」等が挙げられる。
次に、主面10Aに存在する欠陥点を検出する(ステップS20)。欠陥の検出は、例えば光学系を利用して欠陥の検出を行うウェハ欠陥検査装置により好適に実施することができる。ウェハ欠陥検査装置の例としては、共焦点微分干渉顕微鏡を備える欠陥検査装置としては、レーザーテック株式会社製のWASAVIシリーズ「SICA 6X」等が挙げられる。
本実施の形態において検出される欠陥点は、例えば周囲の領域からの深さが10nm以上の凹部又は周囲の領域からの高さが10nm以上の凸部である点状の欠陥とする。また本実施の形態においては、点状の欠陥のうち、直径10μmの範囲内に含まれる欠陥群は単一の欠陥点として検出する。
図4を参照して、炭化珪素基板10の主面10Aには、例えば欠陥点P1〜欠陥点P4、並びに欠陥点Q1および欠陥点Q2が存在するものとする。ステップS20においてはこれらの欠陥点を検出する。このとき、主面10Aに存在する全欠陥点を検出するのが好ましい。なおステップS20において検出される炭化珪素基板10の主面10A上の他の欠陥点については図示を省略する。
[総長さ確認工程]
次に、欠陥点のうち、直線状に並ぶ欠陥点群に対応する線分の長さの、主面10A内における総和である総長さを確認する(ステップS30)。図4には、直線状に並ぶ欠陥点P1〜欠陥点P4からなる欠陥点群が示されている。本実施の形態においては、直線状に並ぶ上記欠陥点群に対応する線分の長さ(すなわち、図10における欠陥点P3〜欠陥点Pz間の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さ)を求める場合を例として説明する。
次に、欠陥点のうち、直線状に並ぶ欠陥点群に対応する線分の長さの、主面10A内における総和である総長さを確認する(ステップS30)。図4には、直線状に並ぶ欠陥点P1〜欠陥点P4からなる欠陥点群が示されている。本実施の形態においては、直線状に並ぶ上記欠陥点群に対応する線分の長さ(すなわち、図10における欠陥点P3〜欠陥点Pz間の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さ)を求める場合を例として説明する。
なお総長さの確認は画像処理用のソフトウェアを用いた画像処理により行ってもよく、ウェハ欠陥検査装置において主面10Aの写真を取得し、その写真に対し画像処理を行うことによって確認してもよい。また主面10Aの写真を取得し、目視にて総長さを確認することも可能である。
本実施の形態において、具体的には以下のような手順で上記総長さを確認する。図5を参照して、まずステップS20において検出された欠陥点のうち、任意の第1の欠陥点P1と、第1の欠陥点からの距離が10μm以上600μm以下である第2の欠陥点P2とを抽出する。次に第1の欠陥点P1と第2の欠陥点P2とを含むように幅Wが20μmの直線帯状領域20を設定する。直線帯状領域20は、境界線21と境界線22とに挟まれた領域である。
次に図6〜図11を参照して、直線帯状領域20のうち有効帯状領域50を抽出する。有効帯状領域50は、直線帯状領域20の第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の、第1の欠陥点P1から見て第2の欠陥点P2側(図6において矢印D1の向きで示される側)および第1の欠陥点P1から見て第2の欠陥点とは反対側(図6において矢印D2の向きで示される側)に向けて、10μm以上600μm以下の距離範囲内に他の欠陥点が存在することを条件に、上記他の欠陥点まで順次延長して形成される直線帯状の部分である。
図6〜図11を参照して有効帯状領域50を抽出する方法を具体的に説明する。図6を参照して、まず直線帯状領域20内であって、第1の欠陥点P1から見て矢印D1の向きの、第1の欠陥点P1からの距離が10μm以上600μm以下の範囲30内に他の欠陥点が存在するか否かを確認する。図6に示すように、範囲30内には第2の欠陥点P2が存在する。そのため、図7に示すように有効帯状領域50が矢印D1の向きに第2の欠陥点P2まで延長される。一方、図6を参照して、直線帯状領域20の外に存在する欠陥点Q1は上記条件を満たさないため、有効帯状領域50を形成するための対象から除外される。
また直線帯状領域20内であって、第1の欠陥点P1から見て矢印D2の向き(第1の欠陥点P1から見て第2の欠陥点P2とは反対側)の、第1の欠陥点P1からの距離が10μm以上600μm以下の範囲32内に他の欠陥点が存在するか否かを確認する。図6に示すように、範囲32内には第3の欠陥点P3が存在する。そのため、図7に示すように有効帯状領域50が矢印D2の向きに第3の欠陥点P3まで延長される。
図8〜図10を参照して、同様の処理を、上記条件を満たす他の欠陥点が存在しなくなるまで繰り返す。図8を参照して、直線帯状領域20内であって、第1の欠陥点P1から見て矢印D1の向きの、有効帯状領域50の一方の端部(第2の欠陥点P2を含む端部)からの距離が10μm以上600μm以下の範囲34内には、第4の欠陥点P4が存在する。したがって、有効帯状領域50は矢印D1側に第4の欠陥点P4まで延長される。
一方、図8を参照して、直線帯状領域20内であって、第1の欠陥点P1から見て矢印D2の向きの、有効帯状領域50のもう一方の端部(第3の欠陥点P3を含む端部)からの距離が10μm以上600μm以下の範囲36内には他の欠陥点が存在しない。直線帯状領域20内ではあるが範囲36の外にある欠陥点Q2は、上記条件を満たさないため有効帯状領域50を形成するための対象から除外される。
ここで上記距離範囲の上限が600μmであるのは、有効帯状領域50の端部からの最短距離が600μmを超える位置に存在する欠陥点は、有効帯状領域50に含まれる他の欠陥点群とは関連性が低く、有効帯状領域50に含まれる他の欠陥点群と関連してエピ層における線状欠陥を形成するおそれは比較的低いと考えられるからである。具体的には、欠陥点P1,P2,P3,P4からなる欠陥点群はエピ層における線状欠陥の原因となり得るが、その線状欠陥が、欠陥点P3からの距離が600μmを超える欠陥点Q2に対応するエピ層上の位置にまで到達するおそれは比較的低いと考えられるからである。一方、下限を10μmとするのは、互いの距離が10μm以内の複数の欠陥点については、単一の欠陥点として取り扱っても上記総長さを確認するのに十分だからである。
このように、第3の欠陥点P3よりも矢印D2の向きにはこれ以上有効帯状領域50は延長されない。この時点で、図9に示すように、有効帯状領域50は第3の欠陥点P3および第4の欠陥点P4まで延長される。
図10を参照して、上記同様の条件で直線帯状領域20の範囲内で矢印D1の向きに有効帯状領域50を順次延長する。最終的に、欠陥点PZ−1から矢印D1の向きに10μm以上600μm以下の距離範囲内にある欠陥点であって、その欠陥点から矢印D1の向きに10μm以上600μm以下の距離範囲38内には他の欠陥点が存在しない欠陥点Pzまで有効帯状領域50を延長する。このようにして図11に示すような有効帯状領域50が抽出される。上記Zは5以上の整数である。
本実施の形態における有効帯状領域50は、直線帯状の部分であって、その部分内に5以上の欠陥点が存在する。また有効帯状領域50の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さL1は1mm以上である。仮に直線帯状の部分に含まれる欠陥点の数が4以下であれば本実施の形態においては有効帯状領域50としては取り扱わないこととする。同様に、長さL1が1mm未満であれば有効帯状領域50としては取り扱わないこととする。
なお、有効帯状領域50を決定するにあたり、上記有効帯状領域50に含まれる欠陥点の数の下限値は必ずしも5である必要はなく、例えば3または10のように適宜設定することができる。また有効帯状領域50の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さL1の下限値についても必ずしも1mmである必要はなく、例えば0.5mmまたは1.5mmとすることもできる。
次に図12を参照して同様の操作を主面10A全体において行い、主面10A上の有効帯状領域50,52,54を抽出する。このとき、既に他の有効帯状領域を決定するために用いた欠陥点が重複しないように抽出する。上記のようにして抽出した有効帯状領域50,52,54の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さL1,L2,L3,・・・の総和である総長さ(L1+L2+L3+・・・)を確認する。
[総長さと閾値との比較]
次にステップS30において確認された上記総長さ(L1+L2+L3+・・・)を所定の閾値と対比し、総長さが閾値以下であるか否かを確認する(ステップS40)。所定の閾値は、例えば主面10Aの外接円の直径に基づいて、その直径から、主面10Aに存在する線状欠陥(スクラッチ)の長手方向長さの総和を差し引いた値とすることができる。言い換えると、主面10Aに存在する線状欠陥(スクラッチ)の長手方向長さと、有効帯状領域50,52,54の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さの総和(L1+L2+L3+・・・)との和が主面10Aの外接円の直径以下であることが確認される。このような閾値を設定することで、主面10Aの表面状態を適切に管理し、エピ層表面での線状欠陥の発生率を低減することができる。
次にステップS30において確認された上記総長さ(L1+L2+L3+・・・)を所定の閾値と対比し、総長さが閾値以下であるか否かを確認する(ステップS40)。所定の閾値は、例えば主面10Aの外接円の直径に基づいて、その直径から、主面10Aに存在する線状欠陥(スクラッチ)の長手方向長さの総和を差し引いた値とすることができる。言い換えると、主面10Aに存在する線状欠陥(スクラッチ)の長手方向長さと、有効帯状領域50,52,54の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さの総和(L1+L2+L3+・・・)との和が主面10Aの外接円の直径以下であることが確認される。このような閾値を設定することで、主面10Aの表面状態を適切に管理し、エピ層表面での線状欠陥の発生率を低減することができる。
[エピタキシャル層形成工程]
最後に、ステップS40において、炭化珪素基板10の主面10Aにおける上記総長さが所定の閾値以下であることが確認された場合(ステップS40においてYESの場合)、その主面10A上にエピタキシャル層(エピ層)が形成される(ステップS50)。
最後に、ステップS40において、炭化珪素基板10の主面10Aにおける上記総長さが所定の閾値以下であることが確認された場合(ステップS40においてYESの場合)、その主面10A上にエピタキシャル層(エピ層)が形成される(ステップS50)。
図1、図2および図12を参照して、ステップS50では、炭化珪素基板10の主面10Aに対してサーマルクリーニング、水素エッチングなどが実施されて主面10Aの清浄性が確保された後、主面10A上に炭化珪素からなる半導体層がエピタキシャル成長により形成される。具体的には、導電型がn型である炭化珪素基板10の主面10A上に、エピタキシャル成長により導電型がn型である炭化珪素からなるバッファ層60が形成される。さらにバッファ層60の主面60A上に導電型がn型である炭化珪素からなるドリフト層70が形成される。バッファ層60およびドリフト層70は、たとえばn型不純物を含む原料ガスを用いた気相エピタキシャル成長が実施されることにより順次形成される。このようにして主面10A上にエピタキシャル層(バッファ層60およびドリフト層70)が形成された炭化珪素エピ基板100が製造される。
[研磨工程]
ステップS40において確認される有効帯状領域の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さの総和が所定の閾値を超えると確認された場合(ステップS40においてNOの場合)、主面10Aを研磨する工程(ステップS60)を行ってもよい。主面10Aの研磨は、上述のMP、CMPなどの研磨法により行うことができる。
ステップS40において確認される有効帯状領域の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さの総和が所定の閾値を超えると確認された場合(ステップS40においてNOの場合)、主面10Aを研磨する工程(ステップS60)を行ってもよい。主面10Aの研磨は、上述のMP、CMPなどの研磨法により行うことができる。
また主面10Aを研磨する工程が実施された場合、欠陥点を検出する工程(ステップS20)および総長さを確認する工程(ステップS30)が再度実施されてもよい。総長さを確認する工程(ステップS30)が再度実施され、総長さが所定の閾値以下であることが確認されると、主面10A上にエピタキシャル層(バッファ層60およびドリフト層70)が形成されることにより炭化珪素エピ基板100が製造される(ステップS50)。
以上が本実施の形態の説明である。なお上記実施形態においては、欠陥点を検出することについてのみ説明したが、同時にスクラッチなどの他の傷や欠陥を検出するようにしてもよい。
またステップS30において確認される有効帯状領域50,52,54,・・・の、第1の欠陥点P1と第2の欠陥点P2とを結ぶ方向の長さの総和が所定の閾値を超えると確認された場合(ステップS40においてNOの場合)、研磨工程(ステップS60)を行う代わりに、そのような炭化珪素基板10を不良品として廃棄処理することも可能である。
また上記実施の形態においては、上記所定の閾値を、主面10Aの外接円の直径に基づいて、その直径から、主面10Aに存在する線状欠陥(スクラッチ)の長手方向長さの総和を差し引いた値としたが、閾値は適宜設定可能である。例えば主面10A内の検出すべき欠陥点群の管理の厳密度に応じて、閾値をより小さい値に設定したり、その逆に閾値をより大きい値に設定したりすることもできる。
このように上記炭化珪素エピ基板の製造方法によれば、エピ層表面での線状欠陥の発生が抑制された炭化珪素エピ基板を提供することができる。
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
本願の炭化珪素エピ基板の製造方法は、エピ層表面での線状欠陥の発生が抑制された炭化珪素エピ基板を製造することが求められる技術分野において、特に有利に適用され得る。
10 炭化珪素基板
10A 主面
20 直線帯状領域
21 境界線
22 境界線
30 範囲
32 範囲
34 範囲
36 範囲
38 範囲
50 有効帯状領域
52 有効帯状領域
54 有効帯状領域
60 バッファ層
60A 主面
70 ドリフト層
100 炭化珪素エピ基板
10A 主面
20 直線帯状領域
21 境界線
22 境界線
30 範囲
32 範囲
34 範囲
36 範囲
38 範囲
50 有効帯状領域
52 有効帯状領域
54 有効帯状領域
60 バッファ層
60A 主面
70 ドリフト層
100 炭化珪素エピ基板
Claims (10)
- 炭化珪素からなり、主面を有する炭化珪素基板を準備する工程と、
前記主面に存在する凹部又は凸部である欠陥点を検出する工程と、
前記欠陥点のうち、直線状に並ぶ欠陥点群に対応する線分の長さの、前記主面内における総和である総長さを確認する工程と、
前記総長さが所定の閾値以下であることが確認された前記主面上にエピタキシャル層を形成する工程と、を含む、炭化珪素エピ基板の製造方法。 - 前記総長さを確認する工程において、
前記欠陥点のうち、任意の第1の欠陥点と、前記第1の欠陥点からの距離が10μm以上600μm以下である第2の欠陥点とを含む直線帯状領域を設定し、前記直線帯状領域のうち、前記直線帯状領域の前記第1の欠陥点と前記第2の欠陥点とを結ぶ方向の、前記第1の欠陥点から見て前記第2の欠陥点側および前記第1の欠陥点から見て前記第2の欠陥点とは反対側に向けて、10μm以上600μm以下の距離範囲内に他の前記欠陥点が存在することを条件に前記他の欠陥点まで順次延長して形成される直線帯状の有効帯状領域を抽出し、前記有効帯状領域の、前記第1の欠陥点と前記第2の欠陥点とを結ぶ方向の長さを前記線分の長さとして求め、
前記総長さとして、前記有効帯状領域を決定するために用いた前記欠陥点が重複しないように前記有効帯状領域を前記主面全体において抽出し、抽出された前記有効帯状領域に対応する前記線分の長さの総和を求める、請求項1に記載の炭化珪素エピ基板の製造方法。 - 前記総長さを確認する工程において設定される前記直線帯状領域の幅は20μmである、請求項2に記載の炭化珪素エピ基板の製造方法。
- 前記総長さを確認する工程において、5以上の前記欠陥点を含むように前記有効帯状領域を設定する、請求項2又は請求項3のいずれか1項に記載の炭化珪素エピ基板の製造方法。
- 前記総長さを確認する工程において、長さが1mm以上である前記線分の長さの総和を前記総長さとする、請求項1〜請求項4のいずれか1項に記載の炭化珪素エピ基板の製造方法。
- 前記欠陥点を検出する工程において、前記欠陥点として、周囲の領域からの深さが10nm以上の凹部又は周囲の領域からの高さが10nm以上の凸部である欠陥点を検出する、請求項1〜請求項5のいずれか1項に記載の炭化珪素エピ基板の製造方法。
- 前記総長さを確認する工程において、前記総長さが前記閾値を超えると確認された場合、前記主面を研磨する工程をさらに含み、
前記主面を研磨する工程が実施された場合、前記欠陥点を検出する工程および前記総長さを確認する工程が再度実施される請求項1〜請求項6のいずれか1項に記載の炭化珪素エピ基板の製造方法。 - 前記閾値が前記主面の外接円の直径から、前記主面内に存在する線状欠陥の長手方向長さの総和を差し引いた値である請求項1〜請求項7のいずれか1項に記載の炭化珪素エピ基板の製造方法。
- 前記主面の外接円の直径が150mm以上200mm以下である請求項1〜請求項8のいずれか1項に記載の炭化珪素エピ基板の製造方法。
- 画像処理により前記欠陥点を検出する工程および前記総長さを確認する工程のうち少なくとも一つの工程を実施する請求項1〜請求項9のいずれか1項に記載の炭化珪素エピ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017155844A JP2019034862A (ja) | 2017-08-10 | 2017-08-10 | 炭化珪素エピ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017155844A JP2019034862A (ja) | 2017-08-10 | 2017-08-10 | 炭化珪素エピ基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019034862A true JP2019034862A (ja) | 2019-03-07 |
Family
ID=65636902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017155844A Pending JP2019034862A (ja) | 2017-08-10 | 2017-08-10 | 炭化珪素エピ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019034862A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021166161A1 (ja) * | 2020-02-20 | 2021-08-26 | 株式会社日立ハイテク | 欠陥検査システム、欠陥検査方法及び教師データの作成方法 |
-
2017
- 2017-08-10 JP JP2017155844A patent/JP2019034862A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021166161A1 (ja) * | 2020-02-20 | 2021-08-26 | 株式会社日立ハイテク | 欠陥検査システム、欠陥検査方法及び教師データの作成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5839069B2 (ja) | 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法 | |
AU2014236652B2 (en) | Methods for improving solar cell lifetime and efficiency | |
JP4552858B2 (ja) | 貼り合わせウェーハの製造方法 | |
CN106992113B (zh) | 半导体晶片、半导体结构及制造半导体晶片的方法 | |
KR20120101097A (ko) | SiC 에피택셜 웨이퍼 및 그 제조 방법 | |
JP6441088B2 (ja) | シリコンウェーハの製造方法及び半導体装置の製造方法 | |
JP2010016078A (ja) | シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法 | |
TWI400743B (zh) | Silicon wafer and its manufacturing method | |
JP2016058623A (ja) | 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 | |
CN110060959B (zh) | 贴合晶片的制造方法 | |
JP2004186226A (ja) | Soiウエーハの製造方法 | |
JP2019034862A (ja) | 炭化珪素エピ基板の製造方法 | |
US20190181059A1 (en) | Method for evaluating surface defects of substrate to be bonded | |
JP2011071193A (ja) | 貼合せsoiウェーハ及びその製造方法 | |
KR102454449B1 (ko) | 웨이퍼의 제조방법 | |
CN109690733B (zh) | 贴合式soi晶圆的制造方法 | |
KR20180031694A (ko) | 반도체 웨이퍼의 제조방법 | |
JP2006294774A (ja) | 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法 | |
JP6260603B2 (ja) | 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法 | |
JP7217608B2 (ja) | SiC基板、SiCエピタキシャルウェハ及びその製造方法 | |
JP6443520B1 (ja) | 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法 | |
JP6150075B2 (ja) | エピタキシャルウェーハの製造方法 | |
KR102019658B1 (ko) | Soi 웨이퍼의 제조방법 | |
JP2010153488A (ja) | Soiウエハの製造方法およびsoiウエハ | |
EP3742473A1 (en) | Method for manufacturing bonded wafer, and bonded wafer |