CN104063002B - 电源电路和半导体装置 - Google Patents

Abstract

本申请提供一种电源电路和半导体装置，该电源电路包括：输出晶体管，耦合在输入电压被输入的输入端和输出电压被输出的输出端之间；误差放大器，被配置为基于根据所述输出电压的电压和基准电压来产生第一误差信号和第二误差信号，并且将所述第一误差信号输出到所述输出晶体管的栅极端；防过冲电路，耦合到所述输出端，并且受所述第二误差信号控制；输出晶体管控制部，被配置为将基于根据所述输出电压的AC分量的第一电流的控制信号附加到所述第一误差信号；以及灵敏度调节部，被配置为当所述输出电压高于一定电压时，基于所述第二误差信号减小所述第一电流。本申请提供的电源电路能够可靠地保持输出电压在负载能够工作的电源电压范围内。

Description

电源电路和半导体装置

技术领域

本文所讨论的实施例涉及一种电源电路和半导体装置。

背景技术

在用作向微控制器、存储器等提供电力的电源电路的片上稳压器（on-chipregulator）中，存在诸如实现低功耗、不附接外部电容器的无电容（Cap-Free）***（减少端子，减少外部组件）的要求。然而，线性稳压器的响应特性取决于电路的消耗电流，因此，反馈回路由于低功耗而变得迟滞，并且难以跟随输出电压的变化。此外，不附接电容器导致输出电压的变化量增加。因此，在线性稳压器中，如果实现低功耗并且使用无电容***，则相对于负载变化的响应特性变差，并且如果例如负载急剧变化而且输出电压变化很大，则直到输出电压稳定需要很多时间。作为实现降低功耗、使用无电容***并且可以提供稳定电压的线性稳压器的一种方法，例如，如图8所示（例如，参考专利文献1）提出了一种方法，其中除了反馈回路之外还提供控制输出电压的控制电路。

图8是示出常规电源电路（线性稳压器）的配置示例的视图。图8所示的电源电路包括误差放大器101、使用P沟道晶体管的输出晶体管TR101、电阻器R101、R102、电容器C101、防过冲/下冲电路103以及晶体管TR102、TR103。负载102耦合到电源电路的输出端。VREF是从未示出的基准电压电路提供的恒定基准电压，VDD是电源电路的输出电压，VGATE是提供给输出晶体管TR101的栅极端的电压，VFB是通过以串联耦合的电阻器R101、R102对输出电压VDD进行分压而产生的分压。

在图8所示的电源电路中，当根据输出电压VDD的分压VFB变得低于基准电压VREF时，误差放大器101的输出电压降低，并且提供给输出晶体管TR101的栅极的电压VGATE降低。其结果是，输出晶体管TR101的导通电阻降低，并且输出电压VDD增加。另一方面，当与输出电压VDD相应的分压VFB高于基准电压VREF时，误差放大器101的输出电压增加，并且提供给输出晶体管TR101的栅极的电压VGATE增加。其结果是，输出晶体管TR101的导通电阻增加，并且输出电压VDD降低。如上所述，电源电路控制使得从输出端输出恒定的电压作为输出电压VDD。

这里，当至负载102的负载电流Ild变化时，电源电路的输出电压VDD因负载电流Ild的变化而改变。例如，如图9所示，当负载102变重而负载电流Ild急剧增加时（时刻T101），电源电路的输出电压VDD降低。另外，当负载102变轻并且负载电流Ild急剧减小时（时刻T102），电源电路的输出电压VDD升高。为了抑制上述由于负载电流Ild的变化引起的输出电压的改变，防过冲/下冲电路103监视输出电压VDD，并且根据如图8所示的电源电路中的输出电压VDD的AC分量执行对晶体管TR102、TR103的控制。

在输出电压VDD处于过冲状态时，防过冲/下冲电路103通过将晶体管TR102设定为导通状态（接通（continuity）状态）以降低输出电压VDD来抑制变化量。在输出电压VDD处于下冲状态时，防过冲/下冲电路103通过将晶体管TR103设定为导通状态（接通状态）以降低提供给输出晶体管TR101的栅极的电压VGATE来抑制输出电压VDD的变化量。如上所述，图8所示的电源电路降低由于负载电流的急剧变化而引起的输出电压VDD的过冲和下冲，以抑制输出电压VDD的变化。

[专利文献1]日本特开专利公开号2010-191885

在图8所示的电源电路中，例如，当负载102是存储器时，当该存储器活跃地运行，诸如向该存储器写入数据和从该存储器读取数据时，产生负载电流Ild。如图10所示，考虑这样的情况：在PA期间反复执行向该存储器写入数据等，并且此后在存储器不工作的状态下经过时刻T111到时刻T112的间歇期，然后从时刻T112起在PB期间再次反复执行向该存储器写入数据等。

图8所示的电源电路仅根据电源电路的输出电压VDD的AC分量来执行对晶体管TR102、TR103的控制。因此，如图10所示，负载电流Ild在PA期间反复产生，并且此后，负载电流Ild在时刻T111突然消失，因为通过反馈回路的电源电路的响应迟滞并且对输出晶体管TR101的控制延迟，所以输出电压VDD过冲。

当输出电压VDD过冲并在高位时，如果存储器在时刻T112再次运行，则晶体管TR103处于导通状态（接通状态）以抑制由负载电流Ild的变化引起的输出电压VDD的下冲。由此，尽管电源电路的输出电压VDD处于高位，但是输出电压VDD仍然增加与输出电压VDD处于稳定状态时相同的量。其结果是，输出电压VDD超过负载102能够运行的电源电压范围的上限值V_{最 大}，并且可能存在可靠性的问题，诸如导致运行故障和产品的运行寿命的减少。

即，存在这样的情况：在如图8所示的常规电源电路中，当负载电流Ild反复产生的负载运行周期以一定时间间隔连续地反复时，输出电压VDD过冲并超过负载102能够工作的电源电压范围的上限值V_最大。

发明内容

根据实施例的一个方案，一种电源电路包括：第一晶体管，耦合在输入电压被输入的输入端和输出电压被输出的输出端之间；误差放大器，被配置为基于与所述输出电压相应的电压和基准电压之间的差电压来产生第一误差信号和第二误差信号，并且将所述第一误差信号输出到所述第一晶体管的栅极端；控制电路，被配置为将基于与所述输出电压的AC分量相应的第一电流的控制信号附加到所述第一误差信号；以及调节电路，被配置为当所述输出电压高于一定电压时，基于所述第二误差信号减小所述第一电流。该电源电路能够可靠地保持输出电压在负载能够工作的电源电压范围内。

根据实施例的另一个方案，一种半导体装置包括：负载；以及电源电路，提供电力给所述负载；所述电源电路包括：第一晶体管，耦合在输入电压被输入的输入端和输出电压被输出的输出端之间；误差放大器，基于与所述输出电压相应的电压和基准电压之间的差电压来产生第一误差信号和第二误差信号，并且将所述第一误差信号输出到所述第一晶体管的栅极端；控制电路，将基于与所述输出电压的AC分量相应的第一电流的控制信号附加到所述第一误差信号；以及调节电路，当所述输出电压高于一定电压时，基于所述第二误差信号减小所述第一电流。

附图说明

图1是示出根据实施例的电源电路的配置示例的视图；

图2是示出根据实施例的电源电路的运行示例的波形图；

图3是示出根据实施例的电源电路的电路配置示例的视图；

图4是示出根据实施例的误差放大器的电路配置示例的视图；

图5是示出根据实施例的电源电路的运行示例的波形图；

图6是示出根据实施例的电源电路的另一电路配置示例的视图；

图7A和图7B是示出各包括根据实施例的电源电路的半导体装置的配置示例的视图；

图8是示出常规电源电路的配置示例的视图；

图9是示出输出电压根据负载电流的变化而改变的视图；以及

图10是示出常规电源电路的运行示例的波形图。

具体实施方式

在下文中，根据附图说明实施例。

图1是示出根据实施例的电源电路的配置示例的视图。根据本实施例的电源电路包括误差放大器11、输出晶体管TR1、电阻器R1、R2、电容器C1、防过冲电路13以及防下冲电路14。负载12耦合到电源电路的输出端，并且从电源电路向负载12提供负载电流Ild。负载12例如是存储器或微控制器。

分压VFB被输入到误差放大器11的正侧输入端，并且预先设定的基准电压VREF被输入到误差放大器11的负侧输入端。分压VFB是电源电路的输出端输出的输出电压VDD被串联耦合的电阻器R1、R2分压后产生的电压。基准电压VREF是从例如未示出的基准电压电路提供的恒定电压。误差放大器11基于基准电压VREF和根据输出电压VDD的分压VFB，而输出第一误差信号到输出晶体管TR1的栅极端，并输出第二误差信号VOVP到防过冲电路13和防下冲电路14。

例如，使用P沟道晶体管作为输出晶体管TR1。在输出晶体管TR1中，源极端耦合到电源电路的输入端，并且漏极端耦合到电源电路的输出端。这里，输入电压被输入到输入端，并且输出电压被输出到输出端。通过将基于从防下冲电路14输出的第一电流（附加电流）的控制信号附加到从误差放大器11输出的第一误差信号而获得电压VGATE，将电压VGATE提供到输出晶体管TR1的栅极端。

电阻器R1、R2串联耦合在输出晶体管TR1的漏极和接地电压之间。在电阻器R1、R2的耦合点处的电压作为分压VFB被提供到误差放大器11。电容器C1耦合在电源电路的输出端和接地电压之间。防过冲电路13根据从误差放大器11输出的第二误差信号VOVP运行，并且当输出电压VDD过度过冲时强制降低输出电压VDD。

防下冲电路14基于根据输出电压VDD的AC分量的第一电流将控制信号附加到第一误差信号。当由于负载电流Ild的急剧增加导致输出电压VDD降低时，防下冲电路14输出附加电流，并且由此，减小提供给输出晶体管TR1的栅极端的电压VGATE以抑制输出电压VDD的下冲。防下冲电路14包括灵敏度调节部15和输出晶体管控制部16。

灵敏度调节部15基于从误差放大器11输出的第二误差信号VOVP调节输出晶体管控制部16相对于输出电压VDD的变化的灵敏度。通过***耦合电容器CPC提取输出电压VDD的AC分量，输出晶体管控制部16基于根据输出电压VDD的AC分量的第一电流产生控制信号，并且将控制信号输出到输出晶体管TR1的栅极端。由灵敏度调节部15调节输出晶体管控制部16相对于输出电压VDD的变化的灵敏度，并且当输出电压VDD的DC分量（DC电平）高于一定电压时控制输出晶体管控制部16的灵敏度以降低待输出的第一电流。

接着描述根据本实施例的电源电路的运行。图1所示的根据本实施例的电源电路的基本运行与常规电源电路相同。即，当根据输出电压VDD的分压VFB变得低于基准电压VREF时，误差放大器11的输出电压下降，并且提供到输出晶体管TR1的栅极的电压VGATE降低。其结果是，输出晶体管TR1的导通电阻减小，并且输出电压VDD升高。另一方面，当与输出电压VDD相应的分压VFB变得高于基准电压VREF时，误差放大器11的输出电压升高，并且提供到输出晶体管TR1的栅极的电压VGATE增大。其结果是，输出晶体管TR1的导通电阻增加，并且输出电压VDD降低。如上所述，电源电路控制为使得从输出端输出恒定电压作为输出电压VDD。

在根据本实施例的电源电路中，当至负载12的负载电流Ild急剧增加时，防下冲电路14根据由负载电流Ild的增加引起的输出电压VDD的急剧减少（下冲）而将附加电流提供到输出晶体管TR1的栅极端。提供到输出晶体管TR1的栅极端的电压VGATE降低从而抑制输出电压VDD的下降。在本实施例中，基于从误差放大器11输出的第二误差信号VOVP来调节提供到输出晶体管TR1的栅极端的附加电流，并且当输出电压VDD的DC分量（DC电平）高于一定电压时降低待输出的附加电流。由此，当输出电压VDD过冲并在高位时，能够抑制由附加电流引起的输出电压VDD的升高。因此，能够可靠地将输出电压VDD保持在负载12能够运行的电源电压范围内，并且防止输出电压VDD超过负载12能够运行的电源电压范围的上限值。此外，在根据本实施例的电源电路中，当输出电压VDD过度过冲时，防过冲电路13根据从误差放大器11输出的第二误差信号VOVP来降低输出电压VDD，以抑制输出电压VDD的升高。

在根据本实施例的电源电路中，即使例如当负载12是存储器，并且如图2所示，在PA期间反复执行向存储器写入数据等，并且此后，在存储器不工作的状态下经过从时刻T11到时刻T12的间歇期，然后从时刻T12在PB期间再次反复进行向该存储器写入数据等的情况下，也能够防止输出电压VDD超过负载12能够运行的电源电压范围的上限值。如图2所示，在PA期间中反复产生负载电流Ild，当在时刻T11负载电流Ild急剧消失时，因为通过反馈回路的电源电路的响应迟滞并且对输出晶体管TR1的控制延迟，所以输出电压VDD过冲。当输出电压VDD过冲并在高位时，如果存储器在时刻T12再次运行，则输出电压VDD超过防下冲电路14的灵敏度调节部15以其运行的一定电压，并且因此用于抑制由负载电流Ild的急剧变化引起的输出电压VDD下冲的增加量被抑制，并且输出电压VDD不超过负载12能够运行的电源电压范围的上限值V_最大。

图3是示出根据本实施例的电源电路的电路配置示例的视图。注意在图3中，具有与图1中所示的的组件等基本相同功能的组件等以相同的附图标记和符号表示，因而没有给出重复的说明。

防过冲电路13是例如N沟道晶体管TR11。在晶体管TR11中，漏极端被耦合到电源电路的输出端，接地电压被提供到源极端，并且第二误差信号VOVP被提供到栅极端。在晶体管TR11中，根据提供到栅极端的第二误差信号VOVP来控制导通/关断（接通状态/非接通状态），并且由此控制电源电路的输出端和接地电压之间的耦合。

防下冲电路14包括晶体管TR12至TR16、电流源21、22，电阻器R11、R12以及耦合电容器CPC。在P沟道晶体管TR12中，电源电压被提供给源极端，并且漏极端和栅极端耦合到耦合电容器CPC的一个电极。输出电压VDD被输入到耦合电容器CPC的另一个电极。P沟道晶体管TR12的漏极端耦合到电流源21。

在P沟道晶体管TR13中，电源电压被提供给源极端，栅极端耦合到耦合电容器CPC的一个电极，并且漏极端耦合到电流源22。在N沟道晶体管TR14中，接地电压被提供给源极端，漏极端和栅极端耦合到晶体管TR13的漏极端。在N沟道晶体管TR15中，接地电压被提供给源极端，漏极端耦合到输出晶体管TR1的栅极端，栅极端耦合到晶体管TR14的栅极端和漏极端。即，晶体管TR14和晶体管TR15是电流镜像耦合。

晶体管TR14的漏极端经由电阻器R11和晶体管TR16耦合到接地电压，并且经由电阻器R12耦合到接地电压。在晶体管TR16中，第二误差信号VOVP被提供给栅极端。电阻器R11、R12以及晶体管TR16构成灵敏度调节部15A。

输出电压VDD的AC分量经由耦合电容器CPC输入到图3所示的防下冲电路14。当输出电压VDD急剧减小时，流进晶体管TR12、TR13的电流增加。根据输出电压VDD的AC分量而增加的电流流进晶体管TR14，通过由晶体管TR15电流镜像该增加的电流而产生第一电流（附加电流）I1，并且输出晶体管TR1的栅极端放电以降低电压VGATE。由此，当输出电压VDD急剧减小时，控制输出晶体管TR1以提高输出电压VDD。

如上所述，晶体管TR14的漏极端经由电阻器R11和晶体管TR16耦合到接地电压，并且经由电阻器R12耦合到接地电压。当输出电压VDD的DC电平不超过一定电压时，由第二误差信号VOVP将晶体管TR16变成关断状态（非接通状态）。另一方面，当输出电压VDD的DC电平超过一定电压时，由第二误差信号VOVP将晶体管TR16变成导通状态（接通状态）。即，当输出电压VDD的DC电平超过一定电压时，灵敏度调节部15A的电阻变小，并且流进电阻器部的电流相比较输出电压VDD的DC电平不超过一定电压时增大，因此，流到晶体管TR14的电流减小。当输出电压VDD的DC电平超过一定电压时，防下冲电路14相对于输出电压VDD的AC分量的变化的灵敏度由此降低，并且抑制了输出电压VDD的增加量。

图4是示出根据本实施例的误差放大器11的电路配置示例的视图。在P沟道晶体管TR21中，源极端经由电流源耦合到电源电压，并且基准电压VREF输入到栅极端。在P沟道晶体管TR22中，源极端经由电流源耦合到电源电压，并且分压VFB被输入到栅极端。

在N沟道晶体管TR23中，接地电压被提供给源极端，并且漏极端和栅极端耦合到P沟道晶体管TR21的漏极端。在N沟道晶体管TR24中，接地电压被提供给源极端，并且漏极端和栅极端耦合到P沟道晶体管TR22的漏极端。在N沟道晶体管TR25中，接地电压被提供给源极端，并且栅极端耦合到N沟道晶体管TR23的漏极端。在N沟道晶体管TR26、TR27中的每个中，接地电压被提供给源极端，并且栅极端耦合到N沟道晶体管TR24的漏极端。

在P沟道晶体管TR28中，电源电压被提供给源极端，并且漏极端和栅极端耦合到N沟道晶体管TR25的漏极端。在P沟道晶体管TR29中，电源电压被提供给源极端，漏极端耦合到N-沟道晶体管TR26的漏极端，并且栅极端耦合到P沟道晶体管TR28的漏极端。在P沟道晶体管TR30中，电源电压被提供给源极端，漏极端耦合到N沟道晶体管TR27的漏极端，并且栅极端耦合到P沟道晶体管TR28的漏极端。

P沟道晶体管TR29的漏极端和N沟道晶体管TR26的漏极端之间的耦合点处的电势被提供给输出晶体管TR1的栅极端。P沟道晶体管TR30的漏极端和N-沟道晶体管TR27的漏极端之间的耦合点处的电势作为第二误差信号VOVP输出。例如，当分压VFB增加时，在P沟道晶体管TR22的漏极端和N-沟道晶体管TR24的漏极端之间的耦合点处的电势下降，并且作为P沟道晶体管TR30的漏极端和N-沟道晶体管TR27的漏极端之间的耦合点处的电势的第二误差信号VOVP升高。另一方面，当分压VFB降低时，在P-沟道晶体管TR22的漏极端和N-沟道晶体管TR24的漏极端之间的耦合点处的电势升高，并且作为P沟道晶体管TR30的漏极端和N-沟道晶体管TR27的漏极端之间的耦合点处的电势的第二误差信号VOVP下降。

图5是示出根据本实施例的电源电路的运行示例的波形图。在时刻T21，负载12开始运行，并且反复产生负载电流Ild。在时刻T21，输出电压VDD的DC电平不超过一定电压，因此，电流Ia作为附加电流I1被提供，并且输出电压VDD增加△Va。

在时刻T22，当负载停止运行时，在时刻T22到时刻T23的间歇期中，输出电压VDD过冲并且在高状态中，并且第二误差信号VOVP的电平变高。当第二误差信号VOVP的电平超过一定电平时，即，当输出电压VDD超过一定电压时，灵敏度调节部15A的晶体管TR16处于导通状态。在这种状态下，当负载12在时刻T23处再次开始运行并且反复产生负载电流Ild时，输出电压VDD的DC电平超过一定电压，并且因此，小于电流Ia的电流Ib作为附加电流I1被提供，输出电压VDD上升△Vb。如上所述，当输出电压VDD的DC电平超过一定电压时，与输出电压VDD的急剧变化有关的输出电压VDD的增加量被抑制。

图6是示出根据本实施例的电源电路的另一电路配置示例的视图。注意在图6中，具有与图1、图3中所示的的组件等基本相同功能的组件等以相同的附图标记和符号表示，并因而没有给出重复的说明。在图6所示的电源电路中，灵敏度调节部15B不同于图3中所示的电源电路。

灵敏度调节部15B包括电阻器R11、晶体管TR16、以及电阻器RA、RB、RC、晶体管TRA、TRB、TRC以及比较电路21。电阻器RA、RB、RC串联耦合在晶体管TR14的漏极端和接地电压之间。晶体管TRA并联耦合到电阻器RA，晶体管TRB并联耦合到电阻器RB，并且晶体管TRC并联耦合到电阻器RC。比较电路21的输出信号输入到晶体管TRA、TRB、TRC中每个的栅极端。

比较电路21将运行开始时刻的电源电路的输出电压VDDI和一个或多个阈值电压进行比较，并根据比较结果将输出信号输出到晶体管TRA、TRB、TRC的栅极端。即，比较电路21根据运行开始时刻电源电路的输出电压VDDI执行晶体管TRA、TRB、TRC的导通/关断控制。例如，当运行开始时刻电源电路输出电压VDDI的DC电平高于作为基准的阈值电压时，控制晶体管TRA、TRB、TRC使电阻变小，并且降低防下冲电路14相对于输出电压VDD的AC分量的变化的灵敏度。例如，当运行开始时刻电源电路输出电压VDDI的DC电平低于作为基准的阈值电压时，控制晶体管TRA、TRB、TRC使电阻变大，并且提高防下冲电路14相对于输出电压VDD的AC分量的变化的灵敏度。

如上所述，根据运行开始时刻电源电路输出电压VDDI来控制防下冲电路14相对于输出电压VDD的AC分量的变化的灵敏度，由此，能够吸收由基准电压电路的离差（dispersion）等引起的基准电压VREF的离差，并且更加准确地控制灵敏度。注意电阻器RA、RB、RC的电阻值可以相同也可以不同。

图7A和图7B是示出各包括根据本实施例的电源电路的半导体装置的配置示例的视图。图7A和图7B所示的半导体装置各包括，例如，由模拟数字转换器（ADC）120将由传感器部130检测到的信号转换到存储器中而获得的存储数字数据的功能。

图7A所示的半导体装置100A包括CPU（中央处理单元）101、电源电路102、LCD（液晶显示器）控制器103、接口部104以及UART（通用异步收发器）105。CPU101控制由半导体装置100A持有的各个功能部。电源电路102是根据本实施例的电源电路，并且将电力提供给由半导体装置100A持有的功能部。LCD控制器103执行与显示部110相关的显示控制。显示部110是例如液晶显示装置（LCD）。接口部104与ADC120发送/接收数据。UART105是执行对外部存储器140写入数据并且从外部存储器140读取数据的串行接口。外部存储器140是例如铁电存储器（FRAM）。注意，在图7A所示的半导体装置100A中，存储器140保持在外部，但是存储器140可以保持在半导体装置100B中，如图7B所示。

根据所公开的电源电路，当输出电压高于一定电压时，通过根据输出电压的AC分量减小输出至第一晶体管的栅极端的电流，能够可靠地保持输出电压在负载能够工作的电源电压范围内。

Claims (9)

1.一种电源电路，包括：

第一晶体管，耦合在输入电压被输入的输入端和输出电压被输出的输出端之间；

误差放大器，基于与所述输出电压相应的电压和基准电压之间的差电压来产生第一误差信号和第二误差信号，并且将所述第一误差信号输出到所述第一晶体管的栅极端；

控制电路，将基于与所述输出电压的AC分量相应的第一电流的控制信号附加到所述第一误差信号；以及

调节电路，当所述输出电压高于一定电压时，基于所述第二误差信号减小所述第一电流。

2.根据权利要求1所述的电源电路，

其中，所述调节电路包括电阻器部，所述电阻器部耦合到所述第一电流流过的节点，并且所述电阻器部的电阻值基于所述第二误差信号而被控制。

3.根据权利要求2所述的电源电路，

其中，所述电阻器部包括：

第一电阻器部和第二电阻器部，

其中，当所述输出电压高于预定电压时，所述第一电阻器部和所述第二电阻器部并联耦合到所述第一电流流过的节点，并且当所述输出电压等于或低于所述预定电压时，所述第一电阻器部耦合到所述第一电流流过的节点。

4.根据权利要求3所述的电源电路，

其中，所述第一电阻器部包括耦合到所述第一电流流过的节点的第一电阻器，并且

所述第二电阻器部包括耦合到所述第一电流流过的节点的串联电路，并且

所述串联电路包括串联耦合的第三晶体管和第二电阻器，在所述第三晶体管中，所述第二误差信号被提供给所述第三晶体管的栅极端。

5.根据权利要求3所述的电源电路，

其中基于运行开始时刻所述电源电路的输出电压来控制所述第一电阻器部的电阻值。

6.根据权利要求5所述的电源电路，

其中，所述第一电阻器部包括：

多个电阻器，耦合到所述第一电流流过的节点；以及

比较电路，将运行开始时刻所述电源电路的输出电压与一个或多个阈值电压进行比较，并且根据比较结果切换每个电阻器与所述第一电流流过的节点耦合或者不是每个电阻器与所述第一电流流过的节点耦合。

7.一种半导体装置，包括：

负载；以及

电源电路，提供电力给所述负载；

其中，所述电源电路包括：

第一晶体管，耦合在输入电压被输入的输入端和输出电压被输出的输出端之间；

误差放大器，基于与所述输出电压相应的电压和基准电压之间的差电压来产生第一误差信号和第二误差信号，并且将所述第一误差信号输出到所述第一晶体管的栅极端；

控制电路，将基于与所述输出电压的AC分量相应的第一电流的控制信号附加到所述第一误差信号；以及

调节电路，当所述输出电压高于一定电压时，基于所述第二误差信号减小所述第一电流。

8.根据权利要求7所述的半导体装置，

其中，所述负载是存储器。

9.根据权利要求7所述的半导体装置，

其中，所述负载是微控制器。