CN103956131A - 一种像素驱动电路及驱动方法、显示面板、显示装置 - Google Patents

一种像素驱动电路及驱动方法、显示面板、显示装置 Download PDF

Info

Publication number
CN103956131A
CN103956131A CN201410153106.5A CN201410153106A CN103956131A CN 103956131 A CN103956131 A CN 103956131A CN 201410153106 A CN201410153106 A CN 201410153106A CN 103956131 A CN103956131 A CN 103956131A
Authority
CN
China
Prior art keywords
signal
auxiliary control
grid line
control signal
input interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410153106.5A
Other languages
English (en)
Other versions
CN103956131B (zh
Inventor
陈华斌
袁剑峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410153106.5A priority Critical patent/CN103956131B/zh
Priority to US14/317,130 priority patent/US9613555B2/en
Publication of CN103956131A publication Critical patent/CN103956131A/zh
Application granted granted Critical
Publication of CN103956131B publication Critical patent/CN103956131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供了一种像素驱动电路及像素驱动方法、显示面板、显示装置，该像素驱动电路中设置多个包括有用于接收宽度为MT的原始扫描信号的扫描信号输入接口、用于接收辅助控制信号的辅助控制信号输入接口以及与M行栅线一一对应连接的信号输出接口的信号拆分***，该信号拆分***用于将MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并通过输出接口依序对应输出给所述M行栅线，M大于等于2。从而通过使一条扫描信号线控制至少两行栅线，从而可减少一半以上的扫描信号线数量，因而压缩了扫描信号线的布线区域，实现了显示装置的窄边框设计。

Description

一种像素驱动电路及驱动方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，具体可以涉及一种像素驱动电路及驱动方法、显示面板、显示装置。
背景技术
随着社会的不断发展，人们生活质量水平的不断提高，平板电视机已经不断普及，为了更好地迎合市场需求，平板电视不但将尺寸越做越大，而且还在电视机外观设计上提出更高要求，进而推出了“窄边框”电视机。
当前“窄边框”设计已经逐渐地成为了平板电视机设计的潮流，窄边框电视既能够有效地从视觉上凸显电视的可视画面，又能使整个电视的外观显得更加精致。
因此，如何实现“窄边框”设计，成为显示领域技术发展的方向。
发明内容
本发明提供一种像素驱动电路及驱动方法、显示面板、显示装置，通过使一条扫描信号线控制至少两行栅线，从而可减少一半以上的扫描信号线数量，因而压缩了扫描信号线的布线区域，实现了显示装置的窄边框设计。
本发明提供方案如下：
本发明实施例提供了一种像素驱动电路，包括多个信号拆分***，每一个信号拆分***对应于连续的M行栅线，M大于等于2；
所述信号拆分***包括：
用于接收宽度为MT的原始扫描信号的扫描信号输入接口，所述扫描信号输入接口与原始扫描信号传输线连接；
用于接收辅助控制信号的辅助控制信号输入接口，所述辅助控制信号输入接口与辅助控制信号传输线连接；
与所述M行栅线一一对应连接的信号输出接口；
所述信号拆分***用于将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并通过所述输出接口依序对应输出给所述M行栅线。
优选的，所述M为2n，所述n大于等于1；
所述信号拆分***包括n级信号拆分子***；
其中，第n级信号拆分子***包括2n-1个信号分解模块，第n级信号拆分子***中的信号分解模块用于将接收到信号分解为两个连续的信号，信号分解模块输出的两个信号的信号宽度为所述信号分解模块输入信号的信号宽度的一半。
优选的，所述信号分解模块包括：
一个扫描信号输入端、至少一个辅助控制信号输入端、两个信号输出端以及至少一个开关单元；其中，
位于第一级信号拆分子***中的信号分解模块的扫描信号输入端，与所述原始扫描信号传输线连接，用于接收所述原始扫描信号；位于除第一级信号拆分子***外的其它级信号拆分子***中的信号分解模块的扫描信号输入端，与位于上一级信号拆分子***中的信号分解模块的一个信号输出端连接，用于接收所述位于上一级信号拆分子***中的信号分解模块输出的信号；
所述辅助控制信号输入端，与所述辅助控制信号传输线连接，用于接收所述辅助控制信号，所述辅助控制信号输入端与所述开关单元一一对应设置，当所述辅助控制信号输入端存在多个时，多个辅助控制信号输入端分别连接不同的辅助控制信号传输线并接收不同的辅助控制信号；
位于除最后一级信号拆分子***外的其它信号拆分子***中的信号分解模块的两个信号输出端，分别连接下一级信号拆分子***中相邻的两个信号分解模块的扫描信号输入端，位于最后一级信号拆分子***中的信号分解模块的两个信号输出端，分别与相邻的两行栅线一一对应连接；
所述至少一个开关单元中的一个开关单元，分别与扫描信号输入端、一个辅助控制信号输入端以及一个信号输出端连接。
优选的，所述信号分解模块包括一个开关单元，一个辅助控制信号输入端，以及第一信号输出端和第二信号输出端；
所述开关单元，分别与扫描信号输入端、辅助控制信号输入端以及第一信号输出端连接；
所述第二信号输出端与扫描信号输入端连接。
优选的，所述信号分解模块包括第一开关单元和第二开关单元，第一辅助控制信号输入端和第二辅助控制信号输入端，以及第一信号输出端和第二信号输出端；
所述第一开关单元，分别与扫描信号输入端、第一辅助控制信号输入端以及第一信号输出端连接；
所述第二开关单元，分别与扫描信号输入端、第二辅助控制信号输入端以及第二信号输出端连接。
优选的，所述信号拆分***包括第一级信号拆分子***和第二极信号拆分子***；
所述第一信号拆分子***包括第一信号分解模块；
所述第二信号拆分子***包括第二信号分解模块和第三信号分解模块；
所述第一信号分解模块包括第一开关单元和第二开关单元，所述第一开关单元分别与第一信号分解模块的扫描信号输入端、第一辅助控制信号输入端、第一信号分解模块的第一信号输出端连接；所述第二开关单元分别与第一信号分解模块的扫描信号输入端、第二辅助控制信号输入端、第一信号分解模块的第二信号输出端连接，所述第一信号分解模块的扫描信号输入端与原始扫描信号传输线连接；
所述第二信号分解模块包括第三开关单元和第四开关单元，所述第三开关单元分别与第二信号分解模块的扫描信号输入端、第三辅助控制信号输入端、第二信号分解模块的第一信号输出端连接；所述第四开关单元分别与第二信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第二信号分解模块的第二信号输出端连接，所述第二信号分解模块的扫描信号输入端与所述第一信号分解模块的第一信号输出端连接，所述第二信号分解模块的第一信号输出端与第一栅线连接，所述第二信号分解模块的第二信号输出端与第二栅线连接；
所述第三信号分解模块包括第五开关单元和第六开关单元，所述第五开关单元分别与第三信号分解模块的扫描信号输入端、第三辅助控制信号输入端、第三信号分解模块的第一信号输出端连接；所述第六开关单元分别与第三信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第三信号分解模块的第二信号输出端连接，所述第三信号分解模块的扫描信号输入端与所述第一信号分解模块的第二信号输出端连接，所述第三信号分解模块的第一信号输出端与第三栅线连接，所述第三信号分解模块的第二信号输出端与第四栅线连接。
优选的，所述M为2n，所述n大于等于1；
所述信号拆分***包括控制子***和信号拆分子***；其中：
所述控制子***包括：一个扫描信号输入端，以及一一对应设置的n个辅助控制信号输入端、n个信号输出端以及n个开关单元，所述扫描信号输入端与所述原始扫描信号传输线连接，所述n个辅助控制信号输入端连接不同的辅助控制信号传输线，所述n个信号输出端连接所述信号拆分子***，所述控制子***用于实现对所述信号拆分子***接收原始扫描信号的控制；
所述信号拆分子***包括n个信号分解模块，所述信号分解模块用于将接收到原始扫描信号分解为两个连续的信号并输出给2n行栅线中对应的栅线，信号分解模块输出的两个信号的信号宽度为所述原始扫描信号宽度的一半。
优选的，所述控制子***包括：第一开关单元、第二开关单元和第三开关单元；
其中：
所述第一开关单元，分别与控制子***中的扫描信号输入端、第一辅助控制信号输入端以及第一信号输出端连接，所述第一信号输出端与所述信号拆分子***连接；
所述第二开关单元，分别与控制子***中的扫描信号输入端、第二辅助控制信号输入端以及第二信号输出端连接，所述第二信号输出端与所述信号拆分子***连接；
所述第三开关单元，分别与控制子***中的扫描信号输入端、第三辅助控制信号输入端以及第三信号输出端连接，所述第三信号输出端与所述信号拆分子***连接；
所述信号拆分子***包括：
第一信号分解模块、第二信号分解模块以及第三信号分解模块；其中：
所述第一信号分解模块包括第四开关单元和第五开关单元，所述第四开关单元分别与第一信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第一信号分解模块的第一信号输出端连接；所述第二开关单元分别与第一信号分解模块的扫描信号输入端、第五辅助控制信号输入端、第一信号分解模块的第二信号输出端连接，所述第一信号分解模块的扫描信号输入端与所述控制子***中第一信号输出端连接，所述第一信号分解模块的第一信号输出端与第一栅线连接，所述第一信号分解模块的第二信号输出端与第二栅线连接；
所述第二信号分解模块包括第六开关单元和第七开关单元，所述第六开关单元分别与第二信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第二信号分解模块的第一信号输出端连接；所述第七开关单元分别与第二信号分解模块的扫描信号输入端、第五辅助控制信号输入端、第二信号分解模块的第二信号输出端连接，所述第二信号分解模块的扫描信号输入端与所述控制子***中第二信号输出端连接，所述第二信号分解模块的第一信号输出端与第三栅线连接，所述第二信号分解模块的第二信号输出端与第四栅线连接；
所述第三信号分解模块包括第八开关单元和第九开关单元，所述第八开关单元分别与第三信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第三信号分解模块的第一信号输出端连接；所述第九开关单元分别与第三信号分解模块的扫描信号输入端、第五辅助控制信号输入端、第三信号分解模块的第二信号输出端连接，所述第三信号分解模块的扫描信号输入端与所述控制子***中第三信号输出端连接，所述第三信号分解模块的第一信号输出端与第五栅线连接，所述第三信号分解模块的第二信号输出端与第六栅线连接。
优选的，所述开关单元包括：
第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管的栅极与辅助控制信号输入端连接，所述第一薄膜晶体管的源极与扫描信号输入端连接；
所述第二薄膜晶体管的栅极与扫描信号输入端连接，所述第二薄膜晶体管的源极与辅助控制信号输入端连接；
所述第一薄膜晶体管的漏极和第二薄膜晶体管的漏极，与一信号输出端连接。
本发明实施例还提供了一种驱动方法，应用于上述本发明实施例提供的像素驱动电路；所述方法包括：
在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线。
优选的，所述在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线包括：
在第一阶段，扫描信号输入接口输入高电平信号，辅助控制信号输入接口输入为高电平信号，信号拆分***向第一行栅线和第二行栅线输出高电平栅极驱动信号；
在第二阶段，扫描信号输入接口输入高电平信号，辅助控制信号输入接口输入低电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及向第二行栅线输出高电平栅极驱动信号；
在第三阶段，扫描信号输入接口输入低电平信号，辅助控制信号输入接口输入高电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及向第二行栅线输出低电平栅极驱动信号。
优选的，所述在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线包括：
在第一阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，信号拆分***向第一行栅线输出高电平栅极驱动信号以及向第二行栅线输出低电平栅极驱动信号；
在第二阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及向第二行栅线输出高电平栅极驱动信号；
在第三阶段，扫描信号输入接口输入低电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及不向第二行栅线输出栅极驱动信号。
优选的，所述在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线包括：
在第一阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，信号拆分***向第一栅线输出高电平栅极驱动信号、向第二栅线和第三栅线输出低电平栅极驱动信号、不向第四栅线输出栅极驱动信号；
在第二阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，信号拆分***向第二栅线输出高电平栅极驱动信号、向第一栅线和第四栅线输出低电平栅极驱动信号、不向第三栅线输出栅极驱动信号；
在第三阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，信号拆分***向第三栅线输出高电平栅极驱动信号、向第一栅线和第四栅线输出低电平栅极驱动信号、不向第二栅线输出栅极驱动信号；
在第四阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，信号拆分***向第四栅线输出高电平栅极驱动信号、向第二栅线和第三栅线输出低电平栅极驱动信号、不向第一栅线输出栅极驱动信号；
在第五阶段，扫描信号输入接口输入低电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，信号拆分***向第一栅线输出低电平栅极驱动信号，不向第二栅线、第三栅线、第四栅线输出栅极驱动信号。
优选的，所述在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线包括：
在第一阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***向第一栅线输出高电平栅极驱动信号，向第二、三、五栅线输出低电平栅极驱动信号，不向第四、六栅线输出栅极驱动信号；
在第二阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入低电平信号，第五辅助控制信号输入接口输入高电平信号，信号拆分子***向第二栅线输出高电平栅极驱动信号，向第一、四、六栅线输出低电平栅极驱动信号，不向第三、五栅线输出栅极驱动信号；
在第三阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***向第三栅线输出高电平栅极驱动信号，向第一、四、五栅线输出低电平栅极驱动信号，不向第二、六栅线输出栅极驱动信号；
在第四阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入低电平信号，第五辅助控制信号输入接口输入高电平信号，信号拆分子***向第四栅线输出高电平栅极驱动信号，向第二、三、六栅线输出低电平栅极驱动信号，不向第一、五栅线输出栅极驱动信号；
在第五阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***向第五栅线输出高电平栅极驱动信号，向第一、二、六栅线输出低电平栅极驱动信号，不向第二、四栅线输出栅极驱动信号；
在第六阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，第五辅助控制信号输入接口输入高电平信号，信号拆分子***向第六栅线输出高电平栅极驱动信号，向第二、四、五栅线输出低电平栅极驱动信号、不向第一、三栅线输出栅极驱动信号；
在第七阶段，扫描信号输入接口输入低电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***向第一栅线输出低电平栅极驱动信号，不向第二、三、四、五、六栅线输出栅极驱动信号。
本发明实施例还提供了一种显示面板，该显示面板具体可以包括上述本发明实施例提供的像素驱动电路。
本发明实施例还提供了一种显示装置，该显示装置具体可以包括上述本发明实施例提供的显示面板。
从以上所述可以看出，本发明提供的像素驱动电路及驱动方法、显示面板、显示装置，该像素驱动电路中设置多个包括有用于接收宽度为MT的原始扫描信号的扫描信号输入接口、用于接收辅助控制信号的辅助控制信号输入接口以及与M行栅线一一对应连接的信号输出接口的信号拆分***，该信号拆分***用于将MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并通过输出接口依序对应输出给所述M行栅线。从而通过使一条扫描信号线控制至少两行栅线，从而可减少一半以上的扫描信号线数量，因而压缩了扫描信号线的布线区域，实现了显示装置的窄边框设计。
附图说明
图1为本发明实施例提供的像素驱动电路结构示意图；
图2为本发明实施例提供的信号拆分***结构示意图一；
图3为本发明实施例提供的信号分解模块结构示意图；
图4为本发明实施例提供的信号拆分***结构示意图二；
图5为本发明实施例提供的像素驱动电路输入信号时序图一；
图6为本发明实施例提供的驱动方法流程示意图一；
图7为本发明实施例提供的信号拆分***结构示意图三；
图8为本发明实施例提供的像素驱动电路输入信号时序图二；
图9为本发明实施例提供的驱动方法流程示意图二；
图10为本发明实施例提供的信号拆分***结构示意图四；
图11为本发明实施例提供的像素驱动电路输入信号时序图三；
图12为本发明实施例提供的驱动方法流程示意图三；
图13为本发明实施例提供的信号拆分***结构示意图五；
图14为本发明实施例提供的信号差分***结构示意图六；
图15为本发明实施例提供的像素驱动电路输入信号时序图四；
图16为本发明实施例提供的驱动方法流程示意图四。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
本发明实施例提供了一种像素驱动电路，该像素驱动电路中具体可以包括多个信号拆分***1，每一个信号拆分***1对应于连续的M行栅线，M大于等于2;
如附图1所示，该信号拆分***1具体可以包括：
用于接收宽度为MT的原始扫描信号（Gate n）的扫描信号输入接口2，所述扫描信号输入接口2与原始扫描信号传输线连接；
用于接收辅助控制信号（Extra Gate）的辅助控制信号输入接口3，所述辅助控制信号输入接口3与辅助控制信号传输线（Extra Gate Line）连接；
与所述M行栅线一一对应连接的信号输出接口4（OUT）；
所述信号拆分***用于将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并通过所述输出接口依序对应输出给所述M行栅线。
本发明实施例所提供的像素驱动电路，可以使一条扫描信号线控制至少两行栅线，从而可减少一半以上的扫描信号线数量，因而压缩了扫描信号线的布线区域，实现了显示装置的窄边框设计。
本发明实施例还提供了一种驱动方法，用于上述本发明实施例提供的像素驱动电路中，该方法包括：
在宽度为M T的原始扫描信号以及辅助控制信号的控制下，信号拆分***1将MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线。
下面，对本发明实施例提供的像素驱动电路及驱动方法在不同实施例中的具体实现过程进行详细的描述。
本发明实施例所提供中，M具体可为2n，n大于等于1。
那么如附图2所示，信号拆分***1中具体可以包括n级信号拆分子***5。
其中，第n级信号拆分子***5包括2n-1个信号分解模块6，第n级信号拆分子***5中的信号分解模块6用于将接收到信号分解为两个连续的信号，信号分解模块输出的两个信号的信号宽度为所述信号分解模块输入信号的信号宽度的一半。
如附图3所示，本发明实施例所涉及的信号分解模块6中，具体可以包括：
一个扫描信号输入端61、至少一个辅助控制信号输入端62、两个信号输出端（64、65）以及至少一个开关单元66。
由于本发明实施例中，信号拆分***1内存在多级的信号拆分子***5，因此，位于不同信号拆分子***5中的信号分解模块6的连接关系是不同的，具体说明如下：
位于第一级信号拆分子***5中的信号分解模块6的扫描信号输入端61，与原始扫描信号传输线连接，用于接收原始扫描信号，而位于除第一级信号拆分子***5外的其它级信号拆分子***5中的信号分解模块6的扫描信号输入端61，与位于上一级信号拆分子***5中的信号分解模块6的一个信号输出端（64或65）连接，用于接收位于上一级信号拆分子***5中的信号分解模块6输出的信号。
本发明实施例中，可以将与与原始扫描信号传输线连接的信号拆分子***5作为第一级，然后依序按级划分，直至将与栅线连接的信号拆分子***作为最后一级。
信号分解模块6中的辅助控制信号输入端62，与辅助控制信号传输线连接，用于接收辅助控制信号（Extra Gate），辅助控制信号输入端62与开关单元66一一对应设置，即一个辅助控制信号输入端62连接一个开关单元66。当辅助控制信号输入端62存在多个时，多个辅助控制信号输入端分别连接不同的辅助控制信号传输线并接收不同的辅助控制信号。
本发明实施例中，位于除最后一级信号拆分子***5外的其它信号拆分子***5中的信号分解模块6的两个信号输出端（64、65），分别连接下一级信号拆分子***5中相邻的两个信号分解模块6的扫描信号输入端61，位于最后一级信号拆分子***5中的信号分解模块6的两个信号输出端（64、65），分别与相邻的两行栅线一一对应连接。
另外，本发明实施例中，至少一个开关单元66中的一个开关单元66，分别与扫描信号输入端61、一个辅助控制信号输入端62以及一个信号输出端（64或65）连接。
那么，在本发明的一个具体实施例中，如附图4所示，本发明实施例所提供的信号拆分***1中，具体可以包括一级信号拆分子***5，且该信号拆分子***中具体可以包括一个信号分解模块6。
该信号分解模块6中，具体可以包括：
一个开关单元66，一个辅助控制信号输入端62，以及第一信号输出端64和第二信号输出端65。
其中，开关单元66，分别与扫描信号输入端61、辅助控制信号输入端65以及第一信号输出端64连接。
而第二信号输出端65与扫描信号输入端61连接。
从附图4所示中可以看出，开关单元66具体可以包括：
第一薄膜晶体管T1和第二薄膜晶体管T2；
其中，第一薄膜晶体管T1的栅极与辅助控制信号输入端62连接，第一薄膜晶体管T1的源极与扫描信号输入端61连接，第一薄膜晶体管T1的漏极与第一信号输出端64连接；
第二薄膜晶体管T2的栅极与扫描信号输入端61连接，第二薄膜晶体管T2的源极与辅助控制信号输入端62连接，第二薄膜晶体管T2的漏极与第一信号输出端64连接。
那么，该实施例提供的像素驱动电路的输入信号时序图可如附图5所示，则该像素驱动电路的驱动方法如附图6所示，具体可以包括：
步骤601，在第一阶段，扫描信号输入接口2输入高电平信号，即Gate n为高电平，辅助控制信号输入接口3输入为高电平信号，即Extra Gate为高电平，信号拆分***1向第一行栅线和第二行栅线输出高电平信号。
此实施例中，信号拆分***1中只存在一级信号拆分子***5，因此，信号拆分子***中可以只包括一个信号分解模块6。那么，该信号分解模块6中的扫描信号输入端61即为扫描信号输入接口2，用于接收原始扫描信号传输线传输的原始扫描信号，即Gate n。而该信号分解模块6中的辅助控制信号输入端61即为辅助控制信号输入接口3，用于接收辅助控制信号传输线传输的辅助控制信号，即Extra Gate。同样，该信号分解模块6中的信号输出端（64、65）即为信号输出接口4。
在如附图4所示的连接关系中，当Gate n和Extra Gate均为高电平时，第一薄膜晶体管T1和第二薄膜晶体管T2均处于导通状态，从而使开关单元66处于导通状态，Gate n和Extra Gate这两个高电平信号均可以通过开关单元66、第一输出端口64，输入至栅线1中。而由于第二输出端65直接与扫描信号输入端61连接，因此，Gate n高电平信号直接传输至栅线2中。
步骤602，在第二阶段，扫描信号输入接口2输入高电平信号，辅助控制信号输入接口3输入低电平信号，信号拆分***1向第一行栅线输出低电平栅极驱动信号以及向第二行栅线输出高电平栅极驱动信号。
由于在第二阶段，Extra Gate为低电平信号，因此，第一薄膜晶体管T1处于截止状态，Gate n信号无法传输至栅线1中，而由于Gate n为高电平信号，因此，第二薄膜晶体管T2处于导通状态，因此，Extra Gate可以通过开关单元66、第一信号输出端64，将低电平信号输出至栅线1中。即，在第二阶段，栅线1中传输低电平信号。而为高电平的Gate n直接通过第二信号输出端65，输出至栅线2中。
步骤603，在第三阶段，扫描信号输入接口2输入低电平信号，辅助控制信号输入接口3输入高电平信号，信号拆分***1向第一行栅线输出低电平栅极驱动信号以及向第二行栅线输出低电平栅极驱动信号。
由于在第三阶段，Extra Gate为高电平信号，因此，第一薄膜晶体管T1导通，Gate n信号可以传输至栅线1中，而由于Gate n为低电平信号，因此，第二薄膜晶体管T2处于截止状态，因此，Extra Gate无法传输至栅线1中。即，在第三阶段，栅线1中传输低电平信号。而为低电平的Gate n直接通过第二信号输出端65，输出至栅线2中。
同时，在此阶段，与Gate n相邻的原始扫描信号传输线Gate n+1所对应的信号拆分***1，则开始执行上述第一阶段的操作，即向栅线3输出高电平的Gate n+1作为栅极驱动信号，向栅线4输出低电平的Extra Gate2作为栅极驱动信号。
那么可以看出，该实施例提供的像素驱动电路，通过设置信号拆分***，从而在增设一条辅助控制信号传输线的情况下，可以减少一半的原始扫描信号传输线，实现显示装置的窄边框设计。
虽然此实施例中，在第一阶段和第二阶段信号拆分***1均向栅线2输出高电平栅极驱动信号，但是，由于栅极驱动信号可以用于为像素电路中的电容充电，即为电容充电两次，而不会影响像素电路的正常显示。
在本发明的另一具体实施例中，如附图7所示，信号分解模块6具体还可包括：
第一开关单元66和第二开关单元67，第一辅助控制信号输入端62和第二辅助控制信号输入端63，以及第一信号输出端64和第二信号输出端65，同样，还有扫描信号输入端61。
那么，在该实施例中，第一开关单元66，可分别与扫描信号输入端61、第一辅助控制信号输入端62以及第一信号输出端64连接；
第二开关单元67，可分别与扫描信号输入端61、第二辅助控制信号输入端63以及第二信号输出端65连接。
即该实施例相较于附图4所示的像素驱动电路，在扫描信号输入端61与第二信号输出端65之间也增设了一开关单元67，并同时增设的一条第二辅助控制信号输入63，以用于接收第二辅助控制信号Extra Gate2。且Extra Gate2与第一辅助控制信号Extra Gate1是相位相反的不同信号。
该实施例中，开关单元66和开关单元67内，可同样包括如附图4所示的第一薄膜晶体管T1和第二薄膜晶体管T2（开关单元67内对应的第三薄膜晶体管T3和第四薄膜晶体管T4）。
那么，该实施例提供的像素驱动电路的输入信号时序图可如附图8所示，则该像素驱动电路的驱动方法如附图9所示，具体可以包括：
步骤901，在第一阶段，扫描信号输入接口2（即信号分解模块6的扫描信号输入端61）输入高电平信号，第一辅助控制信号输入接口（即信号分解模块6的第一辅助控制信号输入端62）输入高电平信号，第二辅助控制信号输入接口（即信号分解模块6的第二辅助控制信号输入端63）输入低电平信号，信号拆分***1向第一行栅线输出高电平栅极驱动信号以及向第二行栅线输出低电平栅极驱动信号。
在此阶段，由于Gate n、Extra Gate1为高电平，Extra Gate2为低电平，因此，第一薄膜晶体管T1、第二薄膜晶体管T2和第四薄膜晶体管T4处于导通状态，第三薄膜晶体管T3处于截止状态，此时，栅线1传输的是Gate n和ExtraGate1的高电平信号，而栅线2传输的是Extra Gate2的低电平信号。
步骤902，在第二阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及向第二行栅线输出高电平栅极驱动信号。
在此阶段，由于Gate n、Extra Gate2为高电平，Extra Gate1为低电平，因此，第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4处于导通状态，第一薄膜晶体管T1处于截止状态，此时，栅线1传输的是Extra Gate1的高电平信号，而栅线2传输的是Gate n和Extra Gate2的高电平信号。
步骤903，在第三阶段，扫描信号输入接口输入低电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及不向第二行栅线输出栅极驱动信号。
在此阶段，由于Gate n、Extra Gate2为低电平，Extra Gate1为高电平，因此，第一薄膜晶体管T1处于导通状态，第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4处于截止状态，此时，栅线1传输的是Gate n的低电平信号，而栅线2没有信号传输。
同时，此阶段中，与Gate n相邻的原始扫描信号传输线Gate n+1所对应的信号拆分***则开始执行上述第一阶段的操作，即向栅线3输出高电平的Gate n+1作为栅极驱动信号，向栅线4输出低电平的Extra Gate2作为栅极驱动信号。
由于在一帧时间的后续部分，Gate n始终处于低电平状态，因此，第二薄膜晶体管T2和第四薄膜晶体管T4始终处于截止状态，而第一薄膜晶体管T1和第二薄膜晶体管T2会随着Extra Gate1、Extra Gate2的周期性实现导通或截止，从而使低电平的Gate n周期性的传输至栅线1和栅线2中。
那么可以看出，该实施例提供的像素驱动电路，通过设置信号拆分***，从而在增设两条辅助控制信号传输线的情况下，可以减少一半的原始扫描信号传输线，实现显示装置的窄边框设计，且不影响逐行扫描。
在本发明的另一具体实施例中，如附图10所示，本发明实施例所提供的信号拆分***1内具体以包括第一级信号拆分子***51和第二极信号拆分子***52；
且第一信号拆分子***51内包括第一信号分解模块610；
第二信号拆分子***内包括第二信号分解模块620和第三信号分解模块630。
第一信号分解模块610内具体可以包括第一开关单元616和第二开关单元617，第一开关单元616分别与第一信号分解模块610的扫描信号输入端611、第一辅助控制信号输入端612（用于接收第一辅助控制信号Extra Gate1）、第一信号分解模块610的第一信号输出端614连接；第二开关单元617分别与第一信号分解模块610的扫描信号输入端611、第二辅助控制信号输入端613（用于接收第二辅助控制信号Extra Gate2）、第一信号分解模块610的第二信号输出端615连接，第一信号分解模块610的扫描信号输入端611与原始扫描信号传输线连接，用于接收原始扫描信号Gate n。
第一开关单元616包括第一薄膜晶体管T1和第二薄膜晶体管T2，第二开关单元617包括第三薄膜晶体管T3和第四薄膜晶体管T4。
第二信号分解模块620包括第三开关单元626和第四开关单元627，第三开关单元626分别与第二信号分解模块620的扫描信号输入端621、第三辅助控制信号输入端622（用于接收第三辅助控制信号Extra Gate3）、第二信号分解模块620的第一信号输出端624连接；第四开关单元627分别与第二信号分解模块620的扫描信号输入端621、第四辅助控制信号输入端623（用于接收第四辅助控制信号Extra Gate4）、第二信号分解模块620的第二信号输出端625连接，第二信号分解模块620的扫描信号输入端621与第一信号分解模块610的第一信号输出端614连接，第二信号分解模块620的第一信号输出端624与栅线1连接，第二信号分解模块620的第二信号输出端625与栅线2连接。
第三开关单元626包括第五薄膜晶体管T5和第六薄膜晶体管T6，第四开关单元627包括第七薄膜晶体管T7和第八薄膜晶体管T8。
第三信号分解模块630包括第五开关单元636和第六开关单元637，第五开关单元636分别与第三信号分解模块630的扫描信号输入端631、第三辅助控制信号输入端632、第三信号分解模块630的第一信号输出端634连接；第六开关单元636分别与第三信号分解模块630的扫描信号输入端631、第四辅助控制信号输入端633、第三信号分解模块630的第二信号输出端635连接，第三信号分解模块630的扫描信号输入端631与第一信号分解模块610的第二信号输出端615连接，第三信号分解模块630的第一信号输出端634与栅线3连接，第三信号分解模块630的第二信号输出端635与栅线4连接。
第五开关单元636包括第九薄膜晶体管T9和第十薄膜晶体管T10，第六开关单元637包括第十一薄膜晶体管T11和第十二薄膜晶体管T12。
那么，该实施例提供的像素驱动电路的输入信号时序图可如附图11所示，则该像素驱动电路的驱动方法如附图12所示，具体可以包括：
步骤1201，在第一阶段，扫描信号输入接口2（即第一信号分解模块610的扫描信号输入端611）输入高电平信号，第一辅助控制信号输入接口（即第一信号分解模块610的第一辅助控制信号输入端612）输入高电平信号，第二辅助控制信号输入接口（即第一信号分解模块610的第二辅助控制信号输入端613）输入低电平信号，第三辅助控制信号输入接口（即第二信号分解模块620的第一辅助控制信号输入端622或者第三信号分解模块630的第一辅助控制信号输入端632）输入高电平信号，第四辅助控制信号输入接口（即第二信号分解模块620的第二辅助控制信号输入端623或者第三信号分解模块630的第二辅助控制信号输入端633）输入低电平信号，信号拆分***向栅线1输出高电平栅极驱动信号、向栅线2和栅线3输出低电平栅极驱动信号、不向栅线4输出栅极驱动信号。
由于此处薄膜晶体管的通过过程与上述实施例类似，因此在此不再赘述。
步骤1202，在第二阶段，扫描信号输入接口2输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，信号拆分***1向栅线2输出高电平栅极驱动信号、向栅线1和栅线4输出低电平栅极驱动信号、不向栅线3输出栅极驱动信号。
步骤1203，在第三阶段，扫描信号输入接口2输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，信号拆分***1向栅线3输出高电平栅极驱动信号、向栅线1和栅线4输出低电平栅极驱动信号、不向栅线2输出栅极驱动信号。
步骤1204，在第四阶段，扫描信号输入接口3输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，信号拆分***1向栅线4输出高电平栅极驱动信号、向栅线2和栅线3输出低电平栅极驱动信号、不向栅线1输出栅极驱动信号。
步骤1205，在第五阶段，扫描信号输入接口3输入低电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，信号拆分***1向栅线1输出低电平栅极驱动信号，不向栅线2、栅线3、栅线4输出栅极驱动信号。
上述实施例通过的像素驱动电路，通过设置4条辅助控制信号传输线，以及在信号拆分***1中设置2级信号拆分子***，因此可以减少四分之三的原始扫描信号传输线，可以使显示装置的边框变得更窄。
在本发明另一具体实施例中，M具体还可为2n，n大于等于1。
那么，如附图13所示，本发明实施例所涉及的信号拆分***1中具体可以包括控制子***7和信号拆分子***5；其中：
控制子***7包括：一个扫描信号输入端71，以及一一对应设置的n个辅助控制信号输入端72、n个信号输出端73以及n个开关单元76，扫描信号输入端71与原始扫描信号（Gate n）传输线连接，n个辅助控制信号（ExtraGate）输入端连接不同的辅助控制信号（Extra Gate）传输线，n个信号输出端73连接信号拆分子***5，控制子***7用于实现对信号拆分子***5接收原始扫描信号（Gate n）的控制。
信号拆分子***5具体包括n个信号分解模块6，信号分解模块6用于将接收到原始扫描信号（Gate n）分解为两个连续的信号并输出给2n行栅线中对应的栅线，信号分解模块6输出的两个信号的信号宽度为原始扫描信号（Gate n）宽度的一半。
在一具体实施例中，如附图14所示，控制子***7中具体可以包括：第一开关单元761、第二开关单元762和第三开关单元763；
其中：
第一开关单元761，分别与控制子***7中的扫描信号输入端71、第一辅助控制信号输入端721以及第一信号输出端731连接，第一信号输出端731与信号拆分子***5连接；
第二开关单元762，分别与控制子***7中的扫描信号输入端71、第二辅助控制信号输入端722以及第二信号输出端732连接，第二信号输出端732与信号拆分子***5连接；
第三开关单元763，分别与控制子***7中的扫描信号输入端71、第三辅助控制信号输入端723以及第三信号输出端733连接，第三信号输出端733与信号拆分子***5连接。
如附图14所示，信号拆分子***5内具体可以包括：
第一信号分解模块610、第二信号分解模块620以及第三信号分解模块630；其中：
第一信号分解模块610具体可以包括第四开关单元664和第五开关单元665，第四开关单元664分别与第一信号分解模块610的扫描信号输入端611、第四辅助控制信号输入端612、第一信号分解模块610的第一信号输出端614连接；所述第二开关单元665分别与第一信号分解模块610的扫描信号输入端611、第五辅助控制信号输入端613、第一信号分解模块610的第二信号输出端615连接，第一信号分解模块610的扫描信号输入端611与控制子***7中第一信号输出端731连接，第一信号分解模块610的第一信号输出端614与栅线1连接，第一信号分解模块610的第二信号输出端615与栅线2连接；
第二信号分解模块620具体可以包括第六开关单元666和第七开关单元667，第六开关单元666分别与第二信号分解模块620的扫描信号输入端621、第四辅助控制信号输入端622、第二信号分解模块620的第一信号输出端624连接；第七开关单元667分别与第二信号分解模块620的扫描信号输入端621、第五辅助控制信号输入端623、第二信号分解模块620的第二信号输出端625连接，第二信号分解模块620的扫描信号输入端621与控制子***7中第二信号输出端732连接，第二信号分解模块620的第一信号输出端624与栅线3连接，第二信号分解模块620的第二信号输出端625与栅线4连接；
第三信号分解模块630具体可以包括第八开关单元668和第九开关单元669，第八开关单元668分别与第三信号分解模块630的扫描信号输入端631、第四辅助控制信号输入端632、第三信号分解模块630的第一信号输出端634连接；第九开关单元669分别与第三信号分解模块630的扫描信号输入端631、第五辅助控制信号输入端633、第三信号分解模块630的第二信号输出端635连接，第三信号分解模块630的扫描信号输入端631与控制子***7中第三信号输出端733连接，第三信号分解模块630的第一信号输出端634与栅线5连接，第三信号分解模块630的第二信号输出端635与栅线6连接。
附图14所示的开关单元中，同样具体可以包括：两个薄膜晶体管。
具体的，第一开关单元741中包括第一薄膜晶体管T1和第二薄膜晶体管T2，第二开关单元742中包括第三薄膜晶体管T3和第四薄膜晶体管T4，第三开关单元743包括第五薄膜晶体管T5和第六薄膜晶体管T6，第四开关单元664中包括第七薄膜晶体管T7和第八薄膜晶体管T8，第五开关单元665包括第九薄膜晶体管T9和第十薄膜晶体管T10，第六开关单元666包括第十一薄膜晶体管T11和第十二薄膜晶体管T12，第七开关单元667中包括第十三薄膜晶体管T13和第十四薄膜晶体管T14，第八开关单元668中包括第十五薄膜晶体管T15和第十六薄膜晶体管T16，第九开关单元669中包括第十七薄膜晶体管T17和第十八薄膜晶体管T18。
基于附图14可以看出，该实施例中所涉及的开关单元中，一薄膜晶体管的栅极与辅助控制信号输入端连接，该薄膜晶体管的源极与扫描信号输入端连接；
而另一薄膜晶体管的栅极与扫描信号输入端连接，该薄膜晶体管的源极与辅助控制信号输入端连接；
且这两个薄膜晶体管的漏极，与一信号输出端连接。
那么，该实施例提供的像素驱动电路的输入信号时序图可如附图15所示，则该像素驱动电路的驱动方法如附图16所示，具体可以包括：
步骤1601，在第一阶段，扫描信号输入接口2输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***5向栅线1输出高电平栅极驱动信号，向栅线2、3、5输出低电平栅极驱动信号，不向栅线4、6输出栅极驱动信号；
步骤1602，在第二阶段，扫描信号输入接口2输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入低电平信号，第五辅助控制信号输入接口输入高电平信号，信号拆分子***5向栅线2输出高电平栅极驱动信号，向栅线1、4、6输出低电平栅极驱动信号，不向栅线3、5输出栅极驱动信号；
步骤1603，在第三阶段，扫描信号输入接口2输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***5向栅线3输出高电平栅极驱动信号，向栅线1、4、5输出低电平栅极驱动信号，不向栅线2、6输出栅极驱动信号；
步骤1604，在第四阶段，扫描信号输入接口2输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入低电平信号，第五辅助控制信号输入接口输入高电平信号，信号拆分子***5向栅线4输出高电平栅极驱动信号，向栅线2、3、6输出低电平栅极驱动信号，不向栅线1、5输出栅极驱动信号；
步骤1605，在第五阶段，扫描信号输入接口2输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***5向栅线5输出高电平栅极驱动信号，向栅线1、2、6输出低电平栅极驱动信号，不向栅线2、4输出栅极驱动信号；
步骤1606，在第六阶段，扫描信号输入接口2输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，第五辅助控制信号输入接口输入高电平信号，信号拆分子***5向栅线6输出高电平栅极驱动信号，向栅线2、4、5输出低电平栅极驱动信号、不向栅线1、3输出栅极驱动信号；
步骤1607，在第七阶段，扫描信号输入接口2输入低电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***5向栅线1输出低电平栅极驱动信号，不向栅线2、3、4、5、6输出栅极驱动信号。
那么可见，该实施例中，通过输入相应的时序控制信号，从而实现对控制子***7和拆分子***5中各个开关单元开启状态的控制，以实现向2n行栅线输出不同的栅极信号。由于该实施例中，同样可以实现一条扫描信号线控制至少两行栅线，从而可减少一半以上的扫描信号线数量，因而压缩了扫描信号线的布线区域，实现了显示装置的窄边框设计。
而在本发明的其他实施例中，也可以将上述本发明实施例所提供的不同信号拆分***进行组成，例如，第一扫描信号线连接如附图10所示的信号拆分***，第二扫描信号线连接如附图15所示的信号拆分***；或者，第一扫描信号线直接连接一条栅线，而第二扫描信号线连接如附图10或附图15所示的信号拆分***，等等，并通过对输入信号时序的设计，以实现减少扫描信号线数量，压缩扫描信号线的布线区域，实现了显示装置的窄边框设计。
即本发明实施例中，M还可以为2n+2n等。
基于上述本发明实施例通过的像素驱动电路，本发明实施例还可以提供一种显示面板，该显示面板具体可以包括上述本发明实施例提供的像素驱动电路。
本发明实施例还提供了一种显示装置，该显示装置具体可以包括上述本发明实施例提供的显示面板。
该显示装置具体可以为液晶面板、液晶电视、液晶显示器、OLED面板、OLED显示器、等离子显示器或电子纸等显示装置。
从以上所述可以看出，本发明提供的像素驱动电路及驱动方法、显示面板、显示装置，该像素驱动电路中设置多个包括有用于接收宽度为2n T的原始扫描信号的扫描信号输入接口、用于接收辅助控制信号的辅助控制信号输入接口以及与2n行栅线一一对应连接的信号输出接口的信号拆分***，该信号拆分***用于将2nT的原始扫描信号分解为2n个宽度为栅线打开时间T的栅极驱动信号，并通过输出接口依序对应输出给所述2n行栅线。从而通过使一条扫描信号线控制至少两行栅线，从而可减少一半以上的扫描信号线数量，因而压缩了扫描信号线的布线区域，实现了显示装置的窄边框设计。
以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种像素驱动电路，其特征在于，包括多个信号拆分***，每一个信号拆分***对应于连续的M行栅线，M大于等于2；
所述信号拆分***包括：
用于接收宽度为MT的原始扫描信号的扫描信号输入接口，所述扫描信号输入接口与原始扫描信号传输线连接；
用于接收辅助控制信号的辅助控制信号输入接口，所述辅助控制信号输入接口与辅助控制信号传输线连接；
与所述M行栅线一一对应连接的信号输出接口；
所述信号拆分***用于将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并通过所述输出接口依序对应输出给所述M行栅线。
2.如权利要求1所述的像素驱动电路，其特征在于，所述M为2n，所述n大于等于1；
所述信号拆分***包括n级信号拆分子***；
其中，第n级信号拆分子***包括2n-1个信号分解模块，第n级信号拆分子***中的信号分解模块用于将接收到信号分解为两个连续的信号，信号分解模块输出的两个信号的信号宽度为所述信号分解模块输入信号的信号宽度的一半。
3.如权利要求2所述的像素驱动电路，其特征在于，所述信号分解模块包括：
一个扫描信号输入端、至少一个辅助控制信号输入端、两个信号输出端以及至少一个开关单元；其中，
位于第一级信号拆分子***中的信号分解模块的扫描信号输入端，与所述原始扫描信号传输线连接，用于接收所述原始扫描信号；位于除第一级信号拆分子***外的其它级信号拆分子***中的信号分解模块的扫描信号输入端，与位于上一级信号拆分子***中的信号分解模块的一个信号输出端连接，用于接收所述位于上一级信号拆分子***中的信号分解模块输出的信号；
所述辅助控制信号输入端，与所述辅助控制信号传输线连接，用于接收所述辅助控制信号，所述辅助控制信号输入端与所述开关单元一一对应设置，当所述辅助控制信号输入端存在多个时，多个辅助控制信号输入端分别连接不同的辅助控制信号传输线并接收不同的辅助控制信号；
位于除最后一级信号拆分子***外的其它信号拆分子***中的信号分解模块的两个信号输出端，分别连接下一级信号拆分子***中相邻的两个信号分解模块的扫描信号输入端，位于最后一级信号拆分子***中的信号分解模块的两个信号输出端，分别与相邻的两行栅线一一对应连接；
所述至少一个开关单元中的一个开关单元，分别与扫描信号输入端、一个辅助控制信号输入端以及一个信号输出端连接。
4.如权利要求3所述的像素驱动电路，其特征在于，所述信号分解模块包括一个开关单元，一个辅助控制信号输入端，以及第一信号输出端和第二信号输出端；
所述开关单元，分别与扫描信号输入端、辅助控制信号输入端以及第一信号输出端连接；
所述第二信号输出端与扫描信号输入端连接。
5.如权利要求3所述的像素驱动电路，其特征在于，所述信号分解模块包括第一开关单元和第二开关单元，第一辅助控制信号输入端和第二辅助控制信号输入端，以及第一信号输出端和第二信号输出端；
所述第一开关单元，分别与扫描信号输入端、第一辅助控制信号输入端以及第一信号输出端连接；
所述第二开关单元，分别与扫描信号输入端、第二辅助控制信号输入端以及第二信号输出端连接。
6.如权利要求3所述的像素驱动电路，其特征在于，所述信号拆分***包括第一级信号拆分子***和第二极信号拆分子***；
所述第一信号拆分子***包括第一信号分解模块；
所述第二信号拆分子***包括第二信号分解模块和第三信号分解模块；
所述第一信号分解模块包括第一开关单元和第二开关单元，所述第一开关单元分别与第一信号分解模块的扫描信号输入端、第一辅助控制信号输入端、第一信号分解模块的第一信号输出端连接；所述第二开关单元分别与第一信号分解模块的扫描信号输入端、第二辅助控制信号输入端、第一信号分解模块的第二信号输出端连接，所述第一信号分解模块的扫描信号输入端与原始扫描信号传输线连接；
所述第二信号分解模块包括第三开关单元和第四开关单元，所述第三开关单元分别与第二信号分解模块的扫描信号输入端、第三辅助控制信号输入端、第二信号分解模块的第一信号输出端连接；所述第四开关单元分别与第二信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第二信号分解模块的第二信号输出端连接，所述第二信号分解模块的扫描信号输入端与所述第一信号分解模块的第一信号输出端连接，所述第二信号分解模块的第一信号输出端与第一栅线连接，所述第二信号分解模块的第二信号输出端与第二栅线连接；
所述第三信号分解模块包括第五开关单元和第六开关单元，所述第五开关单元分别与第三信号分解模块的扫描信号输入端、第三辅助控制信号输入端、第三信号分解模块的第一信号输出端连接；所述第六开关单元分别与第三信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第三信号分解模块的第二信号输出端连接，所述第三信号分解模块的扫描信号输入端与所述第一信号分解模块的第二信号输出端连接，所述第三信号分解模块的第一信号输出端与第三栅线连接，所述第三信号分解模块的第二信号输出端与第四栅线连接。
7.如权利要求1所述的像素驱动电路，其特征在于，所述M为2n，所述n大于等于1；
所述信号拆分***包括控制子***和信号拆分子***；其中：
所述控制子***包括：一个扫描信号输入端，以及一一对应设置的n个辅助控制信号输入端、n个信号输出端以及n个开关单元，所述扫描信号输入端与所述原始扫描信号传输线连接，所述n个辅助控制信号输入端连接不同的辅助控制信号传输线，所述n个信号输出端连接所述信号拆分子***，所述控制子***用于实现对所述信号拆分子***接收原始扫描信号的控制；
所述信号拆分子***包括n个信号分解模块，所述信号分解模块用于将接收到原始扫描信号分解为两个连续的信号并输出给2n行栅线中对应的栅线，信号分解模块输出的两个信号的信号宽度为所述原始扫描信号宽度的一半。
8.如权利要求7所述的像素驱动电路，其特征在于，所述控制子***包括：第一开关单元、第二开关单元和第三开关单元；
其中：
所述第一开关单元，分别与控制子***中的扫描信号输入端、第一辅助控制信号输入端以及第一信号输出端连接，所述第一信号输出端与所述信号拆分子***连接；
所述第二开关单元，分别与控制子***中的扫描信号输入端、第二辅助控制信号输入端以及第二信号输出端连接，所述第二信号输出端与所述信号拆分子***连接；
所述第三开关单元，分别与控制子***中的扫描信号输入端、第三辅助控制信号输入端以及第三信号输出端连接，所述第三信号输出端与所述信号拆分子***连接；
所述信号拆分子***包括：
第一信号分解模块、第二信号分解模块以及第三信号分解模块；其中：
所述第一信号分解模块包括第四开关单元和第五开关单元，所述第四开关单元分别与第一信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第一信号分解模块的第一信号输出端连接；所述第二开关单元分别与第一信号分解模块的扫描信号输入端、第五辅助控制信号输入端、第一信号分解模块的第二信号输出端连接，所述第一信号分解模块的扫描信号输入端与所述控制子***中第一信号输出端连接，所述第一信号分解模块的第一信号输出端与第一栅线连接，所述第一信号分解模块的第二信号输出端与第二栅线连接；
所述第二信号分解模块包括第六开关单元和第七开关单元，所述第六开关单元分别与第二信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第二信号分解模块的第一信号输出端连接；所述第七开关单元分别与第二信号分解模块的扫描信号输入端、第五辅助控制信号输入端、第二信号分解模块的第二信号输出端连接，所述第二信号分解模块的扫描信号输入端与所述控制子***中第二信号输出端连接，所述第二信号分解模块的第一信号输出端与第三栅线连接，所述第二信号分解模块的第二信号输出端与第四栅线连接；
所述第三信号分解模块包括第八开关单元和第九开关单元，所述第八开关单元分别与第三信号分解模块的扫描信号输入端、第四辅助控制信号输入端、第三信号分解模块的第一信号输出端连接；所述第九开关单元分别与第三信号分解模块的扫描信号输入端、第五辅助控制信号输入端、第三信号分解模块的第二信号输出端连接，所述第三信号分解模块的扫描信号输入端与所述控制子***中第三信号输出端连接，所述第三信号分解模块的第一信号输出端与第五栅线连接，所述第三信号分解模块的第二信号输出端与第六栅线连接。
9.如权利要求3至8任一项所述的像素驱动电路，其特征在于，开关单元包括：
第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管的栅极与辅助控制信号输入端连接，所述第一薄膜晶体管的源极与扫描信号输入端连接；
所述第二薄膜晶体管的栅极与扫描信号输入端连接，所述第二薄膜晶体管的源极与辅助控制信号输入端连接；
所述第一薄膜晶体管的漏极和第二薄膜晶体管的漏极，与一信号输出端连接。
10.一种驱动方法，其特征在于，应用于如权利要求1至9任一项所述的像素驱动电路；所述方法包括：
在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线。
11.如权利要求10所述的方法，其特征在于，所述在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线包括：
在第一阶段，扫描信号输入接口输入高电平信号，辅助控制信号输入接口输入为高电平信号，信号拆分***向第一行栅线和第二行栅线输出高电平栅极驱动信号；
在第二阶段，扫描信号输入接口输入高电平信号，辅助控制信号输入接口输入低电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及向第二行栅线输出高电平栅极驱动信号；
在第三阶段，扫描信号输入接口输入低电平信号，辅助控制信号输入接口输入高电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及向第二行栅线输出低电平栅极驱动信号。
12.如权利要求10所述的方法，其特征在于，所述在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线包括：
在第一阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，信号拆分***向第一行栅线输出高电平栅极驱动信号以及向第二行栅线输出低电平栅极驱动信号；
在第二阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及向第二行栅线输出高电平栅极驱动信号；
在第三阶段，扫描信号输入接口输入低电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，信号拆分***向第一行栅线输出低电平栅极驱动信号以及不向第二行栅线输出栅极驱动信号。
13.如权利要求10所述的方法，其特征在于，所述在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线包括：
在第一阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，信号拆分***向第一栅线输出高电平栅极驱动信号、向第二栅线和第三栅线输出低电平栅极驱动信号、不向第四栅线输出栅极驱动信号；
在第二阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，信号拆分***向第二栅线输出高电平栅极驱动信号、向第一栅线和第四栅线输出低电平栅极驱动信号、不向第三栅线输出栅极驱动信号；
在第三阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，信号拆分***向第三栅线输出高电平栅极驱动信号、向第一栅线和第四栅线输出低电平栅极驱动信号、不向第二栅线输出栅极驱动信号；
在第四阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，信号拆分***向第四栅线输出高电平栅极驱动信号、向第二栅线和第三栅线输出低电平栅极驱动信号、不向第一栅线输出栅极驱动信号；
在第五阶段，扫描信号输入接口输入低电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，信号拆分***向第一栅线输出低电平栅极驱动信号，不向第二栅线、第三栅线、第四栅线输出栅极驱动信号。
14.如权利要求10所述的方法，其特征在于，所述在宽度为MT的原始扫描信号以及辅助控制信号的控制下，信号拆分***将所述MT的原始扫描信号分解为M个宽度为栅线打开时间T的栅极驱动信号，并依序对应输出给M行栅线包括：
在第一阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***向第一栅线输出高电平栅极驱动信号，向第二、三、五栅线输出低电平栅极驱动信号，不向第四、六栅线输出栅极驱动信号；
在第二阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入低电平信号，第五辅助控制信号输入接口输入高电平信号，信号拆分子***向第二栅线输出高电平栅极驱动信号，向第一、四、六栅线输出低电平栅极驱动信号，不向第三、五栅线输出栅极驱动信号；
在第三阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***向第三栅线输出高电平栅极驱动信号，向第一、四、五栅线输出低电平栅极驱动信号，不向第二、六栅线输出栅极驱动信号；
在第四阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入高电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入低电平信号，第五辅助控制信号输入接口输入高电平信号，信号拆分子***向第四栅线输出高电平栅极驱动信号，向第二、三、六栅线输出低电平栅极驱动信号，不向第一、五栅线输出栅极驱动信号；
在第五阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***向第五栅线输出高电平栅极驱动信号，向第一、二、六栅线输出低电平栅极驱动信号，不向第二、四栅线输出栅极驱动信号；
在第六阶段，扫描信号输入接口输入高电平信号，第一辅助控制信号输入接口输入低电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入高电平信号，第四辅助控制信号输入接口输入低电平信号，第五辅助控制信号输入接口输入高电平信号，信号拆分子***向第六栅线输出高电平栅极驱动信号，向第二、四、五栅线输出低电平栅极驱动信号、不向第一、三栅线输出栅极驱动信号；
在第七阶段，扫描信号输入接口输入低电平信号，第一辅助控制信号输入接口输入高电平信号，第二辅助控制信号输入接口输入低电平信号，第三辅助控制信号输入接口输入低电平信号，第四辅助控制信号输入接口输入高电平信号，第五辅助控制信号输入接口输入低电平信号，信号拆分子***向第一栅线输出低电平栅极驱动信号，不向第二、三、四、五、六栅线输出栅极驱动信号。
15.一种显示面板，其特征在于，包括权利要求1-9任一项所述的像素驱动电路。
16.一种显示装置，其特征在于，包括如权利要求15所述的显示面板。
CN201410153106.5A 2014-04-16 2014-04-16 一种像素驱动电路及驱动方法、显示面板、显示装置 Active CN103956131B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410153106.5A CN103956131B (zh) 2014-04-16 2014-04-16 一种像素驱动电路及驱动方法、显示面板、显示装置
US14/317,130 US9613555B2 (en) 2014-04-16 2014-06-27 Pixel driving circuit including signal splitting circuits, driving method, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410153106.5A CN103956131B (zh) 2014-04-16 2014-04-16 一种像素驱动电路及驱动方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN103956131A true CN103956131A (zh) 2014-07-30
CN103956131B CN103956131B (zh) 2017-03-15

Family

ID=51333397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410153106.5A Active CN103956131B (zh) 2014-04-16 2014-04-16 一种像素驱动电路及驱动方法、显示面板、显示装置

Country Status (2)

Country Link
US (1) US9613555B2 (zh)
CN (1) CN103956131B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104537993A (zh) * 2014-12-29 2015-04-22 厦门天马微电子有限公司 阵列基板、液晶显示面板和有机发光显示面板
CN104865737A (zh) * 2015-06-15 2015-08-26 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
CN107632474A (zh) * 2017-10-19 2018-01-26 京东方科技集团股份有限公司 显示面板和显示装置
CN108520726A (zh) * 2018-06-15 2018-09-11 信利半导体有限公司 一种超窄边框的栅极驱动电路
CN110197643A (zh) * 2019-07-05 2019-09-03 京东方科技集团股份有限公司 像素驱动电路及显示装置
CN111243500A (zh) * 2018-11-29 2020-06-05 上海和辉光电有限公司 显示面板
CN111429861A (zh) * 2020-04-26 2020-07-17 南开大学 数字型16管硅基液晶显示芯片像素电路及其驱动方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050039183A (ko) * 2003-10-24 2005-04-29 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치
KR20050065817A (ko) * 2003-12-24 2005-06-30 엘지.필립스 엘시디 주식회사 액정표시장치
KR20050065815A (ko) * 2003-12-24 2005-06-30 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치
CN101261376A (zh) * 2007-03-09 2008-09-10 中华映管股份有限公司 显示面板、显示装置与其驱动方法
CN101976550A (zh) * 2010-10-13 2011-02-16 友达光电（苏州）有限公司 液晶面板及其驱动方法
CN102054446A (zh) * 2009-10-30 2011-05-11 北京京东方光电科技有限公司 栅极驱动电路和液晶显示器
CN102881248A (zh) * 2012-09-29 2013-01-16 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示装置
CN103700354A (zh) * 2013-12-18 2014-04-02 合肥京东方光电科技有限公司 栅极驱动电路及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400306B2 (en) * 2004-06-02 2008-07-15 Au Optronics Corp. Driving method for dual panel display
TWI377551B (en) * 2007-09-26 2012-11-21 Chunghwa Picture Tubes Ltd Flat panel display

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050039183A (ko) * 2003-10-24 2005-04-29 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치
KR20050065817A (ko) * 2003-12-24 2005-06-30 엘지.필립스 엘시디 주식회사 액정표시장치
KR20050065815A (ko) * 2003-12-24 2005-06-30 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치
CN101261376A (zh) * 2007-03-09 2008-09-10 中华映管股份有限公司 显示面板、显示装置与其驱动方法
CN102054446A (zh) * 2009-10-30 2011-05-11 北京京东方光电科技有限公司 栅极驱动电路和液晶显示器
CN101976550A (zh) * 2010-10-13 2011-02-16 友达光电（苏州）有限公司 液晶面板及其驱动方法
CN102881248A (zh) * 2012-09-29 2013-01-16 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示装置
CN103700354A (zh) * 2013-12-18 2014-04-02 合肥京东方光电科技有限公司 栅极驱动电路及显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104537993A (zh) * 2014-12-29 2015-04-22 厦门天马微电子有限公司 阵列基板、液晶显示面板和有机发光显示面板
CN104537993B (zh) * 2014-12-29 2018-09-21 厦门天马微电子有限公司 有机发光显示面板
US10311779B2 (en) 2014-12-29 2019-06-04 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate, liquid crystal display panel and organic light emitting display panel
CN104865737A (zh) * 2015-06-15 2015-08-26 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
WO2016201829A1 (zh) * 2015-06-15 2016-12-22 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
CN104865737B (zh) * 2015-06-15 2017-07-25 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
US9959827B2 (en) 2015-06-15 2018-05-01 Boe Technology Group Co., Ltd. Display panel, driving method thereof and display device
CN107632474A (zh) * 2017-10-19 2018-01-26 京东方科技集团股份有限公司 显示面板和显示装置
CN108520726A (zh) * 2018-06-15 2018-09-11 信利半导体有限公司 一种超窄边框的栅极驱动电路
CN111243500A (zh) * 2018-11-29 2020-06-05 上海和辉光电有限公司 显示面板
CN110197643A (zh) * 2019-07-05 2019-09-03 京东方科技集团股份有限公司 像素驱动电路及显示装置
CN111429861A (zh) * 2020-04-26 2020-07-17 南开大学 数字型16管硅基液晶显示芯片像素电路及其驱动方法

Also Published As

Publication number Publication date
US20150302785A1 (en) 2015-10-22
US9613555B2 (en) 2017-04-04
CN103956131B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN103956131A (zh) 一种像素驱动电路及驱动方法、显示面板、显示装置
CN202363090U (zh) 一种多屏显示装置
CN101364392B (zh) 栅极驱动电路和具有该栅极驱动电路的显示装置
CN100354711C (zh) 移位寄存器和使用其的液晶显示器件
CN104537977B (zh) 一种goa单元及驱动方法、goa电路和显示装置
CN105206242A (zh) 驱动电路及其驱动方法、显示面板
CN105047146A (zh) 显示设备
KR102046847B1 (ko) 타이밍 컨트롤러 및 그 구동방법과 이를 이용한 액정표시장치
CN105374331A (zh) 栅极驱动电路和使用栅极驱动电路的显示器
CN104715729B (zh) 源极驱动电路
CN104464601A (zh) 一种电子设备及其显示面板
CN104460082A (zh) 具有触控功能的液晶显示器及其触控检测方法
CN102270436A (zh) 驱动模块、驱动方法及液晶显示装置
CN104849891A (zh) 液晶显示装置
CN101123075A (zh) 显示设备的驱动装置和驱动方法
CN104880875A (zh) 一种阵列基板和液晶显示面板
CN104537999B (zh) 一种可依据***复杂程度灵活配置的面板内部接口及其协议
CN103544926A (zh) 一种液晶显示面板及显示装置
CN114974163A (zh) 扫描驱动电路、阵列基板和显示面板
CN107154244A (zh) Goa电路及液晶显示装置
CN104240669B (zh) 驱动电路和显示设备
CN103295539A (zh) 液晶显示面板
CN204406008U (zh) 薄膜晶体管阵列基板及显示装置
CN108806636A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备
CN104505051A (zh) 一种液晶显示器及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant