CN204406008U - 薄膜晶体管阵列基板及显示装置 - Google Patents

Abstract

本实用新型提供一种薄膜晶体管阵列基板，该薄膜晶体管阵列基板包括第一基板、设置在第一基板上交叉绝缘的多条扫描线与多条数据线、设置在第一基板上的用于绑定第一栅极驱动电路的栅极驱动电路绑定区以及第二栅极驱动电路，其中第二栅极驱动电路集成在该第一基板上。本实用新型还提供一种应用该薄膜晶体管阵列基板的显示装置。本实用新型的薄膜晶体管阵列基板及应用该薄膜晶体管阵列基板的显示装置在薄膜晶体管阵列基板上同时设置用于向扫描线输入扫描信号的第二栅极驱动电路以及用于绑定第一栅极驱动电路的栅极驱动电路绑定区，保证薄膜晶体管阵列基板上的晶体管可以正常打开，可提高生产良率。

Description

薄膜晶体管阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种薄膜晶体管阵列基板及使用该薄膜晶体管阵列基板的显示装置。

背景技术

与传统的阴极射线管(Cathode Ray Tube，CRT)显示器相比，液晶显示器(Liquid Crystal Display，LCD)由于其体积小、重量轻、厚度薄、功耗小、无辐射的优点而被广泛的用于监视器、移动设备及平板电脑等电子产品。

液晶显示器的显示面板包括彩膜基板、薄膜晶体管阵列基板及位于彩膜基板与薄膜晶体管阵列基板之间的液晶。其中，薄膜晶体管阵列基板上设置有交叉绝缘的扫描线与数据线，在交叉部分连接有晶体管以及与晶体管相连的像素电极，彩膜基板上设置有公共电极，像素电极、公共电极与其间的液晶形成液晶电容。此外，薄膜晶体管阵列基板上还设置有栅极驱动电路及源极驱动电路，栅极驱动电路用于向扫描线提供栅极信号，以打开该扫描线所在行的所有晶体管，源极驱动电路通过打开的晶体管向像素电极提供显示电压以向液晶电容充电，从而实现画面的正常显示。

近年来，随着液晶显示面板技术的日益成熟以及人们对其外观尺寸的要求，越来越多的液晶显示面板向着窄边框发展，因此液晶显示面板的设计厂家将栅极驱动电路通过掩膜蚀刻的方法集成在薄膜晶体管阵列基板上，也就是业界统称的GIA(Gate In Array)电路，但是由于GIA电路的设计生产技术不是很成熟，确保一次性地设计出成功的GIA电路很困难，并且在制造过程中还会造成光罩多次修改导致GIA电路的不可实施性以及薄膜晶体管阵列基板的报废，甚至导致项目设计整体失败。此外，对于高分辨率液晶显示面板来说，GIA电路的走线将会比低分辨率液晶显示面板的走线繁复。因此，在单独采用GIA电路来驱动薄膜晶体管阵列基板上的晶体管时，在一定的宽度范围内，没有较多的空间实现GIA电路的走线，或者无法在一定的宽度范围内实现GIA电路走线，这都会导致液晶显示面板的良率得不到保证。

因此，需要提供一种薄膜晶体管阵列基板和显示装置，其可以解决上述现有技术中液晶显示面板的GIA电路设计过程中由于光罩多次修改及GIA电路走线复杂而导致液晶显示面板良率低的问题。

实用新型内容

鉴于以上问题，本实用新型提供一种高良率的薄膜晶体管阵列基板和显示装置。

具体地，本实用新型的实施例提供一种薄膜晶体管阵列基板，该薄膜晶体管阵列基板包括第一基板、设置在该第一基板上交叉绝缘的多条扫描线与多条数据线、用于绑定第一栅极驱动电路的栅极驱动电路绑定区以及第二栅极驱动电路，其中，该第二栅极驱动电路集成在该第一基板上。

在一实施例中，该薄膜晶体管阵列基板还包括该第一栅极驱动电路，该第一栅极驱动电路绑定在该栅极驱动电路绑定区。

在一实施例中，该第一栅极驱动电路为集成芯片。

在一实施例中，该第一栅极驱动电路与该第一基板上的该多条扫描线的一部分连接。

在一实施例中，该第二栅极驱动电路与该第一基板上的该多条扫描线的另一部分连接。

在一实施例中，该栅极驱动电路绑定区设置在该第一基板的一边。

在一实施例中，该第二栅极驱动电路设置在该第一基板上与该栅极驱动电路绑定区相对的另一边。

在一实施例中，该栅极驱动电路绑定区与该第一基板上的该多条扫描线连接。

在一实施例中，该第二栅极驱动电路与该第一基板上的该多条扫描线连接。

本实用新型的实施例还提供一种显示装置，该显示装置包括上述薄膜晶体管阵列基板。

本实用新型的薄膜晶体管阵列基板及应用该薄膜晶体管阵列基板的显示装置在薄膜晶体管阵列基板上同时设置用于向扫描线输入扫描信号的第二栅极驱动电路以及用于绑定第一栅极驱动电路的栅极驱动电路绑定区。当第二栅极驱动电路无法正常工作时，可以在栅极驱动电路绑定区绑定第一栅极驱动电路，以保证薄膜晶体管阵列基板上的晶体管可以正常打开，提高了薄膜晶体管阵列基板和显示装置的生产良率。

附图说明

图1为本实用新型的第一实施例所提供的显示装置的平面结构示意图。

图2为本实用新型的第二实施例所提供的显示装置的薄膜晶体管阵列基板的平面结构示意图。

具体实施方式

为更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型提出的薄膜晶体管阵列基板以及显示装置其具体实施方式、方法、步骤、结构、特征及功效，详细说明如后。

有关本实用新型的前述及其他技术内容、特点与功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本实用新型为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本实用新型加以限制。

请参阅图1，图1为本实用新型的第一实施例所提供的显示装置的平面结构示意图。如图1所示，显示装置包括彩膜基板(图未示)、与彩膜基板相对设置的薄膜晶体管阵列基板12、位于彩膜基板与薄膜晶体管阵列基板12之间的液晶(图未示)、柔性电路板127及印刷电路板128。薄膜晶体管阵列基板12经柔性电路板127连接印刷电路板128。薄膜晶体管阵列基板12设置有显示区10以及包围显示区10的非显示区(未标示)。薄膜晶体管阵列基板12包括第一基板120、设置在第一基板120上位于显示区10的交叉绝缘的多条扫描线121与多条数据线122、形成在交叉部分的晶体管123以及设置在第一基板120上位于非显示区的用于绑定(Bonding)第一栅极驱动电路的栅极驱动电路绑定区124、第二栅极驱动电路125及源极驱动电路126。其中，源极驱动电路126连接多条数据线122用于向多条数据线122输入数据信号；栅极驱动电路绑定区124设置在第一基板120上的一边，连接多条扫描线121，用于绑定可向多条扫描线121输入扫描信号的第一栅极驱动电路；第二栅极驱动电路125设置在第一基板120上与栅极驱动电路绑定区124所在的边相对的另一边，连接多条扫描线121，用于向多条扫描线121输入扫描信号。

具体地，第一栅极驱动电路可为栅极驱动电路集成芯片，当第一栅极驱动电路绑定在栅极驱动电路绑定区124时，在时序控制器(Timingcontrol，TCON)的控制下，依次向多条扫描线121输入扫描信号以驱动第一基板120上对应扫描线121所在行的晶体管123。其中，第一栅极驱动电路包括多级移位寄存器，移位寄存器接收TCON输出的选通起始信号、选通位移时钟信号以及选通使能信号，移位寄存器根据接收到的选通起始信号、选通位移时钟信号以及选通使能信号向对应的扫描线121输入扫描信号，并且在将对应的扫描线121所在行的所有晶体管123打开后根据选通位移时钟信号向下一行扫描线121输入扫描信号。

第二栅极驱动电路125具有与第一栅极驱动电路相同的工作原理，其具体的工作原理在第一栅极驱动电路中已做了描述，在此不再赘述，与第一栅极驱动电路不同的是，第二栅极驱动电路125是掩膜蚀刻在第一基板120上，也就是说，第二栅极驱动电路125是直接设计在薄膜晶体管阵列基板12的第一基板120上，即业界统称的GIA电路。

源极驱动电路126可为绑定在第一基板120上的源极驱动电路集成芯片，在TCON的控制下，将高频输入的数据信号存储在其内部的记忆单元中，并且在对应扫描线121所在行的晶体管123打开后将存储在记忆单元中的数据信号转换成输出至像素电极(图未示)的显示电压并通过多条数据线122以驱动第一基板120上的对应的像素。其中，源极驱动电路126内部主要包括双向移位寄存器、输入资料寄存器、资料锁存器、电平移位器、A/D转换器及电压跟随器。

具体地，当源极驱动电路126接收到TCON输出的显示资料时，移位寄存器依次选通每个输入资料寄存器，并且显示资料按照***时钟串列进入输入资料寄存器，当一行的显示资料存满后，锁存信号将资料锁存器打开，显示资料全部进入资料锁存器进行锁存。此时，资料锁存器中的显示资料经由A/D转换器后，将模拟信号转为数字信号，并且经转换后的数字信号再经由电平位移器将低电平的数字信号转换为高电压的数字信号，进而从多阶灰度电压(如256阶)中选出目标灰度电压。但是，由于此目标灰度电压不具备驱动能力，因此必须在其后加一级电压跟随器，以驱动第一基板120上的多条数据线122，进而将此目标灰度电压发送至像素电极(未标示)。

柔性电路板127采用导电膜或导电胶的方式压合在薄膜晶体管阵列基板12的第一基板120上，在本实施例中，柔性电路板127与源极驱动电路126在第一基板120的同一边，当然本领域的技术人员可以理解的是，柔性电路板127也可以与栅极驱动电路绑定区124或第二栅极驱动电路125在第一基板120的同一边。

印刷电路板128上设置有TCON以及电源模块、电压发生器及公共电压发生器。其中，TCON用于控制第一栅极驱动电路、第二栅极驱动电路125及源极驱动电路126的工作时序以及向第一栅极驱动电路及/或第二栅极驱动电路125输入选通起始信号、选通位移时钟信号以及选通使能信号等扫描信号，此外，TCON还用于向源极驱动电路126输入RGB数据信号；电源模块用于向第一栅极驱动电路及/或第二栅极驱动电路125输入工作所需要的栅极高电压、栅极低电压及电源电压；电压发生器用于产生灰度电压，并将此灰度电压发送至源极驱动电路126；公共电压发生器用于向源极驱动电路126发送公共电压。需要注意的是，在其他实施例中，TCON与电源模块均可以集成在源极驱动电路126中。

具体地，由于第二栅极驱动电路125是将栅极驱动电路掩膜蚀刻在第一基板120上，尽管第二栅极驱动电路125的设计模拟成功，但是在实际生产中却不能确保所有薄膜晶体管阵列基板12的第二栅极驱动电路125能量产成功，因此若出现第二栅极驱动电路125不能工作的情形，则可在对应薄膜晶体管阵列基板12的第一基板120上的栅极驱动电路绑定区124绑定第一栅极驱动电路，由第一栅极驱动电路为多条扫描线121提供扫描信号。

因此，本实施例在第一基板120上同时设置有用于绑定第一栅极驱动电路的栅极驱动电路绑定区124与第二栅极驱动电路125，此种设计可以使得在第二栅极驱动电路125不能正常工作的情况下，采用绑定第一栅极驱动电路来驱动第一基板120上的多条扫描线121，以使显示装置可以正常工作。具体地，在第二栅极驱动电路125不能正常工作的情况下，可采用镭射的方法将第一基板120上的第二栅极驱动电路125与多条扫描线121断开，或者直接采用印刷电路板128中的TCON控制第二栅极驱动电路125的时序，并且采用印刷电路板128中的直流-直流电压转换器将关闭电压提供给第二栅极驱动电路125从而控制第二栅极驱动电路125关闭，以防止第二栅极驱动电路125对显示画面造成影响。当然，若第二栅极驱动电路125可以正常工作时，此时可以采用第二栅极驱动电路125来驱动第一基板120上的多条扫描线121，而将栅极驱动电路绑定区124做预留。

本实用新型的显示装置当第二栅极驱动电路125的设计制作不良或者无法正常工作时，可绑定第一栅极驱动电路于栅极驱动电路绑定区124上而采用第一栅极驱动电路驱动多条扫描线121，而无需重新设计、掩膜蚀刻第二栅极驱动电路125，因此无需重新更换薄膜晶体管阵列基板12，降低了薄膜晶体管阵列基板12以及显示装置的报废率，并且当第二栅极驱动电路125的设计制作合格标准或者能正常工作时，可以将栅极驱动电路绑定区124做预留，提高了显示装置的可维修性以及生产良率。

请参阅图2，图2为本实用新型的第二实施例所提供的显示装置的薄膜晶体管阵列基板的平面结构示意图。如图2所示，薄膜晶体管阵列基板22包括第一基板220、设置在第一基板220上交叉绝缘的多条扫描线221与多条数据线222、形成在交叉部分的晶体管223、栅极驱动电路绑定区224、第二栅极驱动电路225、源极驱动电路226以及第一栅极驱动电路227。其中，第一栅极驱动电路227绑定在栅极驱动电路绑定区224中，第二栅极驱动电路225集成在第一基板220上，栅极驱动电路绑定区224设置在第一基板220上的一边，第二栅极驱动电路225设置在第一基板220上与栅极驱动电路绑定区224所在的边相对的另一边。

具体地，薄膜晶体管阵列基板22上共有2n条扫描线221，第一栅极驱动电路227与第1条扫描线G1至第n条扫描线Gn连接，第二栅极驱动电路225与第n+1条扫描线Gn+1至第2n条扫描线G2n连接，也就是说，第一栅极驱动电路227负责打开第1条扫描线G1至第n条扫描线Gn所在行的所有晶体管223，第二栅极驱动电路225负责打开第n+1条扫描线Gn+1至第2n条扫描线G2n所在行的所有晶体管223，即第一栅极驱动电路227负责打开薄膜晶体管阵列基板22上半部分的晶体管223，第二栅极驱动电路225负责打开薄膜晶体管阵列基板22下半部分的晶体管223。其中，第二栅极驱动电路225为GIA电路，第一栅极驱动电路227为栅极集成芯片。由于第二栅极驱动电路225只负责打开薄膜晶体管阵列基板22一半的晶体管223，因此相较于现有技术中连接全部扫描线的GIA电路而言，本实施例的第二栅极驱动电路225在薄膜晶体管阵列基板22上的走线少，占用空间小，降低了薄膜晶体管阵列基板22发生不良的风险。

在本实用新型的另一实施例中，第二栅极驱动电路225负责打开第1条扫描线G1至第n条扫描线Gn所在的所有行的所有晶体管223，第一栅极驱动电路227负责打开第n+1条扫描线Gn+1至第2n条扫描线G2n所在的所有行的所有晶体管223，也就是说，第二栅极驱动电路225负责打开薄膜晶体管阵列基板22上半部分的晶体管223，第一栅极驱动电路227负责打开薄膜晶体管阵列基板22下半部分的晶体管223。当然本领域技术人员可以理解的是，第一栅极驱动电路227可以打开薄膜晶体管阵列基板22上的一部分扫描线221所在行的所有晶体管223，第二栅极驱动电路225可以打开薄膜晶体管阵列基板22上的另外一部分的扫描线221所在行的所有晶体管223，其中，该两部分不可重叠。

在本实施例中，薄膜晶体管阵列基板22通过第一栅极驱动电路227负责向部分的扫描线221输入扫描信号，第二栅极驱动电路225负责向另一部分的扫描线221输入扫描信号，保证了薄膜晶体管阵列基板22上的所有晶体管223得以正常工作的同时，减少了第二栅极驱动电路225的走线，进而使得第二栅极驱动电路225的设计与制造变得容易，在一定程度上保证了薄膜晶体管阵列基板22的生产良率。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (10)

1.一种薄膜晶体管阵列基板，该薄膜晶体管阵列基板包括第一基板、设置在该第一基板上交叉绝缘的多条扫描线与多条数据线，其特征在于，该薄膜晶体管阵列基板还包括用于绑定第一栅极驱动电路的栅极驱动电路绑定区以及第二栅极驱动电路，其中，该第二栅极驱动电路集成在该第一基板上。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，该薄膜晶体管阵列基板还包括第一栅极驱动电路，该第一栅极驱动电路绑定在该栅极驱动电路绑定区。

3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，该第一栅极驱动电路为集成芯片。

4.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，该第一栅极驱动电路与该第一基板上的该多条扫描线的一部分连接。

5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，该第二栅极驱动电路与该第一基板上的该多条扫描线的另一部分连接。

6.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，该栅极驱动电路绑定区设置在该第一基板的一边。

7.如权利要求6所述的薄膜晶体管阵列基板，其特征在于，该第二栅极驱动电路设置在该第一基板上与该栅极驱动电路绑定区相对的另一边。

8.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，该栅极驱动电路绑定区与该第一基板上的该多条扫描线连接。

9.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，该第二栅极驱动电路与该第一基板上的该多条扫描线连接。

10.一种显示装置，其特征在于，该显示装置包括如权利要求1-9任一项所述的薄膜晶体管阵列基板。