CN103928399A - Tft阵列基板的制作方法、tft阵列基板以及显示装置 - Google Patents

Tft阵列基板的制作方法、tft阵列基板以及显示装置 Download PDF

Info

Publication number
CN103928399A
CN103928399A CN201310753156.2A CN201310753156A CN103928399A CN 103928399 A CN103928399 A CN 103928399A CN 201310753156 A CN201310753156 A CN 201310753156A CN 103928399 A CN103928399 A CN 103928399A
Authority
CN
China
Prior art keywords
via hole
conducting layer
transparency conducting
drain electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310753156.2A
Other languages
English (en)
Other versions
CN103928399B (zh
Inventor
吴昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201310753156.2A priority Critical patent/CN103928399B/zh
Priority to US14/302,386 priority patent/US9520320B2/en
Priority to DE102014008239.3A priority patent/DE102014008239B4/de
Publication of CN103928399A publication Critical patent/CN103928399A/zh
Application granted granted Critical
Publication of CN103928399B publication Critical patent/CN103928399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种TFT阵列基板的制作方法、TFT阵列基板以及显示装置，包括：在基板上形成有机膜层；在有机膜层上形成第一透明导电层；在第一透明导电层上形成具有一开口的光刻胶；以光刻胶为掩膜，对第一透明导电层和有机膜层进行图案化以形成第一过孔和第二过孔，其中，第一过孔贯穿第一透明导电层，第二过孔贯穿有机膜层，开口的位置与第一过孔和第二过孔的位置相对应，第一过孔和第二过孔相通。本发明通过共同使用光刻胶作为掩膜可以至少达到实现第一过孔和第二过孔的精准对位，有效避免第一透明导电层和像素电极之间短路的问题，并且避免了暗点连续现象的出现，保证了显示面板的质量，提高了良率，而且还简化了工艺，节约了生产成本的效果之一。

Description

TFT阵列基板的制作方法、TFT阵列基板以及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板的制作方法、TFT阵列基板以及显示装置。
背景技术
随着显示装置制造技术的发展，包括有薄膜晶体管（thin film transistor，TFT）阵列基板的显示装置因其具有体积小、功耗低、分辨率高等优点而在目前的显示装置市场中占据了主要地位。
在实际使用中，发现TFT阵列基板存在轨迹不均（trace mura）现象，如此，影响了显示效果，降低了显示品质。
发明内容
有鉴于此，本发明提供一种TFT阵列基板的制作方法、TFT阵列基板以及显示装置。
本发明提供了一种TFT阵列基板的制作方法，包括：在基板上形成有机膜层；在所述有机膜层上形成第一透明导电层；在所述第一透明导电层上形成具有一开口的光刻层；以所述光刻层为掩膜，对所述第一透明导电层和有机膜层进行图案化以形成第一过孔和第二过孔，其中，所述第一过孔贯穿所述第一透明导电层，所述第二过孔贯穿所述有机膜层，所述开口的位置与所述第一过孔和第二过孔的位置相对应，所述第一过孔和第二过孔相通。
相应的，本发明实施例还提供了一种TFT阵列基板，包括：基板和位于所述基板之上的漏极；有机膜层，位于所述漏极上，并铺满整个基板范围，所述有机膜层包括第二过孔，所述第二过孔贯穿所述有机膜层而暴露所述漏极；第一透明导电层，位于所述有机膜层上，所述第一透明导电层包括第一过孔，所述第一过孔和所述第二过孔同轴，并且相通；绝缘层，位于所述第一透明导电层和所述漏极上，所述绝缘层铺满整个基板范围，所述绝缘层包括第三过孔，所述第三过孔贯穿所述绝缘层而暴露所述漏极；第二透明导电层，位于所述绝缘层、第一透明导电层和漏极上，所述第二透明导电层通过所述第一过孔、第二过孔和第三过孔连接于所述漏极，所述第二透明导电层通过所述绝缘层绝缘于所述第一透明导电层。
相应的，本发明实施例还提供了一种显示装置，包括如上上述的TFT阵列基板。
本发明实施例至少达到以下的有益效果之一：
本发明的TFT阵列基板的制作方法、TFT阵列基板以及显示装置通过共同使用光刻层作为掩膜可以实现第一过孔和第二过孔的精准对位，有效避免第一透明导电层和像素电极之间短路的问题，并且避免了暗点连续现象的出现，保证了显示面板的质量，提高了显示效果，提高了良率，而且还简化了工艺，节省了成本。
附图说明
图1是本发明实施例中的阵列基板的制备方法的流程图；
图2a-2h是本发明实施例中的阵列基板的制备过程的截面示意图。
图3是本发明实施例中的显示装置的示意图；
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例不限于基于低温多晶硅技术（Low Temperature Poly-silicon，LTPS）的TFT阵列基板，本发明实施例也不限于采用顶栅结构或者底栅结构的薄膜晶体管（TFT），本发明实施例的本发明实施例可以应用于有机发光显示器（Organic Light Emitting Display，OLED）、液晶显示装置和电子纸等显示装置中。
图1是本发明实施例中的阵列基板的制备方法的流程图；图2a-2h是本发明实施例中的阵列基板的制备过程的截面示意图。
参考图1和图2a-2h，本发明实施例提供了一种TFT阵列基板的制作方法，包括：
S101、在基板上形成有机膜层14。
其中，通常在基板11上预先形成有栅极、有源层、源极13和漏极12，如图2a所示。之后在源极13和漏极12上形成有机膜层14，有机膜层14形成后通常经过化学机械平坦化（Chemical Mechanical Polishing，CMP）而形成平坦化的表面层，有机膜层14可以由非感光树脂材料制成，有机膜层14形成后需要经过硬化，形成有机膜层14后的阵列基板的截面如图2b所示。
S102、在有机膜层14上形成第一透明导电层15。
在形成有机膜层14之后，形成第一透明导电层15，第一透明导电层15作为阵列基板的公共电极，第一透明导电层15采用氧化铟锡（ITO）、氧化铟锌（IZO）或氧化铟锡（ITO）和氧化铟锌（IZO）的组合材料制成。所述第一透明导电层15的形成可以利用本领域公知的沉积或外延生长技术，包括但不限于物理气相沉积（Physical Vapor Deposition，PVD）或化学气相沉积（Chemical VaporDeposition，CVD）。形成第一透明导电层15后的阵列基板的截面如图2c所示。
S103、在所述第一透明导电层15上形成具有一开口的光刻层(例如为光刻胶16)。
具体地，该步骤进一步包括：在第一透明导电层15上涂布光刻胶16，然后通过采用掩膜板，对光刻胶16进行曝光、显影，以在与漏极12对应的位置形成所述开口。形成具有开口的光刻胶16后的阵列基板的截面如图2d所示，形成开口后，开口为梯形形状，开口的底部尺寸小于开口的上部尺寸，其中开口的底部尺寸的设定取决于后续的第二过孔141的开孔尺寸。
优选地，在本发明实施例的各种实施方式中，所述光刻胶16的厚度为有机膜层14厚度的1.3-1.7倍。进一步优选地，所述光刻胶16的厚度为所述有机膜层14厚度的1.5倍。其中，光刻胶16的厚度通常为2-3μm，当有机膜层14为1.7μm时，光刻胶16的厚度为2.5μm。这主要是因为，在有机膜层14硬化后，在进行后续的灰化的速度为600nm/分钟左右，而光刻胶16进行灰化的速度为800nm/分钟左右，为了保证第一透明导电层15不受氧等离子体影响，所以光刻胶16的厚度为所述有机膜层14厚度的1.3-1.7倍，优选为1.5倍。
S104、以所述光刻胶为掩膜，对所述第一透明导电层15和有机膜层14进行图案化以形成第一过孔151和第二过孔141。
其中，所述第一过孔151贯穿所述第一透明导电层，所述第二过孔141贯穿所述有机膜层，所述开口的位置与所述第一过孔151和第二过孔141的位置相对应，所述第一过孔151和第二过孔141相通。
具体地，首先以所述光刻胶16为掩膜，对所述第一透明导电层15进行湿法刻蚀，以形成第一过孔151，形成第一过孔151后的阵列基板的截面如图2e所示。从图2e中可以看出，第一过孔151的尺寸大于光刻胶16的开口的底部尺寸，这是由于第一透明导电层15采用湿法蚀刻，而湿法蚀刻为各向同性蚀刻，这样会对第一透明导电层15的两侧产生一个蚀刻作用，因此，第一过孔151的直径大于所述光刻胶16的开口的底部尺寸。在该步骤中，所述湿法刻蚀使用的腐蚀液可以为草酸溶液，草酸溶液的浓度以及湿法刻蚀的时间可以根据具体情况进行调整，从而控制所述第一过孔151的尺寸。
然后，以所述光刻胶16为掩膜，对有机膜14和光刻胶16进行灰化，形成第二过孔141。形成第二过孔141后的阵列基板的截面如图2f所示。其中，所述灰化为氧等离子体灰化。其中所述灰化是沿着与有机膜层14表面的方向进行，由于光刻胶16也为有机材料制成，因此对光刻胶16具有一定的刻蚀作用，由于在有机膜层14进行灰化的速度为600nm/分钟，而光刻胶16进行灰化的速度为800nm/分钟，而光刻胶16的厚度优选为有机膜层14厚度的1.3-1.7倍，保证了第一透明导电层15不受氧等离子体的影响。经过灰化后的光刻胶16存在着残余。
由于第一过孔151和第二过孔141的刻蚀都是以所述光刻胶16作为为掩膜，共用使用同一掩膜可以实现第一过孔151和第二过孔141的精准对位，有效避免的两者之间由于交叠过大而引起的第一透明导电层15和像素电极之间短路的问题，避免了暗点连续现象的出现，保证了显示面板的质量，提高了良率。另外一方面，采用同一张掩膜，简化了工艺流程，而且使用光刻胶作为掩膜，避免了另外使用两张掩膜板，节约了成本，提高了产能。
进一步的，所述第一过孔151在所述基板上的投影涵盖所述第二过孔141在所述基板上的投影，可以理解为所述第一过孔151的尺寸大于所述第二过孔141的顶部尺寸。该步骤中第一过孔151采用湿法蚀刻，由于湿法蚀刻为各向同性蚀刻，因此第一过孔151的尺寸大于光刻胶16的开口的底部尺寸，而之后以光刻胶16为掩膜，对有机膜和光刻胶16进行灰化以形成第二过孔141，由于灰化为各向异性的单向作用，所以第二过孔141的顶部尺寸与光刻胶16的开口的底部的尺寸相差不大，因此所述第一过孔151的尺寸大于所述第二过孔141的顶部尺寸。
在该步骤中，虽然第一过孔151的尺寸大于所述第二过孔141的顶部尺寸，但是由于可以通过调节腐蚀的浓度来控制第一过孔151的横向尺寸，通常采用湿法蚀刻这种方式所产生的第一过孔151的横向尺寸不会过大，这样就不会出现现有技术中的第一透明导电层15的过孔比有机膜层14的过孔大很多的情况，提升了公共电极层（第一透明导电层15）的静电屏蔽作用，因此，栅极和像素电极的电容Cgp降低，公共电极的负载也会降低，从而降低了功耗。而且，对于高分辨率和高开口率的显示装置，第一过孔151较小，不会超出黑色矩阵，有利于提升阵列基板的穿透率，减少了轨迹不均的现象的发生。
另外，在该步骤中，虽然灰化为各向异性的加工作用，在本发明中沿着与有机膜层14的表面垂直的方向进行，但是实际对两侧也具有一定的作用，如果第一过孔151的尺寸等于所述第二过孔141的顶部尺寸，那么在进行灰化工艺时，会在第一过孔151的底部边缘处产生底切（undercut），这样会存在凹凸不平的状况，影响了后续绝缘层17（在图2h中示出）和第二透明导电层18（在图2h中示出）的形成，从而出现第一透明导电层15的残留、第二透明导电层18（在图2h中示出）的断线以及第一透明导电层15和第二透明导电层18的短路的问题，进而出现显示装置的暗点连续的情况。而本发明由于第一过孔151大于第二过孔141，在进行灰化时，避免了底切的产生，从而避免了这些现象的发生。
进一步地，本发明实施例的制作方法在S104步骤后还包含步骤：在所述第一透明导电层15和漏极12上依次形成绝缘层17和第二透明导电层18。
其中，所述绝缘层17铺满整个基板范围，所述绝缘层17包括第三过孔171，所述第三过孔171贯穿所述绝缘层而暴露所述漏极12，所述第二透明导电层通过所述第一过孔151、第二过孔141和第三过孔171连接于所述漏极12，所述第二透明导电层18通过所述绝缘层17绝缘于所述第一透明导电层15。
具体地，在所述第一透明导电层15上、第一过孔151中和第二过孔141中形成绝缘层，并在所述绝缘层17与所述漏极12对应的位置形成第三过孔171，以使得所述第三过孔171暴露所述漏极12；以及在所述绝缘层17上、第一过孔151中、第二过孔141中和所述第三过孔171中形成第二透明导电层18，所述第二透明导电层18与所述漏极12电连接。其中，所述漏极12位于所述基板和有机膜层14之间，所述第二过孔141暴露所述漏极12。
在上一步骤中通过使用光刻胶16作为掩膜经过蚀刻后，还残余了光刻胶16，在进行灰化步骤后，形成绝缘层17和第二透明导电层18步骤之前，对剩余的光刻胶16进行去除，去除剩余的光刻胶16后的阵列基板的截面如图2g所示。
在去除剩余的光刻胶16后，如图2h所示，首先在所述第一透明导电层15上、所述第一导透明电层过孔中和所述第二过孔141中形成绝缘层17，并对所述绝缘层17进行图案化以在所述绝缘层17与所述漏极12对应的位置形成第三过孔171，所形成的所述第三过孔171的尺寸小于所述第二过孔141的底部尺寸，第三过孔171暴露出漏极12。优选地，所述第一过孔151在所述基板上的投影和所述第二过孔141在所述基板上的投影均涵盖所述第三过孔171在所述基板上的投影，也就是第三过孔171的尺寸小于第二过孔141的底部尺寸。绝缘层17可以但是不限于是二氧化硅或氮化硅。绝缘层的形成可以利用本领域公知的沉积或外延生长技术，包括但不限于物理气相沉积（PVD）或化学气相沉积（CVD）。然后，在所述绝缘层17上和所述绝缘层17开孔中形成第二透明导电层18，第二透明导电层18与漏极12电连接。第二透明导电层18采用氧化铟锡（ITO）、氧化铟锌（IZO）或氧化铟锡（ITO）和氧化铟锌（IZO）的组合材料制成。所述第一透明导电层15的形成可以利用本领域公知的沉积或外延生长技术，包括但不限于物理气相沉积（PVD）或化学气相沉积（CVD）。
在该方法中，所述TFT阵列基板可以为低温多晶硅TFT阵列基板、非晶硅TFT阵列基板。
本发明的TFT阵列基板的制作方法通过共同使用光刻胶16作为掩膜可以实现第一过孔151和第二过孔141的精准对位，有效避免的两者之间由于交叠层过大而引起的第一透明导电层15和像素电极之间短路的问题，避免了暗点连续现象的出现，保证了显示面板的质量，提高了良率。另外一方面，采用一张掩膜，简化了工艺流程，而且使用光刻胶作为掩膜，避免了另外使用两张掩膜板，节约了成本，提高了产能。
而且，本发明的制作方法通过湿法蚀刻所得到第一透明导电层15的过孔相比有机膜层14的过孔不存在过大的问题，提升了公共电极层（第一透明导电层15）的静电屏蔽作用，降低栅极和像素电极的电容Cgp，也降低了公共电极的负载，从而降低了功耗。而且，对于高分辨率和高开口率的显示装置，第一过孔151较小，不会超出黑色矩阵，有利于提升阵列基板的穿透率，减少了轨迹不均的现象的发生。
如图2h所示，本发明还提供了一种TFT阵列基板，包括：基板和位于所述基板之上的漏极12；有机膜层14，位于所述漏极12上，并铺满整个基板范围，所述有机膜层14包括第二过孔141，所述第二过孔141贯穿所述有机膜层14而暴露所述漏极12；第一透明导电层15，位于所述有机膜层14上，所述第一透明导电层15包括第一过孔151，所述第一过孔151和所述第二过孔141相通；绝缘层17，位于所述第一透明导电层15和所述漏极12上，所述绝缘层12铺满整个基板范围，所述绝缘层17包括第三过孔171，所述第三过孔171贯穿所述绝缘层17而暴露所述漏极12；第二透明导电层18，位于所述绝缘层17、第一透明导电层15和漏极12上，所述第二透明导电层18通过所述第一过孔151、第二过孔141和第三过孔171连接于所述漏极12，所述第二透明导电层18通过所述绝缘层17绝缘于所述第一透明导电层15。其中，所述第二过孔141和第一过孔151相通且同轴。
优选地，所述第一过孔151在所述基板上的投影涵盖所述第二过孔141在所述基板上的投影，所述第一过孔151在所述基板上的投影和所述第二过孔141在所述基板上的投影均涵盖所述第三过孔171在所述基板上的投影。简而言之，也就是说，第二过孔141的整体尺寸小于第一过孔151的尺寸，第三过孔171的尺寸小于第二过孔141的整体尺寸。
其中，TFT阵列基板可以为低温多晶硅TFT阵列基板、非晶硅TFT阵列基板或氧化物TFT阵列基板。在该结构中，第一透明导电层15作为公共电极，第二透明导电层18作为像素电极，像素电极位于公共电极的上方，像素电极（第二透明导电层18）通过第一过孔151、第二过孔141和第三过孔171连接于漏极12。
本发明的TFT基板的第一透明导电层15的过孔相比有机膜层14的过孔不存在过大的问题，提升了公共电极层（第一透明导电层15）的静电屏蔽作用，降低栅极和像素电极的电容Cgp，也降低了公共电极的负载，从而降低了功耗。而且，对于高分辨率和高开口率的显示装置，第一过孔151较小，不会超出黑色矩阵，有利于提升阵列基板的穿透率，减少了轨迹不均的现象的发生。
如图3所示，本发明实施例还提供了一种显示装置5，包括TFT阵列基板6，其中，TFT阵列基板6采用如上所述的TFT阵列基板。其中，该显示装置不限于液晶显示装置、OLED显示器或电子纸等显示装置。
采用上述的TFT阵列基板的显示装置避免了暗点连续现象的出现，保证了显示面板的质量，提高了良率，并且降低了功耗，减少了轨迹不均的现象的发生。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (14)

1.一种TFT阵列基板的制作方法，包括：
在基板上形成有机膜层；
在所述有机膜层上形成第一透明导电层；
在所述第一透明导电层上形成具有一开口的光刻层；
以所述光刻层为掩膜，对所述第一透明导电层和有机膜层进行图案化以形成第一过孔和第二过孔，
其中，所述第一过孔贯穿所述第一透明导电层，所述第二过孔贯穿所述有机膜层，所述开口的位置与所述第一过孔和第二过孔的位置相对应，所述第一过孔和第二过孔相通。
2.根据权利要求1所述的方法，其特征在于，还包括：
在所述基板上形成漏极，其中，
所述漏极位于所述基板和有机膜层之间，所述第二过孔暴露所述漏极。
3.根据权利要求2所述的方法，其特征在于，所述第一过孔在所述基板上的投影涵盖所述第二过孔在所述基板上的投影。
4.根据权利要求3所述的方法，其特征在于，还包括：
在所述第一透明导电层和漏极上依次形成绝缘层和第二透明导电层；
其中，所述绝缘层分布于所述基板上，所述绝缘层包括第三过孔，所述第三过孔贯穿所述绝缘层而暴露所述漏极，所述第二透明导电层通过所述第一过孔、第二过孔和第三过孔连接于所述漏极，所述第二透明导电层通过所述绝缘层绝缘于所述第一透明导电层。
5.根据权利要求4所述的方法，其特征在于，所述第一过孔在所述基板上的投影和所述第二过孔在所述基板上的投影均涵盖所述第三过孔在所述基板上的投影。
6.根据权利要求1所述的方法，其特征在于，在所述第一透明导电层上形成具有一开口的光刻层具体包括：
采用掩膜板，对所述光刻层进行曝光、显影，以形成所述开口。
7.根据权利要求1所述的方法，其特征在于，对所述第一透明导电层和有机膜层进行图案化以形成第一过孔和第二过孔具体包括：
以所述光刻层为掩膜，对所述第一透明导电层进行湿法刻蚀，以形成第一过孔；
以所述光刻层为掩膜，对所述有机膜层和所述光刻层进行灰化，形成第二过孔。
8.根据权利要求7所述的方法，其特征在于，所述湿法刻蚀使用的腐蚀液为草酸溶液，所述灰化为氧等离子体灰化。
9.根据权利要求4所述的方法，其特征在于，在所述第一透明导电层和漏极上依次形成绝缘层和第二透明导电层之前，去除所述光刻层。
10.根据权利要求4所述的方法，其特征在于，在所述第一透明导电层和漏极上依次形成绝缘层和第二透明导电层具体包括：
在所述第一透明导电层上、第一孔过中和第二过孔中形成绝缘层，并在所述绝缘层与所述漏极对应的位置形成第三过孔，以使得所述第三过孔暴露所述漏极；以及
在所述绝缘层上、第一孔过中、第二过孔中和所述第三过孔中形成第二透明导电层，所述第二透明导电层与所述漏极电连接。
11.根据权利要求1-10中任一项所述的方法，其特征在于，所述光刻层的厚度为所述有机膜层厚度的1.3-1.7倍。
12.一种TFT阵列基板，包括：
基板和位于所述基板之上的漏极；
有机膜层，位于所述漏极上，并铺满整个基板范围，所述有机膜层包括第二过孔，所述第二过孔贯穿所述有机膜层而暴露所述漏极；
第一透明导电层，位于所述有机膜层上，所述第一透明导电层包括第一过孔，所述第一过孔和所述第二过孔相通；
绝缘层，位于所述第一透明导电层和所述漏极上，所述绝缘层铺满整个基板范围，所述绝缘层包括第三过孔，所述第三过孔贯穿所述绝缘层而暴露所述漏极；
第二透明导电层，位于所述绝缘层、第一透明导电层和漏极上，所述第二透明导电层通过所述第一过孔、第二过孔和第三过孔连接于所述漏极，所述第二透明导电层通过所述绝缘层绝缘于所述第一透明导电层。
13.根据权利要求12所述的TFT阵列基板，其特征在于，所述第一过孔在所述基板上的投影涵盖所述第二过孔在所述基板上的投影，所述第一过孔在所述基板上的投影和所述第二过孔在所述基板上的投影均涵盖所述第三过孔在所述基板上的投影。
14.一种显示装置，包括如权利要求12或13中所述的TFT阵列基板。
CN201310753156.2A 2013-12-31 2013-12-31 Tft阵列基板的制作方法、tft阵列基板以及显示装置 Active CN103928399B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310753156.2A CN103928399B (zh) 2013-12-31 2013-12-31 Tft阵列基板的制作方法、tft阵列基板以及显示装置
US14/302,386 US9520320B2 (en) 2013-12-31 2014-06-11 TFT array substrate, method of manufacturing the same, and display device
DE102014008239.3A DE102014008239B4 (de) 2013-12-31 2014-06-11 Verfahren zur herstellung eines tft-array-substrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310753156.2A CN103928399B (zh) 2013-12-31 2013-12-31 Tft阵列基板的制作方法、tft阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
CN103928399A true CN103928399A (zh) 2014-07-16
CN103928399B CN103928399B (zh) 2017-11-03

Family

ID=51146575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310753156.2A Active CN103928399B (zh) 2013-12-31 2013-12-31 Tft阵列基板的制作方法、tft阵列基板以及显示装置

Country Status (3)

Country Link
US (1) US9520320B2 (zh)
CN (1) CN103928399B (zh)
DE (1) DE102014008239B4 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855087A (zh) * 2014-02-24 2014-06-11 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104576659A (zh) * 2015-02-09 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104952792A (zh) * 2015-07-13 2015-09-30 深圳市华星光电技术有限公司 Tft基板结构的制作方法
CN106405963A (zh) * 2016-10-31 2017-02-15 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板
WO2017147973A1 (zh) * 2016-03-01 2017-09-08 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN109300947A (zh) * 2018-09-28 2019-02-01 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
CN111640882A (zh) * 2020-06-30 2020-09-08 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制造方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002636A (zh) * 2020-08-06 2020-11-27 武汉华星光电半导体显示技术有限公司 阵列基板、其制备方法以及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1491442A (zh) * 2001-11-12 2004-04-21 三星电子株式会社 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
US20090015760A1 (en) * 2007-07-11 2009-01-15 Hitachi Displays, Ltd. Method for manufacturing thin film transistors
CN102629077A (zh) * 2011-06-29 2012-08-08 北京京东方光电科技有限公司 树脂介电层及其材料的制备方法、液晶面板及显示器件
CN103094287A (zh) * 2013-01-31 2013-05-08 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802462B2 (ja) * 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
KR101256708B1 (ko) 2009-06-29 2013-04-19 엘지디스플레이 주식회사 액정표시장치의 제조방법
TWI484271B (zh) * 2012-08-09 2015-05-11 Au Optronics Corp 畫素結構及畫素結構的製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1491442A (zh) * 2001-11-12 2004-04-21 三星电子株式会社 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
US20090015760A1 (en) * 2007-07-11 2009-01-15 Hitachi Displays, Ltd. Method for manufacturing thin film transistors
CN102629077A (zh) * 2011-06-29 2012-08-08 北京京东方光电科技有限公司 树脂介电层及其材料的制备方法、液晶面板及显示器件
CN103094287A (zh) * 2013-01-31 2013-05-08 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855087A (zh) * 2014-02-24 2014-06-11 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103855087B (zh) * 2014-02-24 2016-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US9379148B2 (en) 2014-02-24 2016-06-28 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display device
US9698171B2 (en) 2014-02-24 2017-07-04 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display device
CN104576659A (zh) * 2015-02-09 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104952792A (zh) * 2015-07-13 2015-09-30 深圳市华星光电技术有限公司 Tft基板结构的制作方法
CN104952792B (zh) * 2015-07-13 2017-12-29 深圳市华星光电技术有限公司 Tft基板结构的制作方法
WO2017147973A1 (zh) * 2016-03-01 2017-09-08 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN106405963A (zh) * 2016-10-31 2017-02-15 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板
CN109300947A (zh) * 2018-09-28 2019-02-01 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
US10886482B2 (en) 2018-09-28 2021-01-05 Boe Technology Group Co., Ltd. Display device having stress buffer layered vias
CN111640882A (zh) * 2020-06-30 2020-09-08 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN103928399B (zh) 2017-11-03
US9520320B2 (en) 2016-12-13
US20150187640A1 (en) 2015-07-02
DE102014008239B4 (de) 2021-09-23
DE102014008239A1 (de) 2015-07-02

Similar Documents

Publication Publication Date Title
CN103928399A (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
CN102723269B (zh) 阵列基板及其制作方法、显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102768992B (zh) 一种薄膜晶体管驱动背板的制作方法
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
CN104362125A (zh) 阵列基板及其制作方法、显示装置
US9825069B2 (en) Array substrate manufacturing method
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
WO2016145769A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2016019602A1 (zh) 高解析度amoled背板制造方法
CN105097552A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
KR102033615B1 (ko) 유기전계발광표시장치 및 그 제조방법
CN105428313A (zh) 阵列基板及其制备方法、显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN107799466A (zh) Tft基板及其制作方法
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
CN104157608B (zh) Tft基板的制作方法及其结构
CN102779783A (zh) 一种像素结构及其制造方法、显示装置
CN104409415A (zh) 一种阵列基板及其制备方法、显示装置
US20140054580A1 (en) Array substrate and manufacturing method thereof
US20160035746A1 (en) Array substrate, method for manufacturing the same and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant