CN103779208A - 一种低噪声GaN HEMT器件的制备方法 - Google Patents

一种低噪声GaN HEMT器件的制备方法 Download PDF

Info

Publication number
CN103779208A
CN103779208A CN201410001507.9A CN201410001507A CN103779208A CN 103779208 A CN103779208 A CN 103779208A CN 201410001507 A CN201410001507 A CN 201410001507A CN 103779208 A CN103779208 A CN 103779208A
Authority
CN
China
Prior art keywords
layer
sample
glue
preparation
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410001507.9A
Other languages
English (en)
Other versions
CN103779208B (zh
Inventor
周建军
孔岑
陈堂胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201410001507.9A priority Critical patent/CN103779208B/zh
Publication of CN103779208A publication Critical patent/CN103779208A/zh
Application granted granted Critical
Publication of CN103779208B publication Critical patent/CN103779208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/405Resistive arrangements, e.g. resistive or semi-insulating field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明是一种低噪声GaN HEMT器件的制备方法,包括,1)生长含组分渐变背势垒的AlGaN/GaN异质结材料;2)制作介质场板;3)制作欧姆接触;4)形成器件的隔离区域;5)通过正胶剥离的方法形成TaN基的Γ型栅;6)利用等离子沉积方法,在样品表面沉积Si3N4/SiO2/Si3N4多层表面钝化介质;7)通过等离子体刻蚀方法去除源漏以及栅电极上的介质材料,形成测试窗口。优点:1)结构和功率GaN HEMT兼容,有利于工艺集成;2)有效提高器件耐压,防止频率特性的恶化;3)提高器件对高输入功率的承受能力;4)降低钝化工艺对器件频率的影响,同时提高栅的稳定性。

Description

一种低噪声GaN HEMT器件的制备方法
技术领域
本发明涉及的是一种低噪声GaN HEMT器件的制备方法,利用可显著提高沟道中二维电子气束缚作用的组分渐变AlGaN背势垒结构改善GaN HEMT器件噪声性能,通过栅侧高介场板和高稳定TaN栅的制作提高器件耐压特性和温度稳定性,从而在改善低噪声GaN HEMT器件的噪声性能的基础下提高器件承受高输入功率的能力,属于半导体器件制备的技术领域。
技术背景
GaN基宽禁带半导体材料具有宽带隙、高临界击穿场强、耐高温以及抗化学腐蚀性好等优点,采用AlGaN/GaN异质结制作的GaN HEMT器件具有和GaAs PHEMT相近的噪声特性。同时由于GaN HEMT具有的高击穿电压的特性,使低噪声GaN HEMT器件具有可承受高输入功率的能力。这将有利于降低TR组件中接收支路对限幅器的要求,甚至可以取消低噪声放大器前的限幅器。限幅器通常采用二极管来实现,不仅体积大还会带来附近的***噪声。因此,降低限幅器要求或取消限幅器可以有效降低***噪声,减小芯片尺寸。同时,低噪声GaN HEMT器件和功率GaN HEMT器件在材料结构上具有较大的相似性,这样可以设计出兼容低噪声GaN HEMT以及功率GaN HEMT的材料结构,实现两种器件的单片集成。将有利于实现多功能GaN MMIC芯片的研制。
目前,为了提高GaN HEMT器件的噪声特性,需要提高器件的频率特性。主要通过降低源漏寄生电阻以及降低栅长的方法来实现。源漏寄生电阻包括欧姆接触电阻和沟道寄生电阻。由于用于研制GaN HEMT器件的材料方阻都很高,因此沟道寄生电阻对器件的性能影响更大。为此,可以通过减小源漏间距的方法来减低沟道寄生电阻。同时,为了降低栅侧寄生电容,不能采用功率GaN HEMT器件采用的场板结构来降低栅侧峰值电场,从而提高器件的击穿电压。源漏间距减小以及场板结构的取消将导致GaN HEMT耐压能力的下降,因此也就无法实现高耐受功率的能力。影响GaN HEMT器件耐受能力的因素除了击穿还有栅的正向电流承受能力。高输入功率不仅会导致器件反向电压逐渐增加,还会导致栅偏置向正向移动,从而导致栅开启。栅开启后会有大的电流通过,从而导致器件性能的下降以及失效。本发明,针对低噪声GaN HEMT器件遇到的这些问题,通过背势垒、介质场板等技术,保证器件具有低噪声的同时也可以实现高输入功率的承受。
发明内容
本发明提出的是一种低噪声GaN HEMT器件的制备方法,其目的是针对低噪声GaN HEMT器件遇到的这些问题,采用组分渐变AlGaN背势垒结构提高器件噪声性能。采用高介场板结构来抑制栅侧峰值电场的分布,从而提高器件反向击穿电压。采用高稳定TaN栅来提高栅在正向导通后的稳定性。采用本方法实现的低噪声GaN HEMT器件可以在实现低噪声系数的基础上承受高的输入功率。
本发明的技术解决方案:一种低噪声GaN HEMT器件的制备方法,包括如下工艺步骤:
1)利用MOCVD设备在半绝缘SiC或蓝宝石衬底上生长含组分渐变背势垒的AlGaN/GaN异质结材料;
2)在清洁的含组分渐变背势垒AlGaN/GaN异质结材料上,通过甩正胶、曝光、显影在样品上定义介质场板图形,通过低温介质沉积方法,在样品上沉积多层高介电常数介质材料,通过正胶剥离的方法,形成介质场板;
3)在步骤2)获得的样品上,通过甩正胶、曝光、显影在样品上定义源漏区域,利用等离子体刻蚀方法去除源漏区域原位钝化Si3N4、表层的GaN帽层以及部分势垒层材料,然后蒸发源漏金属,利用正胶剥离的方法形成欧姆接触金属,在氮气氛下利用快速退火形成欧姆接触;
4)在步骤3)获得的样品上通过甩正胶、曝光、显影形成隔离光刻图形,利用离子注入方法形成器件的隔离区域,利用丙酮/乙醇,通过超声的方法去除光刻胶隔离掩模;
5)在步骤4)获得样品上利用电子束设备,通过甩正胶、曝光、显影,形成栅图形,通过氟基等离子刻蚀原位钝化Si3N4材料,然后通过溅射和蒸发相结合的方法,在表面沉积TaN/Ti/Ni/Au栅金属,通过正胶剥离的方法形成Γ型栅;
6)利用等离子沉积方法,在样品表面沉积Si3N4/SiO2/Si3N4多层表面钝化介质;
7)使用常规光刻技术,通过甩正胶、曝光、显影获得金属电极窗口,通过等离子体刻蚀方法去除源漏以及栅电极上的介质材料,形成测试窗口。
本发明的优点:1)结构和功率GaN HEMT兼容,有利于工艺集成; 2)高介场板的引入可以有效提高器件耐压,同时防止频率特性的恶化;3)在保证器件具有低噪声特性的基础下提高了器件对高输入功率的承受能力;4)多层表面钝化方法降低了钝化工艺对器件频率的影响,同时提高了栅的稳定性。
附图说明
图1是低噪声GaN HEMT器件剖面结构图。
图2-1是含组分渐变背势垒AlGaN/GaN异质结结构示意图。
图2-2是完成高介场板制备后的结构示意图。
图2-3是源漏制备完成后的结构示意图。
图2-4是光刻胶保护有源区域后,通过离子注入形成注入隔离区的结构示意图。
图2-5是通过电子束一次成栅工艺完成栅制备后的结构示意图。
图2-6是样品表面整体淀积Si3N4/SiO2/Si3N4介质后的结构示意图。
图中的1是衬底、2是AlN成核层、3是组分渐变AlGaN背势垒、4是GaN沟道层、5是AlGaN势垒层、6是掺杂GaN帽层、7是Si3N4保护层、8是高介场板、9是源漏金属、10是注入隔离区域、11是肖特基栅、12是表面钝化层。
具体实施方式
对照图1,低噪声GaN HEMT器件,其结构包括衬底1、AlN成核层2、组分渐变AlGaN背势垒3、GaN沟道层4、AlGaN势垒层5、掺杂GaN帽层6、Si3N4保护层7、高介场板8、源漏金属9、注入隔离区域10、肖特基栅11、表面钝化层12;其中衬底1上是AlN成核层2,AlN成核层2上是组分渐变AlGaN背势垒3,组分渐变AlGaN背势垒3上是GaN沟道层4,GaN沟道层4上是AlGaN势垒层5,AlGaN势垒层5上是掺杂GaN帽层6,掺杂GaN帽层6上是Si3N4保护层7,源漏金属9制作在势垒层5中,使用去离子水清洗,N2吹干获得的金属电极中的高介场板8;在80Kev的能量下注入硼离子进行器件隔离,剂量6E14 cm-2 形成离子注入隔离区域10,将蒸发好的样品放入丙酮浸泡,在丙酮/乙醇分别超声,进行金属剥离获得Γ型栅金属11,利用等离子沉积方法,在样品表面沉积Si3N4/SiO2/Si3N4多层表面钝化介质12。
所述的组分渐变AlGaN背势垒层3提高了沟道中二维电子气的束缚作用,用来抑制沟道噪声,高介场板8用于抑制栅侧峰值电场提高器件耐压,源漏金属9制作在势垒层5中来降低欧姆接触电阻,栅金属11形成肖特基接触,用来控制沟道中电子的浓度分布,离子注入隔离区域10用来实现器件隔离。
组分渐变AlGaN背势垒层3从AlN成核层2的界面到GaN沟道层4的界面处Al组分从0.5到0.04线性渐变,厚度1到2微米,GaN沟道层4厚度250nm到20nm,AlGaN势垒层5的Al组分范围为0.2到0.3,厚度15nm到20nm,掺杂GaN帽层6进行Si掺杂,浓度范围5E17cm-3到3E18cm-3,其他各层非故意掺杂,Si3N4保护层7厚度1到2nm;组分渐变AlGaN背势垒层3用于提高沟道中二维电子气的束缚作用,从而降低器件沟道中电子产生的噪声;掺杂GaN帽层6和Si3N4保护层7用来降低表面态对器件性能的影响。
所述的高介场板8用于抑制栅侧峰值电场,从而提高器件的耐压特性。
所述源漏金属9通过刻蚀Si3N4保护层7和掺杂GaN帽层6以及部分AlGaN势垒层材料,制作在AlGaN势垒层5里面,提高金属到半导体的隧穿概率从而降低欧姆接触电阻。
所述栅金属11采用TaN基肖特基栅,提高器件栅的高温稳定性。
对照图2-1-图2-6,低噪声GaN HEMT器件的制备方法,包括:
步骤1)利用MOCVD设备在半绝缘SiC或蓝宝石衬底上生长含组分渐变背势垒的AlGaN/GaN异质结材料,如图2-1所示;
步骤2)在清洁的含组分渐变背势垒AlGaN/GaN异质结材料上,通过甩正胶、曝光、显影在样品上定义介质场板图形,通过低温介质沉积方法,在样品上沉积多层高介电常数介质材料,通过正胶剥离的方法,形成介质场板,如图2-2所示;
步骤3)在步骤2)获得的样品上,通过甩正胶、曝光、显影在样品上定义源漏区域,利用等离子体刻蚀方法去除源漏区域原位钝化Si3N4保护层7、表层的掺杂GaN帽层6以及部分势垒层5,然后蒸发源漏金属9,利用正胶剥离的方法形成欧姆接触金属,在氮气氛下利用快速退火形成欧姆接触,如图2-3所示;
步骤4)在步骤3)获得的样品上通过甩正胶、曝光、显影形成隔离光刻图形,利用离子注入方法形成器件的隔离区域10,利用丙酮/乙醇,通过超声的方法去除光刻胶隔离掩模,如图2-4所示;
步骤5)在步骤4)获得样品上利用电子束设备,通过甩正胶、曝光、显影,形成栅图形,通过氟基等离子刻蚀原位钝化Si3N4材料7,然后通过溅射和蒸发相结合的方法,在表面沉积TaN/Ti/Ni/Au栅金属11,通过正胶剥离的方法形成Γ型栅,如图2-5所示;
步骤6)利用等离子沉积方法,在样品表面沉积Si3N4/SiO2/Si3N4多层表面钝化介质12,如图2-6所示;
步骤7)使用常规光刻技术,通过甩正胶、曝光、显影获得金属电极窗口,通过等离子体刻蚀方法去除源漏以及栅电极上的介质材料,形成测试窗口,如图1所示。
实施例
1)在半绝缘4H-SiC衬底1上,采用MOCVD设备外延含组分渐变背势垒的AlGaN/GaN异质结材料,先生长50nm 低温AlN成核层2,然后生长1微米AlGaN组分渐变层3,组分渐变AlGaN背势垒层从AlN界面到GaN界面处Al组分0.5到0.04线性渐变,然后生长200nm GaN沟道层4;20nm的Al0.25Ga0.75N势垒层5的,厚度2nm 的Si掺杂浓度1E18 cm-3的掺杂GaN帽层6和厚度2nm的Si3N4保护层7;
2)先将生长的AlGaN/GaN异质结样品进行表面清洁,分别在丙酮和乙醇溶液中超声清洗5分钟,在去离子水中漂洗后氮气吹干;
3)通过旋转涂覆的方法在样品上涂覆AZ7908正型光刻胶,匀胶转数为5000rpm,匀胶时间为20秒,匀胶后在110℃热板上烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟,形成介质场板图形;
4)采用原子层沉积方法,在50度下淀积5nm Al2O3材料,随后采用磁控溅射设备,常温下采用50W溅射功率,淀积100nm钛酸锶钡;淀积完后在丙酮中浸泡4小时,然后在丙酮/乙醇中分别进行3分钟的超声处理,使用去离子水清洗,N2吹干,获得的金属电极如图2-2中的高介场板8;
5)通过旋转涂覆的方法在样品上涂覆AZ7908正型光刻胶,匀胶转数为5000rpm,匀胶时间为20秒,匀胶后在110℃热板上烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟,形成源漏图形;在等离子体刻蚀设备中利用CF4气体刻蚀Si3N4保护层7,利用氯气和氦气的混合气体,在5 mTorr下刻蚀掺杂GaN帽层6和10nm的AlGaN势垒层5,通过电子束蒸发,蒸发Ti/Al/Ni/Au多层金属,总厚度210nm;将样品放入丙酮中浸泡4小时,然后在丙酮/乙醇中分别进行3分钟的超声处理,使用去离子水清洗,N2吹干,获得的金属电极如图2-3中的源漏金属9;在氮气气氛下850度进行热处理,提高钛酸锶钡材料的质量,并使源漏金属形成欧姆接触;
6)用AZ7220正型光刻胶作为掩膜,用旋转涂覆的方法制备光刻胶层,匀胶转数为4000rpm,匀胶时间为30秒,匀胶后在110℃热板前烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟,形成隔离图形;利用离子注入设备,在80Kev的能量下注入硼离子进行器件隔离,剂量6E14 cm-2 形成离子注入隔离区域10,在丙酮/乙醇超声各超声3分钟,去除注入光刻胶掩模,结果如图2-4所示;
7)用旋转涂覆的方法在样品上涂覆UV135光刻胶,匀胶转数为5000rpm,匀胶时间为20秒,匀胶后在150℃热板上烘150秒对光刻胶进行固化,采用电子束设备写栅图形,采用AZ300显影液对UV135胶进行显影,形成栅图形;然后,在等离子体设备中利用CF4气体刻蚀Si3N4保护层7,利用磁控溅射设备溅射TaN薄膜,溅射气体采用氮气,靶材Ta,射频功率50W,淀积厚度20nm;然后利用电子束蒸发Ti/Ni/Au,厚度180nm;将蒸发好的样品放入丙酮浸泡4小时,在丙酮/乙醇分别超声3分钟,进行金属剥离,获得Γ型栅金属11,如图2-5所示;
8)利用等离子体沉积方法,在样品上先后沉积50nm Si3N4、150nm、SiO2和20nm Si3N4形成表面钝化介质12,如图2-6所示;
9)通过旋转涂覆的方法在样品上涂覆AZ7908光刻胶,匀胶转数为4000rpm,匀胶时间为30秒,匀胶后在110℃热板上烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟,形成电极窗口图形;利用反应等离子体处理设备,采用CF4气体作为刻蚀气体,对Si3N4/SiO2/Si3N4表面钝化介质12进行刻蚀,漏出测试窗口,如图1所示。

Claims (10)

1.一种低噪声GaN HEMT器件的制备方法,其特征是该方法包括如下工艺步骤:
1)利用MOCVD设备在半绝缘SiC或蓝宝石衬底上生长含组分渐变背势垒的AlGaN/GaN异质结材料;
2)在清洁的含组分渐变背势垒AlGaN/GaN异质结材料上,通过甩正胶、曝光、显影在样品上定义介质场板图形,通过低温介质沉积方法,在样品上沉积多层高介电常数介质材料,通过正胶剥离的方法,形成介质场板;
3)在步骤2)获得的样品上,通过甩正胶、曝光、显影在样品上定义源漏区域,利用等离子体刻蚀方法去除源漏区域原位钝化Si3N4、表层的GaN帽层以及部分势垒层材料,然后蒸发源漏金属,利用正胶剥离的方法形成欧姆接触金属,在氮气氛下利用快速退火形成欧姆接触;
4)在步骤3)获得的样品上通过甩正胶、曝光、显影形成隔离光刻图形,利用离子注入方法形成器件的隔离区域,利用丙酮/乙醇,通过超声的方法去除光刻胶隔离掩模;
5)在步骤4)获得样品上利用电子束设备,通过甩正胶、曝光、显影,形成栅图形,通过氟基等离子刻蚀原位钝化Si3N4材料,然后通过溅射和蒸发相结合的方法,在表面沉积TaN/Ti/Ni/Au栅金属,通过正胶剥离的方法形成Γ型栅;
6)利用等离子沉积方法,在样品表面沉积Si3N4/SiO2/Si3N4多层表面钝化介质;
7)使用常规光刻技术,通过甩正胶、曝光、显影获得金属电极窗口,通过等离子体刻蚀方法去除源漏以及栅电极上的介质材料,形成测试窗口。
2.根据权利要求1所述的一种低噪声GaN HEMT器件的制备方法,其特征在于所述的工艺步骤1)中的在衬底上,采用MOCVD设备外延含组分渐变背势垒的AlGaN/GaN异质结材料,先生长50nm 低温AlN成核层,然后生长厚度1到2微米的AlGaN组分渐变层,组分渐变AlGaN背势垒层从AlN界面到GaN界面处Al组分0.5到0.04线性渐变,再生长厚度20nm到250nm 的GaN沟道层;之后生长 厚度15nm到20nm 的AlGaN势垒层,势垒层的Al组分范围为0.2到0.3,最后生长厚度2nm 的Si掺杂浓度在5E17cm-3到3E18cm-3范围的掺杂GaN帽层和厚度1到2nm的Si3N4保护层。
3.根据权利要求1所述的一种低噪声GaN HEMT器件的制备方法,其特征在于所述的工艺步骤2)定义介质场板图形是通过旋转涂覆的方法在样品上涂覆AZ7908正型光刻胶,匀胶转数为5000rpm,匀胶时间为20秒,匀胶后在110℃热板上烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟,形成介质场板图形。
4.根据权利要求1所述的一种低噪声GaN HEMT器件的制备方法,其特征在于所述的工艺步骤2)中的低温介质沉积方法包括磁控溅射、脉冲激光沉积方法以及原子层沉积方法,介质沉淀温度低于100度;多层高介电常数材料从下到上由表面保护层和高介电常数材料层组成,表面保护层采用Al2O3材料,厚度5到10nm,高介电常数材料层选自二氧化钛、钛酸锶钡中的一种或两种材料的叠层组合,厚度50到200nm。
5.根据权利要求1所述的一种低噪声GaN HEMT器件的制备方法,其特征在于所述的工艺步骤2)通过正胶剥离的方法,形成介质场板是多层高介电常数介质材料淀积完后在丙酮中浸泡4小时,然后在丙酮/乙醇中分别进行3分钟的超声处理,使用去离子水清洗,N2吹干,获得的金属电极如图2-2中的高介场板。
6.根据权利要求1所述的一种低噪声GaN HEMT器件的制备方法,其特征在于所述的步骤3)在样品上定义源漏区域,是在样品上涂覆AZ7908正型光刻胶,匀胶转数为5000rpm,匀胶时间为20秒,匀胶后在110℃热板上烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟,形成源漏图形;在等离子体刻蚀设备中利用CF4气体刻蚀Si3N4保护层,利用氯气和氦气的混合气体,刻蚀掺杂GaN帽层和AlGaN势垒层,腔体压力低于10 mTorr;势垒层刻蚀后剩余厚度5到10nm;利用正胶剥离的方法形成欧姆接触金属是在定义源漏区域后通过电子束蒸发,蒸发源漏金属,源漏金属选自包括Ti/Al、Ti/Al/Ni/Au、Ti/Al/Mo/Au、Ti/Al/Ti/Au中的多层金属,总厚度小于400nm;将样品放入丙酮中浸泡4小时,然后在丙酮/乙醇中分别进行3分钟的超声处理,使用去离子水清洗,N2吹干,获得的金属电极如图2-3中的源漏金属;在氮气气氛下500度到900度之间进行热处理,提高钛酸锶钡材料的质量,并使源漏金属形成欧姆接触。
7.根据权利要求1所述的一种低噪声GaN HEMT器件的制备方法,其特征在于所述的工艺步骤4)中,隔离掩模是用AZ7220正型光刻胶作为掩膜,用旋转涂覆的方法制备光刻胶层,匀胶转数为4000rpm,匀胶时间为30秒,匀胶后在110℃热板前烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟,形成隔离掩模图形。
8.根据权利要求1所述的一种低噪声GaN HEMT器件的制备方法,其特征在于所述的工艺步骤4)隔离区域的形成是利用离子注入设备,注入离子形成离子注入隔离区域,用于注入的离子包含硼或氮元素,采用80KeV的能量进行注入隔离,注入剂量6E14cm-2;去除注入光刻胶掩模,是,在丙酮/乙醇超声各超声3分钟,去除注入光刻胶掩模,结果如图2-4所示。
9.根据权利要求1所述的一种低噪声GaN HEMT器件的制备方法,其特征在于所述的步骤5)形成Γ型栅是栅图形定义后利用磁控溅射设备溅射TaN薄膜,溅射气体采用氮气,靶材Ta,射频功率50W,淀积厚度20nm;然后利用电子束蒸发Ti/Ni/Au,厚度100nm到200nm;将蒸发好的样品放入丙酮浸泡4小时,在丙酮/乙醇分别超声3分钟,进行金属剥离,获得Γ型栅金属,如图2-5所示。
10.根据权利要求1所述的一种低噪声GaN HEMT器件的制备方法,其特征在于所述的步骤6)利用等离子体沉积方法,是在样品上先后沉积厚度50nm到70nm 的Si3N4,厚度150nm的SiO2和厚度20nm Si3N4形成表面钝化介质,顶层Si3N4厚度20到50nm。
CN201410001507.9A 2014-01-02 2014-01-02 一种低噪声GaN HEMT器件的制备方法 Active CN103779208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410001507.9A CN103779208B (zh) 2014-01-02 2014-01-02 一种低噪声GaN HEMT器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410001507.9A CN103779208B (zh) 2014-01-02 2014-01-02 一种低噪声GaN HEMT器件的制备方法

Publications (2)

Publication Number Publication Date
CN103779208A true CN103779208A (zh) 2014-05-07
CN103779208B CN103779208B (zh) 2016-04-06

Family

ID=50571333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410001507.9A Active CN103779208B (zh) 2014-01-02 2014-01-02 一种低噪声GaN HEMT器件的制备方法

Country Status (1)

Country Link
CN (1) CN103779208B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157679A (zh) * 2014-08-27 2014-11-19 电子科技大学 一种氮化镓基增强型异质结场效应晶体管
CN106407629A (zh) * 2016-11-25 2017-02-15 成都海威华芯科技有限公司 基于蒙特卡洛算法的GaN HEMT噪声模型建立方法
CN107046061A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体结构和相关制造方法
CN107768249A (zh) * 2017-08-24 2018-03-06 北京大学深圳研究生院 一种高电子迁移率晶体管及其制造方法
WO2018129642A1 (zh) * 2017-01-10 2018-07-19 成都海威华芯科技有限公司 一种GaN HEMT器件
CN109326522A (zh) * 2018-11-20 2019-02-12 中国电子科技集团公司第五十五研究所 一种金刚石异质结二极管器件的制备方法
CN109638066A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
CN110911478A (zh) * 2019-10-22 2020-03-24 清华大学 一种具有亚1nm栅长的二维薄膜场效应晶体管
CN110983276A (zh) * 2019-12-27 2020-04-10 无锡奥夫特光学技术有限公司 一种氮化钽薄膜电阻器的制备方法及制备设备
CN111933523A (zh) * 2020-07-08 2020-11-13 中电科工程建设有限公司 一种用于化合物半导体器件的t型栅制作方法
WO2021027242A1 (zh) * 2019-08-13 2021-02-18 中山市华南理工大学现代产业技术研究院 具有Г型栅的 GaN 基 MIS-HEMT 器件及制备方法
CN112380659A (zh) * 2020-11-11 2021-02-19 天津大学 基于新型电阻模型的GaN HEMT等效电路拓扑结构
CN116137286A (zh) * 2023-04-17 2023-05-19 江苏能华微电子科技发展有限公司 一种增强型GaN HEMT器件及其制备方法
CN116544275A (zh) * 2023-04-18 2023-08-04 山东大学 一种GaN HEMTs及降低器件欧姆接触阻值的方法
CN117423694A (zh) * 2023-12-19 2024-01-19 扬州扬杰电子科技股份有限公司 一种高频通流稳定的GaN HEMT器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
CN101414624B (zh) * 2008-12-01 2010-06-30 西安电子科技大学 Г栅异质结场效应晶体管及其制作方法
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102916046A (zh) * 2012-11-02 2013-02-06 程凯 硅衬底上氮化物高压器件及其制造方法
CN103117303A (zh) * 2013-02-07 2013-05-22 苏州晶湛半导体有限公司 一种氮化物功率器件及其制造方法
US20130146943A1 (en) * 2011-12-12 2013-06-13 John P. EDWARDS In situ grown gate dielectric and field plate dielectric
CN103337517A (zh) * 2013-06-09 2013-10-02 中国电子科技集团公司第十三研究所 基于iii族氮化物材料含多层背势垒的器件结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
CN101414624B (zh) * 2008-12-01 2010-06-30 西安电子科技大学 Г栅异质结场效应晶体管及其制作方法
US20130146943A1 (en) * 2011-12-12 2013-06-13 John P. EDWARDS In situ grown gate dielectric and field plate dielectric
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102916046A (zh) * 2012-11-02 2013-02-06 程凯 硅衬底上氮化物高压器件及其制造方法
CN103117303A (zh) * 2013-02-07 2013-05-22 苏州晶湛半导体有限公司 一种氮化物功率器件及其制造方法
CN103337517A (zh) * 2013-06-09 2013-10-02 中国电子科技集团公司第十三研究所 基于iii族氮化物材料含多层背势垒的器件结构

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157679B (zh) * 2014-08-27 2017-11-14 电子科技大学 一种氮化镓基增强型异质结场效应晶体管
CN104157679A (zh) * 2014-08-27 2014-11-19 电子科技大学 一种氮化镓基增强型异质结场效应晶体管
CN107046061B (zh) * 2016-02-05 2021-10-22 台湾积体电路制造股份有限公司 半导体结构和相关制造方法
CN107046061A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体结构和相关制造方法
CN106407629A (zh) * 2016-11-25 2017-02-15 成都海威华芯科技有限公司 基于蒙特卡洛算法的GaN HEMT噪声模型建立方法
WO2018129642A1 (zh) * 2017-01-10 2018-07-19 成都海威华芯科技有限公司 一种GaN HEMT器件
CN107768249A (zh) * 2017-08-24 2018-03-06 北京大学深圳研究生院 一种高电子迁移率晶体管及其制造方法
CN109326522A (zh) * 2018-11-20 2019-02-12 中国电子科技集团公司第五十五研究所 一种金刚石异质结二极管器件的制备方法
CN109638066A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
WO2021027242A1 (zh) * 2019-08-13 2021-02-18 中山市华南理工大学现代产业技术研究院 具有Г型栅的 GaN 基 MIS-HEMT 器件及制备方法
CN110911478A (zh) * 2019-10-22 2020-03-24 清华大学 一种具有亚1nm栅长的二维薄膜场效应晶体管
CN110983276A (zh) * 2019-12-27 2020-04-10 无锡奥夫特光学技术有限公司 一种氮化钽薄膜电阻器的制备方法及制备设备
CN111933523A (zh) * 2020-07-08 2020-11-13 中电科工程建设有限公司 一种用于化合物半导体器件的t型栅制作方法
CN111933523B (zh) * 2020-07-08 2023-09-08 中电科工程建设有限公司 一种用于化合物半导体器件的t型栅制作方法
CN112380659A (zh) * 2020-11-11 2021-02-19 天津大学 基于新型电阻模型的GaN HEMT等效电路拓扑结构
CN116137286A (zh) * 2023-04-17 2023-05-19 江苏能华微电子科技发展有限公司 一种增强型GaN HEMT器件及其制备方法
CN116544275A (zh) * 2023-04-18 2023-08-04 山东大学 一种GaN HEMTs及降低器件欧姆接触阻值的方法
CN116544275B (zh) * 2023-04-18 2024-06-11 山东大学 一种GaN HEMTs及降低器件欧姆接触阻值的方法
CN117423694A (zh) * 2023-12-19 2024-01-19 扬州扬杰电子科技股份有限公司 一种高频通流稳定的GaN HEMT器件及其制备方法
CN117423694B (zh) * 2023-12-19 2024-02-13 扬州扬杰电子科技股份有限公司 一种高频通流稳定的GaN HEMT器件及其制备方法

Also Published As

Publication number Publication date
CN103779208B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN103779208B (zh) 一种低噪声GaN HEMT器件的制备方法
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
CN101916773B (zh) 一种双沟道mos-hemt器件的制作方法
CN104992974A (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN101789446B (zh) 一种双异质结mos-hemt器件
CN101853880B (zh) AlGaN/GaN高电子迁移率晶体管及其制作方法
CN101710590A (zh) AlGaN/GaN绝缘栅高电子迁移率晶体管及其制作方法
CN109494154B (zh) 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件
CN110518068A (zh) 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法
CN106549050A (zh) 级联增强型hemt器件
CN108133961A (zh) 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法
CN103715255B (zh) 一种自对准栅GaN HEMT器件及其制备方法
CN109690784A (zh) 具有栅极-电介质/半导体界面保护层的金属绝缘体半导体晶体管
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN111223777B (zh) GaN基HEMT器件及其制作方法
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
CN107240549A (zh) 一种GaN HEMT器件的制作方法
CN101661885A (zh) 已减薄或划片的氮化镓基场效应管的退火处理方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN111243962B (zh) 一种氧化镓高电子迁移率异质结晶体管及其制备方法
Dong et al. Impact of N− plasma treatment on the Current collapse of ALGAN/GAN HEMTs
CN112599586B (zh) 一种高可靠性氮化镓基功率器件及制备方法
CN109473343B (zh) 一种改善AlGaN/GaN HEMT器件电学性能的方法
CN117525128A (zh) 一种p型沟道高电子迁移率晶体管及其制备方法和应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20140507

Assignee: Nanjing Zhongdian Core Valley High Frequency Device Industry Technology Research Institute Co., Ltd.

Assignor: China Electronics Technology Group Corporation No.55 Research Institute

Contract record no.: X2020980000164

Denomination of invention: Preparation method of low noise GaN HEMT device

Granted publication date: 20160406

License type: Common License

Record date: 20200119

EE01 Entry into force of recordation of patent licensing contract