CN117423694B - 一种高频通流稳定的GaN HEMT器件及其制备方法 - Google Patents

一种高频通流稳定的GaN HEMT器件及其制备方法 Download PDF

Info

Publication number
CN117423694B
CN117423694B CN202311743785.7A CN202311743785A CN117423694B CN 117423694 B CN117423694 B CN 117423694B CN 202311743785 A CN202311743785 A CN 202311743785A CN 117423694 B CN117423694 B CN 117423694B
Authority
CN
China
Prior art keywords
electrode
layer
groove
gan
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311743785.7A
Other languages
English (en)
Other versions
CN117423694A (zh
Inventor
代书雨
马倩倩
傅信强
周理明
王毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Yangjie Electronic Co Ltd
Original Assignee
Yangzhou Yangjie Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Yangjie Electronic Co Ltd filed Critical Yangzhou Yangjie Electronic Co Ltd
Priority to CN202311743785.7A priority Critical patent/CN117423694B/zh
Publication of CN117423694A publication Critical patent/CN117423694A/zh
Application granted granted Critical
Publication of CN117423694B publication Critical patent/CN117423694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种高频通流稳定的GaN HEMT器件及其制备方法，涉及半导体技术领域。本发明保证了器件在高频和低频条件下具备同样的工作机制，解决了由于该部分原因造成的器件在高频条件下导通电阻上升的现象，使器件在高频和低频条件下导通电阻和通流能力更加稳定。

Description

一种高频通流稳定的GaN HEMT器件及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种高频通流稳定的GaN HEMT器件及其制备方法。
背景技术
在电力电子器件技术领域，以GaN和SiC为代表的第三代半导体越来越被人们重视，其中GaN具有禁带宽度大、临界击穿场强和电子迁移率高等优点，在快充、数据中心、OBC、太阳能逆变器等功率器件市场具有强大的应用潜力。
目前GaN在功率器件的主要应用形式是GaN HEMT器件，自1993年Khan等人制作出了第一个AlGaN/GaN高电子迁移率晶体管（HEMT），水平结构的GaN HEMT器件以其优于Si器件的电学性能和更低的能耗受到人们的广泛关注。
GaN HEMT器件具有优于传统Si器件的性能，其中P-GaN增强型GaN HEMT器件由于其常关特性占据主导地位，但P-GaN增强型GaN HEMT器件在高频下电流崩塌效应非常严重，对器件的性能和正常使用造成巨大的影响，造成这一现象的主要原因之一是关态条件下D电极是高电压，会把下方二维电子气吸引到D电极，在低频条件下，器件每次开态时间足够长，可以将关态条件下D电极吸引的二维电子气释放，对导通电阻不会产生影响，但在高频条件下，器件每次开态时间短，不足以将关态条件下D电极吸引的二维电子气释放，于是器件在高频和低频条件下的工作机制不一样，造成器件在高频条件下导通电阻上升，产生高频电流崩塌效应。
发明内容
本发明针对以上问题，提供了一种减小P-GaN增强型GaN HEMT器件高频电流崩塌效应，保持器件在高频和低频条件下导通电阻稳定的一种高频通流稳定的GaNHEMT器件及其制备方法。
本发明的技术方案是：
一种高频通流稳定的GaN HEMT器件及其制备方法，包括以下步骤：
步骤S100，在外延片上使用钝化技术制备高阻GaN层，并沉积隔离层；
步骤S200，在外延片上无源区制备ISO隔离区；
步骤S300，在外延片D电极区域制备第一D电极槽，第一D电极槽的截面宽度小于D电极区域P-GaN层截面宽度；在S电极区域制备S电极槽且不保留P-GaN层；
步骤S400，在外延片上第一D电极槽、S电极槽内分别制备第一D电极和第一S电极；
步骤S500，在外延片上G电极区域、D电极区域分别制备G电极槽和第二D电极槽；
步骤S600，在外延片上G电极槽、第一、二D电极槽和S电极槽内分别制备G电极、第二D电极和第二S电极；整个器件制备完毕。
具体的，步骤S100包括：
步骤S110，选用Si、SiC或GaN衬底制作外延片；
步骤S120，通过外延片清洗、涂胶、光刻、显影，对外延片上D、S、G电极区域使用光刻胶进行保护，对D、S、G电极区域外未使用光刻胶保护区域进行P-GaN层钝化，使P-GaN层转化为高阻GaN层9，随后清洗掉光刻胶，并沉积相应厚度的隔离层；
所述外延片从下而上依次包括衬底、AlN间隔层、Al组分渐变缓冲AlGaN层、掺C高阻GaN层、GaN沟道层、AlN***层、AlGaN势垒层和P-GaN层。
具体的，步骤S200包括：
步骤S210，通过外延片清洗、涂胶、光刻、显影，对器件有源区使用光刻胶进行保护；
步骤S220，使用高能离子注入外延片无源区，破坏掉无源区中GaN沟道层、AlN***层、AlGaN势垒层的内部晶格结构，使其变为高阻态，起电性隔离的作用，制备ISO隔离区。
具体的，步骤S300包括：
步骤S310，通过外延片清洗、涂胶、光刻、显影，对部分D电极区域和S电极区域外使用光刻胶进行保护；
步骤S320，对部分D电极区域、S电极区域使用ICP干法刻蚀进行刻蚀，在部分D电极区域制备第一D电极槽，第一D电极槽的截面宽度小于D电极区域P-GaN层截面宽度；在S电极区域制备S电极槽且不保留P-GaN层，随后清洗掉光刻胶。
具体的，步骤400包括：
使用金属剥离工艺或金属刻蚀工艺在第一D电极槽和S电极槽内分别制备第一D电极和第一S电极。
具体的，步骤500包括：
步骤S510，通过外延片清洗、涂胶、光刻、显影，对G电极区域和剩余D电极区域外使用光刻胶进行保护；
步骤S520，对G电极区域、剩余D电极区域使用ICP干法刻蚀进行刻蚀，在G电极区域、剩余D电极区域分别制备G电极槽和第二D电极槽，随后清洗掉光刻胶。
具体的，步骤600包括：
使用金属剥离工艺或金属刻蚀工艺在G电极槽、第一、二D电极槽和S电极槽内分别制备G电极、第二D电极和第二S电极；
整个器件制备完毕。
一种高频通流稳定的GaN HEMT器件，其特征在于，包括：
外延片和隔离层；
所述外延片上G、D、S电极区域外P-GaN层均被钝化为高阻GaN层，G、D、S电极区域P-GaN层截面宽度和G、D、S电极区域截面宽度相等；
所述外延片上无源区设有从隔离层上表面向下延伸至掺C高阻GaN层的ISO隔离区；
所述外延片上设有从隔离层上表面向下延伸至AlGaN势垒层内部的第一D电极槽和S电极槽，第一D电极槽截面宽度小于D电极区域截面宽度，S电极槽截面宽度等于D电极区域截面宽度；
所述外延片上设有从隔离层上表面向下延伸至P-GaN层上表面的G电极槽和第二D电极槽，G电极槽的截面宽度等于G电极区域截面宽度，第二D电极槽截面宽度小于D电极区域截面宽度；
所述第二D电极槽截面宽度即D电极区域保留的P-GaN层截面宽度， D电极区域保留的P-GaN层截面宽度过小，会导致本发明提出的增益效果不明显，截面宽度过大会引起器件击穿电压降低，该截面宽度有确定的范围，第一D电极槽和第二D电极槽截面宽度之和等于D电极区域截面宽度；
所述第一D电极槽、S电极槽内设有第一D电极和第一S电极，第一D电极和第一S电极上表面平行于P-GaN层上表面，与下方二维电子气形成良好的欧姆接触；
所述G电极槽、第一、二D电极槽和S电极槽内设有上表面和隔离层平行的G电极、第二D电极和第二S电极，G电极下表面和P-GaN层上表面接触，第二D电极下表面和P-GaN层和第一D电极上表面接触，第二S电极下表面和第一S电极上表面接触；
所述G电极和下方P-GaN层形成肖特基接触，所述第二D电极和P-GaN层形成肖特基接触，和第一D电极形成电性互联，所述第二S电极和第一S电极形成电性互联。
本发明在D电极区域创新性的形成一个和通道，第二D电极、P-GaN层会形成肖特基二极管，P-GaN层、AlGaN势垒层和GaN本征层会形成PiN二极管，关态条件下，第一D电极高电压使关态条件下本应该被吸引到D电极的部分二维电子气分流到P-GaN层、AlGaN势垒层和GaN本征层形成的PiN二极管中储存，第二D电极高电压使关态条件下已经被吸引到第一D电极的部分二维电子气进入第二D电极、P-GaN层形成的肖特基二极管中储存，二维电子气在第二D电极、P-GaN层形成的肖特基二极管，P-GaN层、AlGaN势垒层和GaN本征层形成的PiN二极管中储存时，相较于在D电极欧姆金属中储存，关态条件下释放的时间常数要大得多，器件即使在低频条件下工作，第二D电极、P-GaN层形成的肖特基二极管，P-GaN层、AlGaN势垒层和GaN本征层形成的PiN二极管中储存的二维电子气不会被释放，保证了器件在高频和低频条件下具备同样的工作机制，解决了由于该部分原因造成的器件在高频条件下导通电阻上升的现象，使器件在高频和低频条件下导通电阻和通流能力更加稳定。
附图说明
图1是本发明的工艺流程图；
图2是步骤S100的示意图；
图3是步骤S200的示意图；
图4是步骤S300的示意图；
图5是步骤S400的示意图；
图6是步骤S500的示意图；
图7是步骤S600的示意图；
图中1是衬底，2是AlN间隔层，3是 Al组分渐变缓冲AlGaN层，4是掺C高阻GaN层，5是GaN沟道层，6是AlN***层，7是AlGaN势垒层，8是P-GaN层，9是高阻GaN层，10是隔离层，11是ISO隔离区，12是S电极槽，13是第一D电极槽，14是第一S电极，15是第一D电极，16是G电极槽，17是第二D电极槽，18是G电极，19是第二S电极，20是第二D电极。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
下面参考图 1-7描述本发明实施例；
一种高频通流稳定的GaN HEMT器件及其制备方法，包括以下步骤：
步骤S100，在外延片上使用钝化技术制备高阻GaN层9，并沉积隔离层10，参照图2所示；
步骤S110，选用Si、SiC或GaN衬底制作外延片；
所述外延片从下而上依次包括衬底1、AlN间隔层2、Al组分渐变缓冲AlGaN层3、掺C高阻GaN层4、GaN沟道层5、AlN***层6、AlGaN势垒层7和P-GaN层8；
步骤S120，通过外延片清洗、涂胶、光刻、显影，对外延片上D、S、G电极区域使用光刻胶进行保护，对D、S、G电极区域外未使用光刻胶保护区域进行P-GaN层8钝化，使P-GaN层8转化为高阻GaN层9，随后清洗掉光刻胶，并沉积相应厚度的隔离层10；
相应地，D、S、G电极区域的截面宽度根据具体电性设计确定，截面宽度范围均为0.1um-20um，可以使用H、F等轻离子对D、S、G电极区域外未使用光刻胶保护区域进行P-GaN层8钝化形成高阻GaN层9，D、G和S、G电极区域之间高阻GaN层9的截面宽度根据具体电性设计确定，宽带范围均为1-100um，隔离层10主要起保护作用，厚度满足隔离层10对外延片附加应力小的条件，厚度范围设定为10-10000nm。
本实施例，G电极区域截面宽度设定为2um，D、S电极截面宽度设定为5um，使用Si基外延片，使用H离子对P-GaN层8进行钝化，H离子和P-GaN中的Mg形成Mg-H络合物，使P-GaN层8转化为高阻GaN层9，D、G和S、G电极区域之间高阻GaN层9的宽度分别为20um和2.5um，使用Si3N4作为隔离层10起隔离和保护作用，Si3N4层厚度为100nm，图2显示了制备高阻GaN层9，并沉积隔离层10后器件有源区一个重复单元的截面结构。
S200，在外延片上无源区制备ISO隔离区11，参照图3所示；
S210，通过外延片清洗、涂胶、光刻、显影，对器件有源区使用光刻胶进行保护；
S220，使用高能离子注入外延片无源区，破坏掉无源区中GaN沟道层5、AlN***层6、AlGaN势垒层7的内部晶格结构，使其变为高阻态，起电性隔离的作用，制备ISO隔离区11；
相应地，可以使用H、F等轻离子注入外延片无源区，进行ISO隔离工艺，隔离区的宽度满足有源区电性隔离作用即可，宽度范围设定为1-1000um；
本实施例，使用高能离子F注入，注入角度为7度，分三次注入，三次注入能量和剂量分别为140 KeV和1.2e14cm-3、80 KeV和0.6e14cm-3、40 KeV和0.4e14cm-3，ISO隔离区宽度为20um，图3显示了制备ISO隔离区11后器件的表面结构。
S300，在外延片部分D电极区域制备第一D电极槽13，第一D电极槽13的截面宽度小于D电极区域P-GaN层8截面宽度；在S电极区域制备S电极槽12且不保留P-GaN层8，参照图4所示；
S310，通过外延片清洗、涂胶、光刻、显影，对部分D电极区域和S电极区域外使用光刻胶进行保护；
S320，对部分D电极区域、S电极区域使用ICP干法刻蚀进行刻蚀，在部分D电极区域制备第一D电极槽13，第一D电极槽13的截面宽度小于D电极区域P-GaN层8截面宽度；在S电极区域制备S电极槽12且不保留P-GaN层8，随后清洗掉光刻胶；
相应地，第一D电极槽13和S电极槽12深度从隔离层10上表面向下延伸至AlGaN势垒层7内部，第一D电极槽13截面宽度小于D电极区域截面宽度，S电极槽12截面宽度等于D电极区域截面宽度；
本实施例，使用Cl2进行ICP干法刻蚀，刻蚀速率为10nm/min以保证刻蚀的精确度，Si3N4层10的厚度为100nm，P-GaN层8的厚度为80nm，AlGaN势垒层7的厚度为20nm，设置第一D电极槽13和S电极槽12下表面位于AlGaN势垒层7上表面下方10nm处，因此槽深100nm+80nm+10nm=190nm，选用的刻蚀时间为19min，刻蚀深度为190nm，S电极槽12宽度为5um，第一D电极槽13宽度为3um，图4显示了制备第一D电极槽13、S电极槽12后器件有源区一个重复单元的截面结构。
S400，在外延片上第一D电极槽13、S电极槽12内分别制备第一D电极15和第一S电极14，参照图5所示；
S410，可选地，可以使用金属剥离工艺，通过外延片清洗、涂胶、光刻、显影，对第一D电极槽13、S电极槽12区域外使用光刻胶进行保护，在第一D电极槽13、S电极槽12内沉积相应厚度的欧姆接触金属，制备第一D电极15和第一S电极14，随后清洗掉光刻胶；
S420，可选地，可以使用金属刻蚀工艺，先在外延片上沉积相应厚度的欧姆接触金属，通过外延片涂胶、光刻、显影，对第一D电极槽13、S电极槽12区域使用光刻胶进行保护，使用ICP干法刻蚀将第一D电极槽13、S电极槽12区域外金属刻蚀掉，刻蚀深度不小于沉积的相应厚度的欧姆接触金属，制备第一D电极15和第一S电极14，随后清洗掉光刻胶；
相应地，第一D电极15和第一S电极14上表面平行于P-GaN层8上表面，第一D电极15和第一S电极14截面宽度和第一D电极槽13、S电极槽12截面宽度相等，与下方二维电子气形成良好的欧姆接触。
本实施例，使用金属剥离工艺，通过外延片清洗、涂胶、光刻、显影，对第一D电极槽13、S电极槽12区域外使用光刻胶进行保护，在第一D电极槽13、S电极槽12内沉积10nmTi+80nmAl作为欧姆接触金属，制备第一D电极15和第一S电极14，随后清洗掉光刻胶，850℃高温退火30s使第一D电极15和第一S电极14欧姆接触金属与下方二维电子气连接，形成良好的欧姆接触，此时第一D电极15和第一S电极14上表面平行于P-GaN层8上表面，第一D电极15和第一S电极14截面宽度分别为3um和5um，图5显示了制备第一D电极15和第一S电极14后器件有源区一个重复单元的截面结构。
S500，在外延片上G电极区域、剩余D电极区域分别制备G电极槽16和第二D电极槽17，参照图6所示；
S510，通过外延片清洗、涂胶、光刻、显影，对G电极区域和剩余D电极区域外使用光刻胶进行保护；
S520，对G电极区域、剩余D电极区域使用ICP干法刻蚀进行刻蚀，在G电极区域、剩余D电极区域分别制备G电极槽16和第二D电极槽17，随后清洗掉光刻胶。
相应地，G电极槽16和第二D电极槽17的深度从隔离层10上表面向下延伸至P-GaN层8上表面，G电极槽16的截面宽度等于G电极区域截面宽度，第二D电极槽17截面宽度小于D电极区域截面宽度，第二D电极槽17截面宽度即D电极区域保留的P-GaN层8截面宽度，D电极区域保留的P-GaN层8截面宽度过小，会导致本发明提出的增益效果不明显，截面过大会引起器件击穿电压降低，设定D电极区域保留的P-GaN层8截面宽度范围为1-5um，第一D电极槽13和第二D电极槽17截面宽度之和等于D电极区域截面宽度；
本实施例，使用Cl2进行ICP干法刻蚀，刻蚀速率为10nm/min以保证刻蚀的精确度，Si3N4层10的厚度为100nm，G电极槽16和第二D电极槽17的深度为100nm，因此选用的刻蚀时间为10min，刻蚀深度为100nm，G电极槽16宽度2um，第二D电极槽17截面宽度2um，D电极区域保留的P-GaN层8截面宽度也为2um，图6显示了制备G电极槽16和第二D电极槽17后器件有源区一个重复单元的截面结构。
，在外延片上G电极槽16、第一、二D电极槽13、17和S电极槽12内分别制备G电极18、第二D电极20和第二S电极19；整个器件制备完毕，参照图7所示；
S610，可选地，可以使用金属剥离工艺，通过外延片清洗、涂胶、光刻、显影，对G电极槽16、第一、二D电极槽13、17和S电极槽12区域外使用光刻胶进行保护，在G电极槽16、第一、二D电极槽13、17和S电极槽12内沉积相应厚度的肖特基接触金属，分别制备G电极18、第二D电极20和第二S电极19，随后清洗掉光刻胶；
S620，可选地，可以使用金属刻蚀工艺，先沉积相应厚度的肖特基接触金属，通过外延片涂胶、光刻、显影，对G电极槽16、第一、二D电极槽13、17和S电极槽12区域使用光刻胶进行保护，使用ICP干法刻蚀将G电极槽16、第一、二D电极槽13、17和S电极槽12区域外金属刻蚀掉，刻蚀深度不小于沉积的相应厚度的肖特基接触金属，分别制备G电极18、第二D电极20和第二S电极19，随后清洗掉光刻胶；
相应地，G电极18、第二D电极20和第二S电极19上表面和隔离层10平行，G电极18下表面和P-GaN层8上表面接触，截面宽度与G电极槽16截面宽度相等，第二D电极20下表面和P-GaN层8和第一D电极15上表面接触，截面宽度与第一、二D电极槽13、17截面宽度之和相等，第二S电极19下表面和第一S电极14上表面接触，截面宽度与S电极槽12截面宽度相等；
本实施例，使用金属剥离工艺，通过外延片清洗、涂胶、光刻、显影，对G电极槽16、第一、二D电极槽13、17和S电极槽12区域外使用光刻胶进行保护，在G电极槽16、第一、二D电极槽13、17和S电极槽12内40nmNi+60nmAu做肖特基接触金属，分别制备G电极18、第二D电极20和第二S电极19，随后清洗掉光刻胶，此时G电极18、第二D电极20和第二S电极19上表面和隔离层10平行，G电极18下表面和P-GaN层8上表面接触，截面宽度为2um，第二D电极20下表面和P-GaN层8和第一D电极15上表面接触，截面宽度为5um，第二S电极19下表面和第一S电极14上表面接触，截面宽度为5um；
整个器件制备完毕，图7显示了制备G电极18、第二D电极20和第二S电极19后器件有源区一个重复单元的截面结构。
进一步介绍本案器件结构：
参照图7所示，一种高频通流稳定的GaN HEMT器件，包括：
外延片和隔离层10；
所述外延片上G、D、S电极区域外P-GaN层8均被钝化为高阻GaN层9，G、D、S电极区域P-GaN层8截面宽度和G、D、S电极区域截面宽度相等；
所述外延片上无源区设有从隔离层10上表面向下延伸至掺C高阻GaN层4的ISO隔离区11；
所述外延片上设有从隔离层10上表面向下延伸至AlGaN势垒层7内部的第一D电极槽13和S电极槽12，第一D电极槽13截面宽度小于D电极区域截面宽度，S电极槽12截面宽度等于D电极区域截面宽度；
所述外延片上设有从隔离层10上表面向下延伸至P-GaN层8上表面的G电极槽16和第二D电极槽17，G电极槽16的截面宽度等于G电极区域截面宽度，第二D电极槽17截面宽度小于D电极区域截面宽度；
所述第一D电极槽13和第二D电极槽17截面宽度之和等于D电极区域截面宽度；
所述第一D电极槽13、S电极槽12内设有第一D电极15和第一S电极14，第一D电极15和第一S电极14上表面平行于P-GaN层8上表面，与下方二维电子气形成良好的欧姆接触；
所述G电极槽16、第一、二D电极槽13、17和S电极槽12内设有上表面和隔离层10平行的G电极18、第二D电极20和第二S电极19，G电极18下表面和P-GaN层8上表面接触，第二D电极20下表面和P-GaN层8和第一D电极15上表面接触，第二S电极19下表面和第一S电极14上表面接触；
所述G电极18和下方P-GaN层8形成肖特基接触，所述第二D电极20和P-GaN层8形成肖特基接触，和第一D电极15形成电性互联，所述第二S电极19和第一S电极14形成电性互联。
本发明在D电极区域创新性的形成一个和通道，第二D电极、P-GaN层会形成肖特基二极管，P-GaN层、AlGaN势垒层和GaN本征层会形成PiN二极管，关态条件下，第一D电极高电压使关态条件下本应该被吸引到D电极的部分二维电子气分流到P-GaN层、AlGaN势垒层和GaN本征层形成的PiN二极管中储存，第二D电极高电压使关态条件下已经被吸引到第一D电极的部分二维电子气进入第二D电极、P-GaN层形成的肖特基二极管中储存，二维电子气在第二D电极、P-GaN层形成的肖特基二极管，P-GaN层、AlGaN势垒层和GaN本征层形成的PiN二极管中储存时，相较于在D电极欧姆金属中储存，关态条件下释放的时间常数要大得多，器件即使在低频条件下工作，第二D电极、P-GaN层形成的肖特基二极管，P-GaN层、AlGaN势垒层和GaN本征层形成的PiN二极管中储存的二维电子气不会被释放，保证了器件在高频和低频条件下具备同样的工作机制，解决了由于该部分原因造成的器件在高频条件下导通电阻上升的现象，使器件在高频和低频条件下导通电阻和通流能力更加稳定。
并且本案提出的一种高频通流稳定的GaN HEMT器件（参照图7所示）和正常结构的P-GaN增强型GaN HEMT器件的制备工艺兼容，不增加额外的工艺步骤。
相同工艺条件下，参照表1所示，本文所述的高频通流稳定的GaN HEMT器件（本器件）相比正常结构的P-GaN增强型GaN HEMT器件（对比器件），100K HZ频率条件下动态电阻与10KHZ频率条件下动态电阻的比值由1.5提升到1.3，500KHZ频率条件下动态电阻与10KHZ频率条件下动态电阻的比值由1.8提升到1.4，本器件在高频条件下导通电阻和通流能力更加稳定，且工作频率越高，本器件相对对比器件高频条件下导通电阻和通流能力稳定的优势更明显，可以有力的促进P-GaN增强型GaN HEMT器件在高频领域的应用：
表1：
Sample 动态电阻比@100K HZ VS 10HZ 动态电阻比@500K HZ VS 10HZ
本器件 1.3 1.4
对比器件 1.5 1.8
对于本案所公开的内容，还有以下几点需要说明：
本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种高频通流稳定的GaN HEMT器件的制备方法，其特征在于，包括以下步骤：
步骤S100，在外延片制备高阻GaN层（9），并沉积隔离层（10）；
步骤S200，在外延片上无源区制备ISO隔离区（11）；
步骤S300，在外延片D电极区域制备第一D电极槽（13）；在S电极区域制备S电极槽（12）且不保留P-GaN层（8）；
步骤S400，在外延片上第一D电极槽（13）、S电极槽（12）内分别制备第一D电极（15）和第一S电极（14）；
步骤S500，在外延片的G电极区域制备G电极槽（16）、D电极区域制备第二D电极槽（17）；
步骤S600，在外延片上G电极槽（16）、第一D电极槽（13）、第二D电极槽（17）和S电极槽（12）内分别制备G电极（18）、第二D电极（20）和第二S电极（19）；整个器件制备完毕。
2.根据权利要求1所述的一种高频通流稳定的GaN HEMT器件的制备方法，其特征在于，步骤S100包括：
步骤S110，选用Si、SiC或GaN衬底制作外延片；
步骤S120，通过外延片清洗、涂胶、光刻、显影，对外延片上D、S、G电极区域使用光刻胶进行保护，对D、S、G电极区域外未使用光刻胶保护区域进行P-GaN层（8）钝化，使P-GaN层（8）转化为高阻GaN层（9），随后清洗掉光刻胶，并沉积相应厚度的隔离层（10）。
3.根据权利要求1所述的一种高频通流稳定的GaN HEMT器件的制备方法，其特征在于，所述外延片从下而上依次包括衬底（1）、AlN间隔层（2）、Al组分渐变缓冲AlGaN层（3）、掺C高阻GaN层（4）、GaN沟道层（5）、AlN***层（6）、AlGaN势垒层（7）和P-GaN层（8）。
4.根据权利要求1所述的一种高频通流稳定的GaN HEMT器件的制备方法，其特征在于，步骤S200包括：
步骤S210，通过外延片清洗、涂胶、光刻、显影，对器件有源区使用光刻胶进行保护；
步骤S220，使用高能离子注入外延片无源区，破坏掉无源区中GaN沟道层（5）、AlN***层（6）、AlGaN势垒层（7）的内部晶格结构，使其变为高阻态，起电性隔离的作用，制备ISO隔离区（11）。
5.根据权利要求1所述的一种高频通流稳定的GaN HEMT器件的制备方法，其特征在于，步骤S300包括：
步骤S310，通过光刻显影工艺，对D电极区域和S电极区域外使用光刻胶进行保护；
步骤S320， D电极区域、S电极区域使用ICP干法刻蚀进行刻蚀，D电极区域制备第一D电极槽（13），第一D电极槽（13）的截面宽度小于D电极区域P-GaN层（8）截面宽度；在S电极区域制备S电极槽（12）且不保留P-GaN层（8），随后清洗掉光刻胶。
6.根据权利要求1所述的一种高频通流稳定的GaN HEMT器件的制备方法，其特征在于，使用金属剥离工艺或金属刻蚀工艺在第一D电极槽（13）和S电极槽（12）内分别制备第一D电极（15）和第一S电极（14）。
7.根据权利要求1所述的一种高频通流稳定的GaN HEMT器件的制备方法，其特征在于，步骤500包括：
步骤S510，通过外延片清洗、涂胶、光刻、显影，对G电极区域和剩余D电极区域外使用光刻胶进行保护；
步骤S520，对G电极区域、剩余D电极区域使用ICP干法刻蚀进行刻蚀，在G电极区域、剩余D电极区域分别制备G电极槽（16）和第二D电极槽（17），随后清洗掉光刻胶。
8.根据权利要求1所述的一种高频通流稳定的GaN HEMT器件的制备方法，其特征在于，使用金属剥离工艺或金属刻蚀工艺在G电极槽（16）、第一D电极槽（13）、第二D电极槽（17）和S电极槽（12）内分别制备G电极（18）、第二D电极（20）和第二S电极（19）；
整个器件制备完毕。
9.一种高频通流稳定的GaN HEMT器件，通过权利要求1-8任一项所述的一种高频通流稳定的GaN HEMT器件的制备方法制备，其特征在于，包括外延片和隔离层（10）；
所述外延片上G、D、S电极区域外的P-GaN层（8）被钝化为高阻GaN层（9）；
所述外延片上无源区设有从隔离层（10）上表面向下延伸至掺C高阻GaN层（4）的ISO隔离区（11）；
所述外延片上设有从隔离层（10）上表面向下延伸至AlGaN势垒层（7）内部的第一D电极（15）和第一S电极（14）；
所述外延片上设有从隔离层（10）上表面向下延伸至P-GaN层（8）上表面的G电极槽（16）和第二D电极槽（17）；
所述G电极槽（16）、第一D电极槽（13）、第二D电极槽（17）和S电极槽（12）内设有上表面和隔离层（10）平行的G电极（18）、第二D电极（20）和第二S电极（19）；所述G电极（18）下表面和P-GaN层（8）上表面接触；所述第二D电极（20）下表面分别与P-GaN层（8）和第一D电极（15）上表面接触；所述第二S电极（19）下表面和第一S电极（14）上表面接触。
10.根据权利要求9所述的一种高频通流稳定的GaN HEMT器件，其特征在于，所述第一D电极（15）、第一S电极（14）和下方二维电子气形成欧姆接触，所述G电极（18）和下方P-GaN层（8）形成肖特基接触，所述第二D电极（20）和P-GaN层（8）形成肖特基接触，和第一D电极（15）形成电性互联，所述第二S电极（19）和第一S电极（14）形成电性互联。
CN202311743785.7A 2023-12-19 2023-12-19 一种高频通流稳定的GaN HEMT器件及其制备方法 Active CN117423694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311743785.7A CN117423694B (zh) 2023-12-19 2023-12-19 一种高频通流稳定的GaN HEMT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311743785.7A CN117423694B (zh) 2023-12-19 2023-12-19 一种高频通流稳定的GaN HEMT器件及其制备方法

Publications (2)

Publication Number Publication Date
CN117423694A CN117423694A (zh) 2024-01-19
CN117423694B true CN117423694B (zh) 2024-02-13

Family

ID=89532879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311743785.7A Active CN117423694B (zh) 2023-12-19 2023-12-19 一种高频通流稳定的GaN HEMT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117423694B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084653A (ja) * 2010-10-08 2012-04-26 Advanced Power Device Research Association 半導体装置およびその製造方法
CN103779208A (zh) * 2014-01-02 2014-05-07 中国电子科技集团公司第五十五研究所 一种低噪声GaN HEMT器件的制备方法
WO2019155504A1 (ja) * 2018-02-06 2019-08-15 日産自動車株式会社 半導体装置
CN115831745A (zh) * 2022-11-30 2023-03-21 扬州扬杰电子科技股份有限公司 一种垂直导电沟道增强型Si基GaN- HEMT器件的制备方法
CN116230535A (zh) * 2023-04-19 2023-06-06 扬州扬杰电子科技股份有限公司 一种防止AlGaN过刻蚀的GaN-HEMT器件的制备方法
CN116504631A (zh) * 2023-04-19 2023-07-28 扬州扬杰电子科技股份有限公司 一种自对准栅金属增强型GaN-HEMT器件及其制备方法
CN219513047U (zh) * 2023-04-19 2023-08-11 扬州扬杰电子科技股份有限公司 减小高频电流崩塌效应的GaN-HEMT器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5998446B2 (ja) * 2011-09-29 2016-09-28 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084653A (ja) * 2010-10-08 2012-04-26 Advanced Power Device Research Association 半導体装置およびその製造方法
CN103779208A (zh) * 2014-01-02 2014-05-07 中国电子科技集团公司第五十五研究所 一种低噪声GaN HEMT器件的制备方法
WO2019155504A1 (ja) * 2018-02-06 2019-08-15 日産自動車株式会社 半導体装置
CN115831745A (zh) * 2022-11-30 2023-03-21 扬州扬杰电子科技股份有限公司 一种垂直导电沟道增强型Si基GaN- HEMT器件的制备方法
CN116230535A (zh) * 2023-04-19 2023-06-06 扬州扬杰电子科技股份有限公司 一种防止AlGaN过刻蚀的GaN-HEMT器件的制备方法
CN116504631A (zh) * 2023-04-19 2023-07-28 扬州扬杰电子科技股份有限公司 一种自对准栅金属增强型GaN-HEMT器件及其制备方法
CN219513047U (zh) * 2023-04-19 2023-08-11 扬州扬杰电子科技股份有限公司 减小高频电流崩塌效应的GaN-HEMT器件

Also Published As

Publication number Publication date
CN117423694A (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
CN103137618B (zh) 局部载流子寿命减少
US8957494B2 (en) High-voltage Schottky diode and manufacturing method thereof
TWI480951B (zh) 用於半導體元件之寬溝渠終端結構
CN102376760B (zh) 增强式高电子移动率晶体管及其制造方法
WO2021017954A1 (zh) 微电子器件及微电子器件制作方法
CN208028062U (zh) 一种增强型和耗尽型GaN HEMT集成结构
CN111029408A (zh) 一种集成esd的vdmos器件及制备方法
CN102088020B (zh) 功率mos晶体管内集成肖特基二极管的器件及制造方法
US6459133B1 (en) Enhanced flux semiconductor device with mesa and method of manufacturing same
CN115101408A (zh) 一种Si基GaN- HEMT器件的制备方法
CN109979821A (zh) 一种半导体器件及其制作方法
CN117423694B (zh) 一种高频通流稳定的GaN HEMT器件及其制备方法
CN219513047U (zh) 减小高频电流崩塌效应的GaN-HEMT器件
CN111341773A (zh) 增强型和耗尽型的集成功率器件及其制作方法
CN116581144A (zh) 宽禁带半导体材料构成的槽栅mosfet器件及其制造方法
CN105308721B (zh) 在氮化镓器件和集成电路中制备自对准隔离的方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
CN115831745A (zh) 一种垂直导电沟道增强型Si基GaN- HEMT器件的制备方法
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN115117151A (zh) 一种具复合元胞结构的igbt芯片及其制作方法
CN211017088U (zh) 一种集成esd的vdmos器件
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
CN117423726A (zh) 一种增加器件鲁棒性的GaN HEMT器件及其制备方法
CN108389857B (zh) 提高维持电压的多晶硅假栅静电释放器件及其制作方法
TWI578403B (zh) 溝渠式蕭基二極體及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant