CN109326522A - 一种金刚石异质结二极管器件的制备方法 - Google Patents

一种金刚石异质结二极管器件的制备方法 Download PDF

Info

Publication number
CN109326522A
CN109326522A CN201811385900.7A CN201811385900A CN109326522A CN 109326522 A CN109326522 A CN 109326522A CN 201811385900 A CN201811385900 A CN 201811385900A CN 109326522 A CN109326522 A CN 109326522A
Authority
CN
China
Prior art keywords
layer
diamond
etching
epitaxial
etch mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811385900.7A
Other languages
English (en)
Other versions
CN109326522B (zh
Inventor
郁鑫鑫
周建军
孔月婵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201811385900.7A priority Critical patent/CN109326522B/zh
Publication of CN109326522A publication Critical patent/CN109326522A/zh
Application granted granted Critical
Publication of CN109326522B publication Critical patent/CN109326522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出的是一种金刚石异质结二极管器件的制备方法,具体实施步骤包括(1)高掺杂金刚石衬底上进行轻掺杂金刚石外延层、应力调节层和种子层的制作;(2)应力调节层和种子层的部分刻蚀以及侧向保护层的制作;(3)横向外延种子层的保护和外延区域保护层的去除;(4)横向外延层的生长;(5)横向外延层的部分去除和外延层、种子层、侧向保护层、介质层和应力调节层的去除;(6)金刚石表面处理和掺杂外延层的横向生长;(7)外延层的部分刻蚀;(8)正面和背面欧姆接触的制备。本发明具有可实现高质量pn结界面、提升结的耐压能力、器件导通电阻低、高温稳定性好、正向承受电流能力高等优点。

Description

一种金刚石异质结二极管器件的制备方法
技术领域
本发明涉及的是一种金刚石异质结二极管器件的制备方法,属于半导体器件制备技术领域。
背景技术
金刚石材料具有击穿电场强、热导率高等优异的物理和化学特性,是制备高性能电子器件的优选材料。然而,由于金刚石材料生长和掺杂难度大,制约了金刚石电子器件的进一步发展。尤其在掺杂方面,金刚石虽然可以通过硼掺杂实现p型掺杂,并可以获得低的材料方阻,而通常采用的磷掺杂虽然可以实现n型导电,但难以获得低的方阻,因此限制了金刚石pn结型器件的研制进度。
针对上述问题,现有技术中多采用异质结的方法来避开金刚石材料n掺杂的难题,选用可以容易实现n性掺杂的材料和金刚石来形成pn结,如AlN/金刚石异质结等,但由于晶格匹配和热匹配等问题,直接在金刚石上生长高质量的Si、GaAs以及GaN等材料难度很大,也很难获得高质量的界面。
发明内容
本发明针对现有pn结型金刚石器件n型掺杂区域电阻高导致器件串联电阻高以及难获得高质量异质结界面的问题,通过GaN异质外延生长技术和横向外延生长技术的结合,提出一种可获得高质量GaN和金刚石界面的一种金刚石异质结二极管器件的制备方法。
本发明的技术解决方案:一种金刚石异质结二极管器件的制备方法,包括如下步骤:
(1)在洁净的高掺杂p型单晶或多晶金刚石衬底上生长轻掺杂p型金刚石外延层,采用PLD、ALD或溅射的方法在高温下淀积形成由AlN和SiO2等其他氧化物材料形成的多层复合结构应力调节层和采用MOCVD或MBE方法外延生长的GaN种子层;
(2)在样品表面生长Si3N4、SiO2或Ni等单层或多层介质或金属结构A刻蚀掩模层,通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后采用湿法或干法工艺,刻蚀无光刻胶保护区域的A刻蚀掩模层,通过丙酮等有机清洗去除光刻胶,以剩余A刻蚀掩模层为掩模采用氯基等离子体刻蚀方法刻蚀无掩模区域种子层,采用氯基等离子体和缓冲氢氟酸溶液交替刻蚀方法刻蚀应力调节层;
(3)采用干法或湿法刻蚀工艺去除A刻蚀掩模层,然后淀积氮化硅或氧化硅侧向保护层,采用大面积刻蚀技术形成侧向保护层;
(4)在样品表面淀积氮化硅或氧化硅介质层,采用大面积刻蚀技术,刻蚀部分介质层和侧向保护层,漏出部分种子层;
(5)通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后刻蚀无光刻胶保护区域的介质层,通过丙酮等有机清洗去除光刻胶;
(6)在光催化条件下利用氢氧化铵或氢氧化钠的热碱溶液进行表面清洁,完成清洁后利用去离子水清洗干净样品,利用横行外延技术生长GaNA外延层;
(7)在样品表面生长Si3N4、SiO2或Ni等单层或多层介质或金属结构的B刻蚀掩模层,通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后刻蚀无光刻胶保护区域的B刻蚀掩模层,采用丙酮等有机试剂清洗去除光刻胶,用剩余B刻蚀掩模层为掩模采用氯基等离子体刻蚀方法分别刻蚀GaNA外延层和GaN种子层;
(8)采用样品表面朝下放置在酸性溶液中通过超声进行刻蚀去除的湿法刻蚀技术,分别刻蚀去除B刻蚀掩模层、侧向保护层、介质层和应力调节层;
(9)采用浓硫酸和双氧水混合溶液处理、盐酸溶液处理和低功率Ar等离子体处理结合的金刚石表面处理技术对轻掺杂金刚石外延层表面进行处理,然后外延生长Si掺杂GaNB外延层,利用氯等离子体大面刻蚀进行平坦化处理;
(10)在样品表面淀积Si3N4、SiO2或Ni等单层或多层介质或金属结构的C刻蚀掩模层,通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后刻蚀无光刻胶保护区域的C刻蚀掩模层,采用丙酮等有机试剂清洗去除光刻胶,用剩余C刻蚀掩模层为掩模采用氯基等离子体刻蚀方法刻蚀GaNA外延层和GaNB外延层;
(11)采用湿法刻蚀去除C刻蚀掩模层,在样品的下表面淀积Ni、Pt、Au等高功函数金属作为直接接触的单层或多层金属的金刚石欧姆接触金属层;
(12)通过常规正胶剥离的方法在正面制备B外延层10,采用Ti、Al、Ta等低功函数金属作为直接接触的单层或多层金属的欧姆接触层,在氮气气氛下进行500℃到800℃合金处理。
本发明的优点:
(1)可实现高质量pn结界面,提升结的耐压能力;
(2)器件导通电阻低;
(3)高温稳定性好;
(4)正向承受电流能力高。
附图说明
附图1~图12是一种金刚石异质结二极管器件的制备流程图。
图中1是金刚石衬底,2是轻掺杂金刚石外延层,3是应力调节层,4是种子层,5是A刻蚀掩模层,6是侧向保护层,7是介质层,8是A外延层,9是B刻蚀掩模层,10是B外延层,11是C刻蚀掩模层,12是金刚石欧姆接触金属层,13是欧姆接触层。
具体实施方式
下面根据实施例进一步说明本发明的技术方案。
一种金刚石异质结二极管器件的制备方法,包括在高掺杂金刚石衬底上进行轻掺杂金刚石外延层、应力调节层和种子层的制作;应力调节层和种子层的部分刻蚀以及侧向保护层的制作;横向外延种子层的保护和外延区域保护层的去除;横向外延层的生长;横向外延层的部分去除和外延层、种子层、侧向保护层、介质层和应力调节层的去除;金刚石表面处理和掺杂外延层的横向生长;外延层的部分刻蚀;正面和背面欧姆接触的制备。其具体方法包括如下步骤:
(1)在洁净的掺杂浓度2E19cm-3的硼掺杂单晶金刚石衬底1上,利用MPCVD方法生长外延200nm、硼掺杂浓度1E15cm-3的轻掺杂金刚石外延层2,利用PLD设备在600℃淀积20nmSiO2/20nm AlN/10nm SiO2/50nm AlN的多层结构应力调节层3,采用MOCVD方法外延生长1um厚的GaN种子层4,如图1所示;
(2)在样品表面利用ALD方法淀积100nm的Al2O3,然后用电子束蒸发100nm的Ni形成A刻蚀掩模层5,通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后采用盐酸溶液湿法刻蚀Ni和Al2O3,从而刻蚀无光刻胶保护区域的A刻蚀掩模层5,通过丙酮等有机清洗去除光刻胶,以剩余A刻蚀掩模层5为掩模在ICP设备中以氯气为刻蚀气体,刻蚀无掩模区域GaN种子层4,在ICP设备中以氯气为刻蚀气体,在10W功率下刻蚀AlN,采用氟化氨溶液(体积分数40%)和氢氟酸溶液(体积分数449%)以体积配比为15:1配制缓冲氢氟酸溶液刻蚀SiO2,通过交替刻蚀去除暴露出来的应力调节层3,如图2所示;
(3)采用盐酸溶液湿法刻蚀去除A刻蚀掩模层5,然后采用PECVD方法淀积200nm的氮化硅侧向保护层6,在ICP设备中用六氟化硫气体,腔体气压2mtorr进行大面积刻蚀,形成侧向保护层6,如图3所示;
(4)在样品表面利用PECVD方法淀积1um氮化硅介质层7,在ICP设备中用六氟化硫气体,腔体压力20mtorr下大面积刻蚀500nm厚的氮化硅介质层7和侧向保护层6,漏出部分种子层4,如图4所示;
(5)通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后在ICP设备中利用六氟化硫气体刻蚀无光刻胶保护区域的氮化硅介质层7,通过丙酮等有机清洗去除光刻胶,如图5所示;
(6)在氙灯光催化条件下利用50℃氢氧化铵水溶液表面清洁处理1min,完成清洁后利用去离子水清洗干净样品,利用MOCVD设备横行外延技术生长2um的GaN A外延层8,如图6所示;
(7)在样品用PECVD生长500nm的SiO2B刻蚀B刻蚀掩模层9,通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后在ICP设备中用六氟化硫气体刻蚀无光刻胶保护区域的500nmSiO2 B刻蚀掩模层9,采用丙酮等有机试剂清洗去除光刻胶,用剩余B刻蚀掩模层9为掩模在ICP设备中以氯气为刻蚀气体,在100W刻蚀功率下刻蚀无掩模区域GaN A外延层8和GaN种子层4,如图7所示;
(8)采用样品表面朝下放置在氢氟酸溶液中通过超声进行刻蚀去除的湿法刻蚀技术,分别刻蚀去除刻蚀B刻蚀掩模层9、氮化硅侧向保护层6、氮化硅介质层7和应力调节层3,如图8所示;
(9)依次采用浓硫酸和双氧水混合溶液、盐酸溶液和10W功率的Ar等离子体处理轻掺杂金刚石外延层2表面,然后用MOCVD设备横向外延Si掺杂浓度1E19cm-3厚1um 的GaN B外延层10,利用ICP进行氯等离子体大面刻蚀平坦化处理,如图9所示;
(10)在样品表面利用PECVD淀积500nm的SiO2 C刻蚀掩模层11,通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后在ICP设备中利用六氟化硫气体刻蚀无光刻胶保护区域的SiO2 C刻蚀掩模层11,采用丙酮等有机试剂清洗去除光刻胶,用剩余C刻蚀掩模层11为掩模在ICP设备中利用氯气,在30W功率下刻蚀GaN A外延层8和GaN B外延层10,如图10所示;
(11)采用氢氟酸溶液湿法刻蚀去除SiO2 C刻蚀掩模层11,在样品的下表面用电子束蒸发台淀积30nm Ni/100nm Au的金刚石欧姆接触金属层12,如图11所示;
(12)通过常规正胶剥离的方法在蒸发剥离20nm Ti/100nm Au作为B外延层10的欧姆接触层13,在氮气气氛下,进行700℃合金处理1min,如图12所示。
本发明基于GaN异质外延生长技术和横向外延生长技术,开发了一种金刚石异质结二极管器件的制备方法,具有导通电阻低、耐压高、高温稳定性好和承受电流能力高的特点,可应用于金刚石二极管功率开关器件以及相关器件的研制生产中。
以上所述仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,根据本发明的技术方案及其发明构思加以等同替换或改变,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种金刚石异质结二极管器件的制备方法,其特征是包括如下步骤:
①在洁净的高掺杂金刚石衬底(1)的上表面自下而上依次生长轻掺杂金刚石外延层(2),应力调节层(3)和种子层(4);
②在样品表面生长A刻蚀掩模层(5),通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后刻蚀无光刻胶保护区域的A刻蚀掩模层(5),通过有机试剂清洗去除光刻胶,以剩余的A刻蚀掩模层(5)为掩模刻蚀无掩模区域的种子层(4)和应力调节层(3);
③去除A刻蚀掩模层(5),然后采用大面积刻蚀技术淀积形成侧向保护层(6);
④在样品表面淀积介质层(7),采用大面积刻蚀技术,刻蚀部分介质层(7)和侧向保护层(6),漏出部分种子层(4);
⑤通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后刻蚀无光刻胶保护区域的介质层(7),通过有机试剂清洗去除光刻胶;
⑥在光催化条件下利用热碱溶液进行表面清洁,完成清洁后利用去离子水清洗干净样品,利用横行外延技术生长A外延层(8);
⑦在样品表面生长B刻蚀掩模层(9),通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后刻蚀无光刻胶保护区域的B刻蚀掩模层(9),采用有机试剂清洗去除光刻胶,用剩余的B刻蚀掩模层(9)为掩模分别刻蚀A外延层(8)和种子层(4);
⑧采用湿法刻蚀技术,分别刻蚀去除B刻蚀掩模层(9)、侧向保护层(6)、介质层(7)和应力调节层(3);
⑨采用金刚石表面处理技术对轻掺杂金刚石外延层(2)的表面进行处理,然后外延生长B外延层(10),并利用氯等离子体大面刻蚀进行平坦化处理;
⑩在样品表面淀积C刻蚀掩模层(11),通过常规光刻、显影工艺,利用光刻胶定义刻蚀区域,然后刻蚀无光刻胶保护区域的C刻蚀掩模层(11),采用有机试剂清洗去除光刻胶,用剩余C刻蚀掩模层(11)为掩模刻蚀A外延层(8)和B外延层(10);
⑪采用湿法刻蚀去除C刻蚀掩模层(11),在样品的下表面淀积金刚石欧姆接触金属层(12);
⑫通过常规正胶剥离的方法在样品的上表面制备B外延层(10)的欧姆接触层(13),并进行合金处理。
2.根据权利要求1所述的一种带场板的肖特基结金刚石二极管器件的制备方法,其特征是所述高掺杂金刚石衬底(1)为单晶或多晶,掺杂类型为p型,掺杂浓度高于1E19cm-3;轻掺杂金刚石外延层(2)的掺杂类型为p型,掺杂浓度在1E14cm-3到1E17cm-3之间;应力调节层(3)为AlN和SiO2氧化物材料形成的多层复合结构,该结构最顶层为AlN材料,最底层为氧化物材料,采用PLD、ALD或溅射的方法在500℃以上温度条件下淀积形成;种子层(4)、A外延层(8)和B外延层(10)为GaN材料,采用MOCVD或MBE方法外延生长,种子层(4)的厚度大于500nm,A外延层(8)和B外延层(10)通过横向外延生长直至闭合,B外延层(10)中硅掺杂浓度大于5E18cm-3
3.根据权利要求1所述的一种带场板的肖特基结金刚石二极管器件的制备方法,其特征是所述A刻蚀掩模层(5)、B刻蚀掩模层(9)和C刻蚀掩模层(11)为氯等离子体刻蚀具有高的抗刻蚀性的单层或多层介质或金属结构,采用氟基等离子体刻蚀或非强氧化性酸性溶液进行刻蚀。
4.根据权利要求1所述的一种带场板的肖特基结金刚石二极管器件的制备方法,其特征是所述种子层(4)、A外延层(8)和B外延层(10)的刻蚀采用氯基等离子体刻蚀,等离子体中不含氧等离子;所述应力调节层(3)的刻蚀采用氯基等离子体和缓冲氢氟酸溶液交替刻蚀,氯基等离子体刻蚀功率低于20W,缓冲氢氟酸溶液中体积分数40%氟化氨溶液和体积分数49%氢氟酸溶液的体积比配比大于10:1。
5.根据权利要求1所述的一种带场板的肖特基结金刚石二极管器件的制备方法,其特征是所述侧向保护层(6)和介质层(7)同时为氮化硅或氧化硅介质,步骤③中的大面积刻蚀技术采用等离子干法刻蚀方法,刻蚀腔体气压低于4mtorr;步骤④中大面积刻蚀技术的腔体气压高于10mtorr,种子层(4)漏出部分的高度大于200nm。
6.根据权利要求1所述的一种带场板的肖特基结金刚石二极管器件的制备方法,其特征是所述步骤⑥中的光催化条件的光波长低于365nm,碱溶液为氢氧化铵或氢氧化钠的水溶液,处理温度在40℃到80℃。
7.根据权利要求1所述的一种带场板的肖特基结金刚石二极管器件的制备方法,其特征是所述A外延层(8)和B外延层(10)的生长采用横向外延生长方法,横行生长速率是纵向生长速率的2倍以上。
8.根据权利要求1所述的一种带场板的肖特基结金刚石二极管器件的制备方法,其特征是所述湿法刻蚀技术所用溶液为酸性溶液,刻蚀过程样品表面朝下放置在溶液中通过超声进行刻蚀,去除B刻蚀掩模层(9)、侧向保护层(6)、介质层(7)和应力调节层(3)。
9.根据权利要求1所述的一种带场板的肖特基结金刚石二极管器件的制备方法,其特征是所述步骤⑨中的金刚石表面处理技术先采用浓硫酸和双氧水混合溶液处理,然后采用盐酸溶液处理,最后在低于20W的功率采用Ar等离子体处理。
10.根据权利要求1所述的一种带场板的肖特基结金刚石二极管器件的制备方法,其特征是所述步骤⑪中的欧姆接触层采用Ni、Pt、Au高功函数金属作为直接接触的单层或多层金属,在步骤⑫中,所述欧姆接触层(13)采用Ti、Al、Ta低功函数金属作为直接接触的单层或多层金属,合金在氮气气氛下,合金温度在500℃到800℃之间。
CN201811385900.7A 2018-11-20 2018-11-20 一种金刚石异质结二极管器件的制备方法 Active CN109326522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811385900.7A CN109326522B (zh) 2018-11-20 2018-11-20 一种金刚石异质结二极管器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811385900.7A CN109326522B (zh) 2018-11-20 2018-11-20 一种金刚石异质结二极管器件的制备方法

Publications (2)

Publication Number Publication Date
CN109326522A true CN109326522A (zh) 2019-02-12
CN109326522B CN109326522B (zh) 2022-09-09

Family

ID=65258004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811385900.7A Active CN109326522B (zh) 2018-11-20 2018-11-20 一种金刚石异质结二极管器件的制备方法

Country Status (1)

Country Link
CN (1) CN109326522B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068681A (zh) * 2021-11-17 2022-02-18 哈尔滨工业大学 基于金刚石肖特基二极管的高温工作的逻辑器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779208A (zh) * 2014-01-02 2014-05-07 中国电子科技集团公司第五十五研究所 一种低噪声GaN HEMT器件的制备方法
CN105118780A (zh) * 2015-07-30 2015-12-02 中国电子科技集团公司第五十五研究所 一种降低GaN HEMT器件欧姆接触电阻的方法
CN105826434A (zh) * 2016-03-23 2016-08-03 陕西科技大学 一种金刚石热沉GaN基LED制作方法
CN107393958A (zh) * 2017-04-25 2017-11-24 中国电子科技集团公司第五十五研究所 低导通电阻高阈值电压增强型GaN器件的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779208A (zh) * 2014-01-02 2014-05-07 中国电子科技集团公司第五十五研究所 一种低噪声GaN HEMT器件的制备方法
CN105118780A (zh) * 2015-07-30 2015-12-02 中国电子科技集团公司第五十五研究所 一种降低GaN HEMT器件欧姆接触电阻的方法
CN105826434A (zh) * 2016-03-23 2016-08-03 陕西科技大学 一种金刚石热沉GaN基LED制作方法
CN107393958A (zh) * 2017-04-25 2017-11-24 中国电子科技集团公司第五十五研究所 低导通电阻高阈值电压增强型GaN器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068681A (zh) * 2021-11-17 2022-02-18 哈尔滨工业大学 基于金刚石肖特基二极管的高温工作的逻辑器件及其制备方法
CN114068681B (zh) * 2021-11-17 2024-04-05 哈尔滨工业大学 基于金刚石肖特基二极管的高温工作的逻辑器件及其制备方法

Also Published As

Publication number Publication date
CN109326522B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
CN106887454B (zh) GaN基鳍栅增强型器件及其制作方法
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
CN110491932B (zh) 氮化镓肖特基二极管及其制作方法
CN108305834A (zh) 一种增强型氮化镓场效应器件的制备方法
CN108461543A (zh) 一种GaN HEMT器件及其制备方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN112531025B (zh) 高电子迁移率晶体管
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN108365008A (zh) 具p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
JP4765301B2 (ja) 半導体装置の製造方法
CN106298904A (zh) 带氮化镓***层的氮化镓基增强型器件及其制备方法
CN109326522A (zh) 一种金刚石异质结二极管器件的制备方法
CN106971943B (zh) 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法
CN104465403A (zh) 增强型AlGaN/GaN HEMT器件的制备方法
JP5056206B2 (ja) Iii族窒化物系半導体トランジスタおよびiii族窒化物半導体積層ウエハ
CN111755330A (zh) 一种半导体结构及其制造方法
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN207664047U (zh) 一种高性能常关型的GaN场效应晶体管
CN111223928A (zh) 栅指渐宽式GaN FinFET结构及其制备方法
CN110504299A (zh) 基于图形化再生长的GaN凹槽阳极肖特基二极管制备方法
CN113745107B (zh) 一种GaN器件的制作方法
CN113937196B (zh) 一种深紫外发光二极管结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant