CN101694851A - 一种具有p型浮空层的槽栅igbt - Google Patents

Abstract

一种具有P型浮空层的槽栅IGBT，属于半导体功率器件技术领域。本发明在积累层控制的沟槽栅绝缘栅双极型晶体管基础上引入了P型浮空层(11)，有效改善了槽栅底部的电场集中效应，大大提高了器件的击穿电压。同时，P型浮空层的存在引入了一个JFET区，在一定程度上起到了对积累层沟道势垒的屏蔽作用，大大减小了器件的泄漏电流；器件正向导通时，器件的饱和电流密度大为降低，从而大大提高了器件的短路安全工作区(SCSOA)。本发明在维持原有积累层控制的沟槽栅绝缘栅双极型晶体管低的正向导通压降、更大正向偏置安全工作区(FBSOA)和更大的闩锁电流密度的同时，减小了器件的泄漏电流，提高了器件的击穿电压，也使得器件的短路安全工作区大大提高。

Description

一种具有P型浮空层的槽栅IGBT

技术领域

一种具有P型浮空层的槽栅IGBT，属于半导体功率器件技术领域。

背景技术

绝缘栅双极型晶体管，是一种发展迅速、应用广泛的电力电子器件。它是利用MOSFET的输入阻抗高、驱动电路简单和双极型晶体管电流密度大、饱和压降低的优点而组合成的新器件。现广泛应用于电磁炉、UPS不间断电源、汽车电子点火器、变频器、马达传动***及其它能量转换装置。

IGBT最初于1982年提出，为穿通型结构，如图1所示，它是在高浓度的P⁺衬底(P⁺集电区)2上依次外延N型缓冲层3、N^-基区层4后制造成的绝缘栅双极型晶体管结构。由于存在N型缓冲层3，电场在N型缓冲层3中将得到终止，从而形成一个梯形的电场分布，如图1所示，故可利用较薄的N^-基区即可得到较高的击穿电压，有利于降低导通电阻，从而降低静态功耗，但是由于P⁺衬底相对较厚，浓度很高，使得背发射结的注入效率很高，关断时电子基本不能从背发射区流出，只靠在基区的复合消失，从而其关断时间很长，增大了开关损耗，在制造时往往需要增加寿命控制。同时，在制造大于600V的高压穿通型IGBT时，所需外延层厚度的增加，使得制造成本大大增加。其后，发展了非穿通型绝缘栅双极型晶体管，其结构如图2所示，它是在单晶N^-衬底上制造的，在表面结构完成以后通过离子注入形成薄且较轻掺杂的背P⁺集电区2(通常称为透明集电极)，降低背发射区注入效率。由于采用了透明集电区技术，使得非穿通型绝缘栅双极型晶体管与穿通型绝缘栅双极型晶体管相比，具有以下主要性能特点：导通压降呈正温度系数，功耗和电流拖尾随温度的变化小；由于对纵向PNP的发射效率有所降低和控制，明显改善了关态的延迟；因不用外延片和不用寿命控制技术而成本低。但是，非穿通型绝缘栅双极型晶体管在采用透明集电区技术提高开关速度的同时，由于没有了N型缓冲层，电场将终止于N^-基区，从而形成一个三角形的电场分布，如图2所示，故为了保证耐压必须采用相对较宽的N^-基区4，导致导通电阻的增大，也就增加了静态损耗。特别是在承受高电压时，电导调制效应将会明显减弱，导通损耗增加将更为显著。所以，只通过降低背发射区注入效率来优化正向导通压降和关断损耗的矛盾关系，其作用是很有限的，文献K.Sheng，F.Udrea，G.A.J.Amaratunga，“Optimum carrier distribution ofthe IGBT”(绝缘栅双极型晶体管载流子浓度分布的优化)，Solid-State Electronics 44，1573-1583，2000指出，要实现正向导通压降和关断损耗之间较好的优化，这和载流子在N^-基区4的分布密切相关，增大发射极一侧载流子的浓度，降低集电极一侧载流子的浓度有利于实现它们之间更好的优化。

为了实现更好的导通压降和关断损耗之间的折衷，文献T.Laska，M.Miinzer，F.Pfirsch，C.Schaeffer，T.Schmidt，“The Field Stop IGBT(FS IGBT)-A New Power Device Concept with aGreat Improvement Potential”(电场终止型绝缘栅双极型晶体管-一种具有极大提升潜力的新型功率器件)，ISPSD’2000，May 22-25，Toulouse，France，提出了一种电场终止型绝缘栅双极型晶体管，其结构如图3所示，它采用离子注入的方法在硅片背面先制造一个N型缓冲层3，再注硼形成背P⁺集电区2，由于N型缓冲层3的存在，电场将终止于N型缓冲层3，从而形成一个梯形的电场分布，如图3所示，故可使得N^-基区4可以做的较薄。但是电场终止型绝缘栅双极型晶体管的N型缓冲层3是在表面结构都制作完毕以后背面注入形成的，因而不可能进行高温长时间的退火，因此N型缓冲层3的厚度和杂质的激活浓度都是很有限的，用如此薄的缓冲层作高压器件的强电场中止层在物理上很不可靠，容易失效；而且，电场终止型绝缘栅双极型晶体管要求的硅片厚度很薄，一般在70μm左右，要确保如此薄的硅片在流片的过程中不破裂，不弯曲，是相当困难的；再者，电场终止型绝缘栅双极型晶体管对N^-基区4中载流子的分布改变并不显著，故正向导通压降和关断损耗之间的优化还可再进一步提高。

沟槽栅型绝缘栅双极型晶体管，如图4所示，是绝缘栅双极型晶体管的另一个发展方向，它采用沟槽栅结构代替平面栅，改善了器件的导通特性，降低导通电阻，增加了电流密度。在沟槽栅结构中，平面栅结构中的JFET被干法刻蚀的工艺很好地挖去了，连同包围这个区域、延伸到原来栅极下形成沟道的部分P型基区也都挖掉。于是N⁺源区9和留下的P型基区8就暴露在该沟槽的侧壁，通过侧壁氧化等一系列特殊加工，侧壁氧化层外侧的P型基区8内形成了垂直于硅片表面的沟道。工作时电流从N^-基区4直接流进垂直沟道而进入N⁺源区9，使得原胞密度增加，电流密度增加，闩锁效应减小。但是沟槽栅型绝缘栅双极型晶体管在高温工作时，一方面由于温度升高，载流子寿命增加，PNP晶体管放大系数变大，导致流过P型基区8的空穴电流变大；另一方面，温度升高使得空穴的迁移率大大降低，P型基区8的电阻增加；这两方面原因都会导致传统沟槽绝缘栅双极型晶体管由于温度的升高，抗闩锁能力大幅度降低，安全工作区也随之减小，可靠性降低，如何寻求具有更好的高温抗闩锁能力是迫切需要解决的问题。

为了提高高温抗闩锁能力，减小传统绝缘栅双极型晶体管结构中的寄生晶闸管效应，我们曾提出了一种积累层控制的绝缘栅双极型晶体管：Zehong Li，Mengliang Qian，Bo Zhang，“TAC-IGBT：an improved IGBT structure”(积累层控制的绝缘栅双极型晶体管：一种改良的绝缘栅双极型晶体管结构)，ISPSD’09，PP.124-127，May 2009，其槽栅结构如图5所示。它以积累层取代了传统绝缘栅双极型晶体管中的P型基区和MOS反型沟道，通过正面P⁺N^-结的内建电场形成的电子势垒来控制器件的阻断，通过外加栅压形成积累层沟道来控制器件的正常工作，极大地减小了传统绝缘栅双极型晶体管结构中的寄生晶闸管效应，器件的安全工作区、可靠性和高温工作特性都得到大幅度的提升，可获得更低的导通压降，更大的饱和电流密度，同时，由于积累层的作用，使得发射极电子的注入效率大大增强，优化了N^-基区4中的载流子浓度分布，可实现导通压降和关断损耗之间更好的折衷。工艺上，其省去了传统绝缘栅双极型晶体管中P型基区的制造，结构更为简单，制造成本降低。但与此同时，增大的饱和电流密度使积累层控制的绝缘栅双极型晶体管的短路能力有所下降，且击穿电压依赖于设计尺寸，使得积累层控制的绝缘栅双极型晶体管的耐压有所不足。故还需要进一步提高短路安全工作能力。

发明内容

本发明的目的在于提供一种具有P型浮空层的槽栅IGBT，它一方面通过P⁺N^-结的内建电场形成的电子势垒来控制器件的阻断，通过积累层来控制器件的正常工作；另一方面，P型浮空层的引入改善了槽栅底部的电场集中效应，从而使得击穿电压大大增加。同时，P型浮空层的存在引入了一个JFET区，此JFET区对积累层沟道的势垒具有一定的屏蔽作用，故而使得器件的泄漏电流大为减低，对于1200V的相同器件，其漏电降低近一个量级，从而使得器件的设计裕度增大，更利于实际的生产制造。并且，由于JFET区“A”的存在，饱和电流密度大为降低，使得器件的短路安全工作区(SCSOA)大幅增加，且制造工艺和积累层控制的沟槽栅型绝缘栅双极型晶体管基本相同。

本发明技术方案如下：

一种具有P型浮空层的槽栅IGBT，如图6所示，每个元胞包括集电极1、P⁺集电区2、N^-基区4、栅氧化层5、多晶硅栅6、发射极7、N⁺源区9、P⁺体区10和P型浮空层11。

所述栅氧化层5和多晶硅栅6构成沟槽删结构，所述沟槽删结构位于元胞中N^-基区4的中上方，且沟槽删结构上端面的删氧化层与发射极7相连；所述P⁺体区10位于元胞中N^-基区4的两侧的上方，并分别与发射极7和N^-基区4相连；所述N⁺源区9位于发射极7下方，并分别与P⁺体区10、N^-基区4、发射极7和沟槽删结构侧面的删氧化层相连；所述P型浮空层11位于沟槽删结构和N^-基区4之间，并分别于沟槽删结构下端面的删氧化层和N^-基区4相连。

需要说明的是：

(1)所述一种具有P型浮空层的槽栅IGBT在阻断状态下，P⁺体区10和N^-基区4之间形成的内建电场构成一个电子势垒，阻止了电子由N⁺源区9流入N^-基区4，以使器件承受高的耐压。

(2)所述一种具有P型浮空层的槽栅IGBT在导通状态下，在N^-基区4与栅氧化层5之间形成一个积累层，电子可通过N⁺源区9经积累层到达N^-基区4，从而控制器件的正常工作。

(3)所述一种具有P型浮空层的槽栅IGBT，由于P型浮空层的存在，改善了槽栅底部的电场集中效应，使得最大峰值电场得到有效减小并由槽栅底部拐角转移到浮空P型区，大大提高了器件的击穿电压。

(4)所述一种具有P型浮空层的槽栅IGBT，P型浮空层的存在引入了一个JFET区，如图6中“A”所示，随着集电极电压的不断增大，JFET区电阻不断增大，从而使得器件的饱和电流密度大为降低。同时，此JFET区对积累层沟道的势垒具有一定的屏蔽作用，故而使得器件的泄漏电流大为减小。

本发明的工作原理：

本发明提供的一种具有P型浮空层的槽栅IGBT，在维持低的正向导通压降和更大正向偏置安全工作区(FBSOA)的同时，减小了器件的泄漏电流，提高了器件的击穿电压，也使得器件的短路安全工作区大大提高，且制造简单，设计裕度增大。图7是一种具有P型浮空层的新型槽栅IGBT结构图(附有内建电场示意)，这里以图7为例说明本发明的工作原理。

当多晶硅栅6不加电压时，因为N⁺源9的长度较小，P⁺N^-结(由P⁺体区10和N^-基区4组成)形成的内建电场18(图7中虚线所示的横向电场)形成一个电子的势垒，阻断电子由N⁺源区9到N^-基区4的通路，故当集电极1相对于发射极7为高电位时，随着集电极1电压的不断升高，耗尽区将在低掺杂的N^-基区4不断扩展；由于P型浮空层11的存在，改善了槽栅底部的电场集中效应，使得最大峰值电场得到有效减小并由槽栅底部拐角转移到浮空P型区，大大提高了击穿电压，从而使所述的一种具有P型浮空层的新型槽栅IGBT结构可以承受很高的耐压；而且浮空P型区引入了一个JFET区(如图7中“A”所示)，对积累层沟道的势垒具有一定的屏蔽作用，大大降低了泄漏电流，使得器件只有极小的泄漏电流；当多晶硅栅6加正电压时，在N^-基区4与栅氧化层5之间形成一个积累层，电子可通过N⁺源区9经积累层到达N^-基区4，为宽基区PNP晶体管(由P型集电区23，N-基区4和P+体区10组成)提供了基极电流，空穴由P型集电区2注入到N^-基区4，对其进行电导调制，N^-基区4的载流子不断增加，随着集电极1电压的不断升高，发射极7一侧的电子注入效率也不断提高，从而可实现提高发射极一侧载流子浓度的作用。由于采用了积累层代替了反型层，积累层中的电子浓度极高，因此电子注入效率也很高，在靠近发射极的N-基区电导调制作用反而更强，实现了发射极一侧载流子浓度大于集电极一侧的载流子浓度分布，这种载流子分布相对于传统的集电极一侧载流子浓度大于发射极的分布可以实现更好的导通压降和关断损耗之间的折衷，而且通过调整背发射极的注入效率，可对N^-基区中载流子的分布进行进一步的优化设计。由于积累层的形成较反型层更为容易，载流子浓度更高(电子注入效率更高)，迁移率更大，所以所述的一种具有P型浮空层的槽栅IGBT较传统的绝缘栅双极型晶体管具有更小的栅电荷，更低的导通压降；同时，P型浮空层引入了JFET区“A”，随着集电极电压的不断增大，JFET区电阻不断增大，从而大大降低了饱和电流密度，使得器件的短路安全工作区(SCSOA)大幅增加。

综上所述，本发明提供的一种具有浮空P型层的槽栅IGBT，在现有积累层控制的槽栅绝缘栅双极型晶体管基础之上引入一浮空P型层，克服了积累层控制的槽栅绝缘栅双极型晶体管结构泄漏电流相对较大、耐压较低的缺点。仿真结果显示，P型浮空层的存在对减小器件的泄漏电流和提高击穿电压非常有效。同时，P型浮空层所引入的JFET区有效地减小了器件的饱和电流密度，从而使得短路安全工作能力得到大幅提高。相比于传统绝缘栅双极型晶体管结构，它在维持相对较低的正向压降的同时，又具有更大的闩锁电流密度，更大的正向偏置安全工作区(FBSOA)和短路安全工作区(SCSOA)。本发明制造简单，设计裕度增大，更利于实际的生产制造。

附图说明

图1是传统的穿通型绝缘栅双极型晶体管结构示意图。

其中，1是集电极，2是P⁺集电区，3是N型缓冲层，4是N^-基区，5是栅氧化层，6是多晶硅栅，7是发射极，8是P型基区，9是N⁺源区，10是P⁺体区。

图2是传统的非穿通型绝缘栅双极型晶体管结构示意图。

图3是电场终止型绝缘栅双极型晶体管结构示意图。

图4是传统沟槽栅绝缘栅双极型晶体管结构示意图。

图5是积累层控制的沟槽栅绝缘栅双极型晶体管结构示意图。

图6是本发明提供的一种具有浮空P型层的槽栅IGBT结构示意图。

其中，11是P型浮空层。

图7是本发明提供的一种具有浮空P型层的槽栅IGBT结构及内建电场示意图。

其中，18是内建电场。

图8是本发明提供的一种具有浮空P型层的槽栅IGBT和积累层控制的沟槽栅绝缘栅双极型晶体管以及传统沟槽栅绝缘栅双极型晶体管的击穿电压比较图。

图9是本发明提供的一种具有浮空P型层的槽栅IGBT与积累层控制的沟槽栅绝缘栅双极型晶体管在击穿时的三维电场分布比较图。

图10是本发明提供的一种具有浮空P型层的槽栅IGBT和积累层控制的沟槽栅绝缘栅双极型晶体管以及传统沟槽栅绝缘栅双极型晶体管在不同电流密度条件下的正向导通压降示意图。

图11是本发明提供的一种具有浮空P型层的槽栅IGBT和积累层控制的沟槽栅绝缘栅双极型晶体管以及传统沟槽栅绝缘栅双极型晶体管在栅压为15V条件下的I-V特性曲线比较图。

具体实施方式

采用本发明的具有浮空P型层的新型槽栅IGBT结构，可以得到低导通压降，大正向偏置安全工作区(FBSOA)和短路安全工作区(SCSOA)，低泄漏电流，且能进一步提高击穿电压，制造简单，设计裕度大。随着半导体技术的发展，采用本发明还可以制作更多的低压降，高可靠性的功率器件。

一种具有P型浮空层的槽栅IGBT，如图6所示，每个元胞包括集电极1、P⁺集电区2、N^-基区4、栅氧化层5、多晶硅栅6、发射极7、N⁺源区9、P⁺体区10和P型浮空层11。

所述栅氧化层5和多晶硅栅6构成沟槽删结构，所述沟槽删结构位于元胞中N^-基区4的中上方，且沟槽删结构上端面的删氧化层与发射极7相连；所述P⁺体区10位于元胞中N^-基区4的两侧的上方，并分别与发射极7和N^-基区4相连；所述N⁺源区9位于发射极7下方，并分别与P⁺体区10、N^-基区4、发射极7和沟槽删结构侧面的删氧化层相连；所述P型浮空层11位于沟槽删结构和N^-基区4之间，并分别于沟槽删结构下端面的删氧化层和N^-基区4相连。

具体实施时，若采用外延工艺，则主要制造步骤为：P⁺衬底的制备，N⁺外延，N^-外延，P⁺源光刻及P⁺源区注入，氧化并光刻栅Trench窗口，刻蚀栅Trench，栅氧化并注入硼离子，淀积多晶硅，以氧化层为硬掩模反刻多晶硅，N⁺源光刻及N⁺源区注入，去除覆盖在源上的氧化层，淀积金属，完成栅源的金属化，钝化等。

具体实施时，若采用薄片工艺，则主要制造步骤为：区熔N^-单晶衬垫的制备，P⁺源光刻及P⁺源区注入，氧化并光刻栅Trench窗口，刻蚀栅Trench，栅氧化并注入硼离子，淀积多晶硅，以氧化层为硬掩模反刻多晶硅，N⁺源光刻及N⁺源区注入，去除覆盖在源上的氧化层，淀积金属，完成栅源的金属化，背面N⁺缓冲层注入(可选)，背面P型集电区注入，背面金属化，钝化等。

在实施过程中，可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计，例如在采用外延工艺制造时，N⁺源光刻及N⁺源区注入可以放在氧化并光刻栅Trench窗口之前制造等。制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。

借助二维仿真软件TSUPREM IV和MEDICI仿真工具，对本发明所提供的一种具有P型浮空层的槽栅IGBT(如图6所示)和传统的沟槽栅绝缘栅双极型晶体管(如图4所示)以及一种积累层控制的沟槽绝缘栅双极型晶体管(如图5所示)进行了仿真比较。仿真模拟薄片工艺制造的1200V沟槽栅非穿通型绝缘栅双极型晶体管，且仿真参数为P型集电区剂量1×10¹⁴cm^-2；N^-基区电阻率55Ω·cm，厚度为169μm；栅氧化层厚度为100nm；N⁺源区剂量1×10¹⁶cm^-2，长度2μm，结深0.4μm；P⁺源区剂量1×10¹⁶cm^-2，长度1μm；P型基区剂量1.5×10¹⁴cm^-2；源沟槽深度2.5μm，源沟槽与槽栅间距2μm；槽栅宽度1μm，槽栅深度8μm；电子和空穴的寿命均为1μs。图8是所提供的一种具有P型浮空层的槽栅IGBT与积累层控制的沟槽绝缘栅双极型晶体管以及传统的沟槽栅绝缘栅双极型晶体管击穿电压的仿真比较结果，由图可知，传统的沟槽栅绝缘栅双极型晶体管和积累层控制的沟槽绝缘栅双极型晶体管几乎可实现相同的击穿电压，而具有浮空P型层的新型槽栅IGBT由于浮空P型层的引入而获得更高的击穿电压。在相同条件下，当传统的沟槽栅绝缘栅双极型晶体管和积累层控制的沟槽绝缘栅双极型晶体管的击穿电压只有1200V时，具有浮空P型层的槽栅IGBT可获得1350V的击穿电压。本发明所提供的一种具有浮空P型层的槽栅IGBT与积累层控制的绝缘栅双极型晶体管的三维电场分布比较曲线如图9所示。由图9可知，浮空P型层的存在改善了槽栅底部的电场集中效应，使得最大峰值电场得到有效减小并由槽栅底部拐角转移到浮空P型区，从而使得击穿电压大大增加。另一方面，浮空P型层的存在引入了一个JFET区，如图6中“A”所示，此JFET区对积累层沟道的势垒具有一定的屏蔽作用，故而使得器件的泄漏电流大为减低，对于1200V的相同器件，其漏电降低近一个量级。本发明所提供的一种具有浮空P型层的槽栅IGBT和积累层控制的沟槽绝缘栅双极型晶体管以及传统的沟槽栅绝缘栅双极型晶体管在不同电流密度条件下的正向导通压降如图10所示，由于采用了相对较深的槽栅深度8μm，增大了近发射极处N^-基区的电子浓度，使得三者的正向压降变化趋势并不显著，在100A/cm²的电流密度下，它们的正向压降都在1.5V左右。图11是本发明所提供的具有浮空P型层的槽栅IGBT和积累层控制的沟槽绝缘栅双极型晶体管以及传统的沟槽栅绝缘栅双极型晶体管的I-V曲线比较图。从图11中可以看出，具有浮空P型层的槽栅IGBT由于JFET区“A”的存在，随着集电极电压的不断增大，JFET区电阻不断增大，从而使得饱和电流密度大为降低。相同条件下，具有浮空P型层的槽栅IGBT的饱和电流密度可降低一个量级，从而使得器件的短路安全工作区(SCSOA)大幅增加。

Claims (1)

1.一种具有P型浮空层的槽栅IGBT，每个元胞包括集电极(1)、P⁺集电区(2)、N^-基区(4)、栅氧化层(5)、多晶硅栅(6)、发射极(7)、N⁺源区(9)、P⁺体区(10)和P型浮空层(11)；

奇特征在于：

所述栅氧化层(5)和多晶硅栅(6)构成沟槽删结构，所述沟槽删结构位于元胞中N^-基区(4)的中上方，且沟槽删结构上端面的删氧化层与发射极(7)相连；所述P⁺体区(10)位于元胞中N^-基区(4)的两侧的上方，并分别与发射极(7)和N^-基区(4)相连；所述N⁺源区(9)位于发射极(7)下方，并分别与P⁺体区(10)、N^-基区(4)、发射极(7)和沟槽删结构侧面的删氧化层相连；所述P型浮空层(11)位于沟槽删结构和N^-基区(4)之间，并分别于沟槽删结构下端面的删氧化层和N^-基区(4)相连。

Images