CN116110944A - 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 - Google Patents

一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 Download PDF

Info

Publication number
CN116110944A
CN116110944A CN202310385852.6A CN202310385852A CN116110944A CN 116110944 A CN116110944 A CN 116110944A CN 202310385852 A CN202310385852 A CN 202310385852A CN 116110944 A CN116110944 A CN 116110944A
Authority
CN
China
Prior art keywords
layer
top layer
region
type epitaxial
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310385852.6A
Other languages
English (en)
Inventor
朱伟东
赵泊然
孙明光
李振道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU YINGNENG MICROELECTRONICS CO Ltd
Original Assignee
JIANGSU YINGNENG MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU YINGNENG MICROELECTRONICS CO Ltd filed Critical JIANGSU YINGNENG MICROELECTRONICS CO Ltd
Priority to CN202310385852.6A priority Critical patent/CN116110944A/zh
Publication of CN116110944A publication Critical patent/CN116110944A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于MOSFET器件领域，公开了一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法，包括屏蔽栅沟槽型MOSFET结构，屏蔽栅沟槽型MOSFET结构中还包括P‑top层，所述P‑top层包覆在沟槽外侧的底部以及沟槽底部的两侧。本发明利用外延工艺将resurf技术中的P‑top层做入屏蔽栅沟槽型MOSFET器件的漂移区中，使得屏蔽栅沟槽型MOSFET器件能够提升外延层的浓度从而降低其比导通电阻，进一步降低导通损耗。

Description

一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
技术领域
本发明属于MOSFET器件领域，特别涉及一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法。
背景技术
屏蔽栅沟槽型MOSFET器件（SGT MOSFET）是一种新型的功率半导体器件，其基本结构如图1所示。相比于传统的沟槽型MOSFET，SGT MOSFET将原有的栅极分为了栅极与屏蔽栅（或分离栅）两部分，且屏蔽栅一般与源极相连保持低电位。由于屏蔽栅的存在，SGT MOSFET器件的Cgd电容几乎被完全屏蔽，这使得SGT MOSFET器件的栅电荷大大降低从而能够大大提高器件的开关速度，降低开关损耗。
然而现有的SGT MOSFET器件的漂移区并没有得到优化，这就使得现有的SGTMOSFET器件开启后的导通损耗依然较大，因此，在设计SGT MOSFET器件时，如何降低导通损耗成为进一步提高屏蔽栅沟槽型MOSFET器件性能的关键。
发明内容
为了降低屏蔽栅沟槽型MOSFET器件的导通损耗并保持相近的耐压，本发明提出一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法，利用外延工艺将resurf技术中的P-top层做入屏蔽栅沟槽型MOSFET器件的漂移区中，使得屏蔽栅沟槽型MOSFET器件能够提升外延层的浓度从而降低其比导通电阻，进一步降低导通损耗。
本发明的上述技术目的是通过以下技术方案得以实现的：
一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件，包括屏蔽栅沟槽型MOSFET结构，所述屏蔽栅沟槽型MOSFET结构中还包括P-top层，所述P-top层包覆在沟槽外侧的底部以及沟槽底部的两侧。
优选地，位于所述沟槽两侧的P-top层与其上方的Pbody区存在间隔。
优选地，所述屏蔽栅沟槽型MOSFET结构包括漏极金属、源极金属、N+衬底、N型外延层、N+区、Pbody区、P+区、沟槽氧化层、栅氧化层、场氧化层，栅极多晶硅、屏蔽栅、沟槽和通孔，其中，
最底层为漏极金属，所述漏极金属上布设N+衬底，所述N+衬底上形成N型外延层，所述N型外延层内形成所述沟槽，所述沟槽内上部形成栅极多晶硅，所述栅极多晶硅距离沟槽两侧填充有栅氧化层，所述栅极多晶硅下方的沟槽内填充有沟槽氧化层，在所述沟槽氧化层内制作有屏蔽栅，在所述沟槽以外的N型外延层的表面区域形成Pbody区，在所述沟槽底部外侧的N型外延层内形成P-top层，所述Pbody区的表面区域内的两边外侧注入有P+区，并在P+区与沟槽外边缘之间的Pbody区的表面区域内注入N+区作为源极，整个所述N型外延层上表面铺设有场氧化层，源极金属通过通孔穿过场氧化层分别与N+区和P+区接触，并将其短接。
优选地，所述屏蔽栅顶部到栅极多晶硅底部间隔的沟槽氧化层厚度大于栅氧化层厚度。
优选地，所述屏蔽栅底部到沟槽底部间隔的沟槽氧化层厚度为1-2μm。
一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件的制备方法，具体制备步骤如下：
S1：通过一次外延-注入工艺在N+衬底上形成N型外延层，并在N型外延层内离子注入第一P-top层；
S2：通过二次外延-注入工艺继续加厚N型外延层，并在N型外延层内离子注入第二P-top层，再通过外延制作好第一P-top层；
S3：通过三次外延-注入工艺继续加厚N型外延层，并在N型外延层内离子注入第三P-top层，再由外延工艺将第一P-top层和第二P-top层连接起来；
S4：通过四次外延-注入工艺继续加厚N型外延层，并在N型外延层内离子注入第四P-top层，再由外延工艺将第一P-top层、第二P-top层和第三P-top层连接起来；
S5：通过外延工艺继续加厚N型外延层，并将第一P-top层、第二P-top层、第三P-top层和第四P-top层连接起来形成P-top层；
S6：通过外延工艺继续加厚N型外延层；
S7：通过刻蚀工艺在N型外延层和P-top层上刻出屏蔽栅沟槽型MOSFET器件所需的沟槽；
S8：通过氧化-沉积多晶硅-回刻工艺在沟槽内形成屏蔽栅和沟槽氧化层；
S9：通过沉积氧化层-热氧化-沉积多晶硅-回刻工艺在沟槽内制作栅极结构并在N型外延层沉积场氧化层。
优选地，所述第一P-top层、第二P-top层、第三P-top层和第四P-top层的离子注入浓度相同。
有益效果：本发明公开了一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法，具有如下优点：
（1）本发明在原有的分离栅技术基础上，通过多次外延-注入工艺制作了用于Resurf技术的P-top层，使得屏蔽栅沟槽型MOSFET器件可以在更高的外延层浓度下实现与之前相同的耐压，从而实现更低的导通损耗。
（2）本发明中屏蔽栅沟槽型MOSFET器件本身具有低栅电荷特性和优秀的开关速度，可以大大降低开关损耗，因此与Resurf技术的P-top层相结合，可以兼顾降低开关损耗与导通损耗，实现更优的性能，适用于高速低功耗应用场合。
（3）本发明采用外延-注入工艺对P-top层逐层加工，能够有效精准控制P-top层的浓度与位置，有利于更好地发挥Resurf技术优势。
附图说明
图1为传统屏蔽栅沟槽型MOSFET器件结构图；
图2为实施例1的屏蔽栅沟槽型MOSFET器件结构图；
图3为实施例1中步骤S1的示意图；
图4为实施例1中步骤S2的示意图；
图5为实施例1中步骤S3的示意图；
图6为实施例1中步骤S4的示意图；
图7为实施例1中步骤S5的示意图；
图8为实施例1中步骤S6的示意图；
图9为实施例1中步骤S7的示意图；
图10为实施例1中步骤S8的示意图；
图11为实施例1中步骤S9的示意图；
图中：01、漏极金属；02、源极金属；11、N+衬底；12、N型外延层；13、N+区；21、Pbody区；22、P+区；23、P-top层；231、第一P-top层；232、第二P-top层；233、第三P-top层；234、第四P-top层；31、沟槽氧化层；32、栅氧化层；33、场氧化层；40、栅极多晶硅；41、屏蔽栅；51、沟槽；52、通孔。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1，如图2所示，为一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件，具体包括：漏极金属01、源极金属02、N+衬底11、N型外延层12、N+区13、Pbody区21、P+区22、沟槽氧化层31、栅氧化层32、场氧化层33、栅极多晶硅40、屏蔽栅41、P-top层23、沟槽51和通孔52。
本实施例1中，最底层为漏极金属01，在漏极金属01上布设有N+衬底11，在N+衬底11上形成N型外延层12，在N型外延层12内形成沟槽51，沟槽51内上部形成栅极多晶硅40，栅极多晶硅40距离沟槽51两侧填充有栅氧化层32，在栅极多晶硅40下方填充有沟槽氧化层31，在栅极多晶硅40下方间隔一定厚度（0.8-2μm）的沟槽氧化层31内形成屏蔽栅41，屏蔽栅41到沟槽51底部间隔有一定厚度（1-2μm）的沟槽氧化层31。在沟槽51以外的N型外延层12的表面区域形成有一定深度（2μm）的Pbody区21，在沟槽51底部外侧的N型外延层12内形成P-top层23，在Pbody区21的表面区域内的两边外侧注入有P+区22，并在P+区22与沟槽51外边缘之间的Pbody区21的表面区域内注入N+区13作为源极。整个N型外延层12上表面铺设有场氧化层33，源极金属02通过通孔52穿过场氧化层33与N+区13和P+区22接触并将其短接，源极金属02与P+区22的接触设计为肖特基接触。此外,器件的栅极多晶硅40在表面别处通过金属引出作为器件栅极。
本实施例1中，P-top层23包覆沟槽51的外侧底部以及沟槽51底部的两侧；位于沟槽51两侧的P-top层23与其上方的Pbody区21存在间隔（1-2μm）。
本实施例1中，屏蔽栅沟槽型MOSFET器件的具体制备方法如下：
S1：通过一次外延-注入工艺在N+衬底11上形成N型外延层12，并在N型外延层12内离子注入第一P-top层231，如图3所示；
S2：通过二次外延-注入工艺加厚N型外延层12，并在N型外延层12内离子注入第二P-top层232，再通过外延制作好第一P-top层231，如图4所示；
S3：通过三次外延-注入工艺在N型外延层12上继续形成N型外延层12，并在N型外延层12内离子注入第三P-top层233，再将第一P-top层231和第二P-top层232连接起来，如图5所示；
S4：通过四次外延-注入工艺加厚N型外延层12，并在N型外延层12内离子注入第四P-top层234，再将第一P-top层231、第二P-top层232和第三P-top层233连接起来，如图6所示；
S5：通过外延工艺加厚N型外延层12，并将第一P-top层231、第二P-top层232、第三P-top层233和第四P-top层234连接起来形成P-top层23，如图7所示；
S6：通过外延工艺继续加厚N型外延层12，如图8所示；
S7：通过刻蚀工艺在N型外延层12和P-top层23上刻出屏蔽栅沟槽型MOSFET器件所需的沟槽，如图9所示；
S8：通过氧化-沉积多晶硅-回刻工艺在沟槽内形成屏蔽栅41和沟槽氧化层31，如图10所示；
S9：通过沉积氧化层-热氧化-沉积多晶硅-回刻工艺在沟槽内制作栅极结构并在N型外延层沉积场氧化层，如图11所示。
本实施例1中，每一P-top层的掺杂离子为P型杂质，且每一P-top层的离子注入浓度相同，为1E16-17/cm3。
本实施例1 的设计原理如下：
本实施例中的屏蔽栅41将原本的整体控制栅分割，从而将器件的Cgd电容被屏蔽，从而大大降低了平台电压和开关损耗。与此同时，由于器件在导通后其N型外延层12的掺杂浓度因P-top层23的存在而更高，因此其导通损耗相比于现有的SGT MOSFET器件也将大大降低。所以本发明实际上是一种具有低导通损耗的SGT MOSFET器件。
本发明中，采用的外延-注入工艺、外延工艺、刻蚀工艺、氧化-沉积多晶硅-回刻工艺、沉积氧化层-热氧化-沉积多晶硅-回刻工艺均为本领域的现有技术，具体的工艺参数可由本领域技术人员根据实际加工需求进行设计，故而未加详述。
本具体实施例仅仅是对本发明的解释，其并不是对本发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明的权利要求范围内都受到专利法的保护。

Claims (7)

1.一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件，包括屏蔽栅沟槽型MOSFET结构，其特征在于，所述屏蔽栅沟槽型MOSFET结构中还包括P-top层（23），所述P-top层（23）包覆在沟槽（51）外侧的底部以及沟槽（51）底部的两侧。
2.根据权利要求1所述的基于Resurf效应的屏蔽栅沟槽型MOSFET器件，其特征在于，位于所述沟槽（51）两侧的P-top层（23）与其上方的Pbody区（21）存在间隔。
3.根据权利要求1所述的基于Resurf效应的屏蔽栅沟槽型MOSFET器件，其特征在于，所述屏蔽栅沟槽型MOSFET结构包括漏极金属（01）、源极金属（02）、N+衬底（11）、N型外延层（12）、N+区（13）、Pbody区（21）、P+区（22）、沟槽氧化层（31）、栅氧化层（32）、场氧化层（33），栅极多晶硅（40）、屏蔽栅（41）、沟槽（51）和通孔（52），其中，
最底层为漏极金属（01），所述漏极金属（01）上布设N+衬底（11），所述N+衬底（11）上形成N型外延层（12），所述N型外延层（12）内形成所述沟槽（51），所述沟槽（51）内上部形成栅极多晶硅（40），所述栅极多晶硅（40）距离沟槽（51）两侧填充有栅氧化层（32），所述栅极多晶硅（40）下方的沟槽（51）内填充有沟槽氧化层（31），在所述沟槽氧化层（31）内制作有屏蔽栅（41），在所述沟槽以外的N型外延层（12）的表面区域形成Pbody区（21），在所述沟槽底部外侧的N型外延层（12）内形成P-top层（23），所述Pbody区（21）的表面区域内的两边外侧注入有P+区（22），并在P+区（22）与沟槽（51）外边缘之间的Pbody区（21）的表面区域内注入N+区（13）作为源极，整个所述N型外延层（12）上表面铺设有场氧化层（33），源极金属（02）通过通孔（52）穿过场氧化层（33）分别与N+区（13）和P+区（22）接触，并将其短接。
4.根据权利要求3所述的基于Resurf效应的屏蔽栅沟槽型MOSFET器件，其特征在于，所述屏蔽栅（41）顶部到栅极多晶硅（40）底部间隔的沟槽氧化层（31）厚度大于栅氧化层厚度。
5.根据权利要求4所述的基于Resurf效应的屏蔽栅沟槽型MOSFET器件，其特征在于，所述屏蔽栅（41）底部到沟槽（51）底部间隔的沟槽氧化层（31）厚度为1-2μm。
6.一种如权利要求1-5任一所述基于Resurf效应的屏蔽栅沟槽型MOSFET器件的制备方法，其特征在于，具体制备步骤如下：
S1：通过一次外延-注入工艺在N+衬底上形成N型外延层，并在N型外延层内离子注入第一P-top层（231）；
S2：通过二次外延-注入工艺继续加厚N型外延层，并在N型外延层内离子注入第二P-top层（232），再通过外延工艺制作好第一P-top层（231）；
S3：通过三次外延-注入工艺继续加厚N型外延层，并在N型外延层内离子注入第三P-top层（233），再由外延工艺将第一P-top层（231）和第二P-top层（232）连接起来；
S4：通过四次外延-注入工艺继续加厚N型外延层，并在N型外延层内离子注入第四P-top层（234），再由外延工艺将第一P-top层（231）、第二P-top层（232）和第三P-top层（233）连接起来；
S5：通过外延工艺继续加厚N型外延层，并将第一P-top层（231）、第二P-top层（232）、第三P-top层（233）和第四P-top层（234）连接起来形成P-top层；
S6：通过外延工艺继续加厚N型外延层；
S7：通过刻蚀工艺在N型外延层（12）和P-top层（23）上刻出屏蔽栅沟槽型MOSFET器件所需的沟槽；
S8：通过氧化-沉积多晶硅-回刻工艺在沟槽内形成屏蔽栅（41）和沟槽氧化层（31）；
S9：通过沉积氧化层-热氧化-沉积多晶硅-回刻工艺在沟槽内制作栅极结构并在N型外延层（12）沉积场氧化层（33）。
7.根据权利要求6所述基于Resurf效应的屏蔽栅沟槽型MOSFET器件的制备方法，其特征在于，所述第一P-top层（231）、第二P-top层（232）、第三P-top层（233）和第四P-top层（234）的离子注入浓度相同。
CN202310385852.6A 2023-04-12 2023-04-12 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 Pending CN116110944A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310385852.6A CN116110944A (zh) 2023-04-12 2023-04-12 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310385852.6A CN116110944A (zh) 2023-04-12 2023-04-12 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116110944A true CN116110944A (zh) 2023-05-12

Family

ID=86260126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310385852.6A Pending CN116110944A (zh) 2023-04-12 2023-04-12 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116110944A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598205A (zh) * 2023-07-18 2023-08-15 凌锐半导体(上海)有限公司 一种沟槽型mosfet器件及其制造方法
CN116799070A (zh) * 2023-08-28 2023-09-22 江苏应能微电子股份有限公司 具有三重resurf结构的分离栅沟槽MOS器件及工艺
CN117673164A (zh) * 2024-02-01 2024-03-08 深圳天狼芯半导体有限公司 屏蔽栅超结mosfet及其制备方法、芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209981222U (zh) * 2019-05-07 2020-01-21 无锡紫光微电子有限公司 一种高压多次外延型超结mosfet的结构
CN114784110A (zh) * 2022-05-10 2022-07-22 深圳云潼科技有限公司 一种屏蔽栅沟槽mosfet及其制作方法
CN114843192A (zh) * 2022-05-09 2022-08-02 瑶芯微电子科技(上海)有限公司 提高超结结构外延生长稳定性及半导体器件制备的方法
CN115863398A (zh) * 2023-02-06 2023-03-28 苏州锴威特半导体股份有限公司 一种碳化硅mosfet及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209981222U (zh) * 2019-05-07 2020-01-21 无锡紫光微电子有限公司 一种高压多次外延型超结mosfet的结构
CN114843192A (zh) * 2022-05-09 2022-08-02 瑶芯微电子科技(上海)有限公司 提高超结结构外延生长稳定性及半导体器件制备的方法
CN114784110A (zh) * 2022-05-10 2022-07-22 深圳云潼科技有限公司 一种屏蔽栅沟槽mosfet及其制作方法
CN115863398A (zh) * 2023-02-06 2023-03-28 苏州锴威特半导体股份有限公司 一种碳化硅mosfet及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598205A (zh) * 2023-07-18 2023-08-15 凌锐半导体(上海)有限公司 一种沟槽型mosfet器件及其制造方法
CN116598205B (zh) * 2023-07-18 2023-10-03 凌锐半导体(上海)有限公司 一种沟槽型mosfet器件及其制造方法
CN116799070A (zh) * 2023-08-28 2023-09-22 江苏应能微电子股份有限公司 具有三重resurf结构的分离栅沟槽MOS器件及工艺
CN116799070B (zh) * 2023-08-28 2023-11-17 江苏应能微电子股份有限公司 具有三重resurf结构的分离栅沟槽MOS器件及工艺
CN117673164A (zh) * 2024-02-01 2024-03-08 深圳天狼芯半导体有限公司 屏蔽栅超结mosfet及其制备方法、芯片

Similar Documents

Publication Publication Date Title
CN116110944A (zh) 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
CN108172563B (zh) 一种带有自对准接触孔的沟槽形器件及其制造方法
EP3509101B1 (en) Device integrating a junction field effect transistor and manufacturing method therefor
CN103515443B (zh) 一种超结功率器件及其制造方法
CN105529369A (zh) 一种半导体元胞结构和功率半导体器件
WO2021068420A1 (zh) 沟槽型场效应晶体管结构及其制备方法
CN113851523B (zh) 一种屏蔽栅mosfet及制作方法
CN114068680A (zh) 一种***栅mos器件及其制备方法
WO2021232806A1 (zh) 沟槽栅金属氧化物半导体场效应管及其制备方法
CN113594255A (zh) 沟槽型mosfet器件及其制备方法
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
CN115020240B (zh) 一种低压超结沟槽mos器件的制备方法及结构
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN115714141A (zh) JFET注入型N沟道SiC MOSFET器件及其制备方法
CN113437142A (zh) 一种沟槽式igbt结构及其制造方法
CN113659011A (zh) 基于超结mosfet的集成器件及其制造方法
CN107863378B (zh) 超结mos器件及其制造方法
CN216288470U (zh) 一种屏蔽栅mosfet
CN215869397U (zh) 一种沟槽式igbt结构
CN117133791B (zh) 一种自适应超结沟槽式mosfet器件及其制备方法
CN116741811B (zh) 一种超结mosfet器件及其加工方法
CN218414588U (zh) 一种沟槽型mosfet及电子设备
CN216871974U (zh) 一种多通道超结igbt器件
CN221150026U (zh) 一种具有高雪崩耐量的sgt芯片
US11862676B2 (en) Semiconductor device and preparation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230512

RJ01 Rejection of invention patent application after publication