CN103474471A - 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 - Google Patents

薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 Download PDF

Info

Publication number
CN103474471A
CN103474471A CN2013103854165A CN201310385416A CN103474471A CN 103474471 A CN103474471 A CN 103474471A CN 2013103854165 A CN2013103854165 A CN 2013103854165A CN 201310385416 A CN201310385416 A CN 201310385416A CN 103474471 A CN103474471 A CN 103474471A
Authority
CN
China
Prior art keywords
grid
active layer
separator
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013103854165A
Other languages
English (en)
Other versions
CN103474471B (zh
Inventor
曹占锋
姚琪
丁录科
孙冰
孔祥春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310385416.5A priority Critical patent/CN103474471B/zh
Priority to US14/376,028 priority patent/US9455324B2/en
Priority to PCT/CN2013/087941 priority patent/WO2015027588A1/zh
Publication of CN103474471A publication Critical patent/CN103474471A/zh
Application granted granted Critical
Publication of CN103474471B publication Critical patent/CN103474471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及制备方法、阵列基板及制备方法和显示装置。该薄膜晶体管包括基板以及设置在基板上的栅极、绝缘层、有源层、源极和漏极，在栅极和有源层之间还设置有隔离层，隔离层至少在正投影方向上与面积较小的栅极和有源层中的一个重合，隔离层能有效防止形成栅极的材料扩散到有源层中，进而保证薄膜晶体管的性能的稳定性。该阵列基板在采用该薄膜晶体管的基础上，使隔离层进一步延伸到对应着栅线的区域，从而能够有效防止形成栅极和栅线的材料扩散到有源层中，进而保证阵列基板的性能的稳定性。

Description

薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置。
背景技术
在大尺寸OLED显示装置和液晶显示装置中，通常采用具有较低电阻的材料，例如铜（Cu）来形成栅极和栅线，采用金属氧化物来形成有源层，以便能够制备出分辨率更高、质量和性能更好的显示产品。如图1-1所示为一种现有技术中像素结构的平面图，其中，栅线13和数据线14交叉围成的区域内设置有薄膜晶体管15。如图1-2所示为一种底栅结构的薄膜晶体管对应着图1-1中沿AA’剖切线的剖视图，该薄膜晶体管包括基板1，基板1上方依次设置有缓冲层8、栅极2、栅绝缘层41、有源层5、刻蚀阻挡层9和同层设置的源极6、漏极7。其中，由铜形成的栅极2设置在对应着有源层5的下方，栅极2和有源层5之间通过栅绝缘层41绝缘隔开。
到目前为止，采用铜形成栅极和栅线、采用金属氧化物形成有源层，在阵列基板的制备工艺中仍是一项比较先进的技术，但在该制备工艺中还存在一些问题。例如，在图1-2所示的薄膜晶体管的结构中，栅绝缘层41的上下两侧分别为有源层5和栅极2，由于栅绝缘层41阻挡铜离子扩散的能力较弱，而在后续的膜层沉积和退火工艺中一般温度均较高，从而导致铜离子易于扩散至有源层5中，影响薄膜晶体管的开关特性，使得薄膜晶体管的性能不稳定，严重时甚至会使薄膜晶体管的开关性能失效。
发明内容
本发明针对现有技术中存在的上述技术问题，提供了一种薄膜晶体管及制备方法、阵列基板及制备方法和显示装置。该薄膜晶体管通过在栅极和有源层之间设置隔离层，从而能够有效防止形成栅极的材料扩散到有源层中，进而保证薄膜晶体管的性能的稳定性，进一步保证阵列基板的性能的稳定性。
本发明提供一种薄膜晶体管，包括基板以及设置在所述基板上的栅极、绝缘层、有源层、源极和漏极，其中，在所述栅极和所述有源层之间还设置有隔离层，所述隔离层至少在正投影方向上与面积较小的所述栅极和所述有源层中的一个重合，所述隔离层对于形成所述栅极的材料扩散的阻隔能力大于所述绝缘层对于形成所述栅极的材料扩散的阻隔能力。
优选的是，所述栅极与所述有源层相对设置，所述绝缘层设置在所述栅极与所述有源层之间，所述隔离层相对所述绝缘层更靠近所述栅极；所述源极和所述漏极分别对应设置在所述有源层的两端且与所述栅极在正投影方向上部分重叠。
一种优选方案是，所述绝缘层为栅绝缘层，所述薄膜晶体管还包括刻蚀阻挡层，所述栅极设置在所述基板的上方，所述栅极上方依次设置有所述隔离层和所述栅绝缘层，所述有源层设置在所述栅绝缘层对应着所述栅极的上方，所述刻蚀阻挡层设置在所述有源层的上方，所述源极和所述漏极设置在所述刻蚀阻挡层对应着所述有源层的两端的上方、且分别与所述栅极在正投影方向上部分重叠，所述刻蚀阻挡层在对应着所述有源层的两端分别开设有过孔，所述源极和所述漏极分别通过所述过孔与所述有源层连接。
一种优选方案是，所述绝缘层为钝化层，所述源极和所述漏极相离设置在所述基板的上方，所述有源层设置在所述源极和所述漏极之间且分别延伸至所述源极和所述漏极的上方，所述钝化层和所述隔离层依次设置在所述有源层的上方，所述栅极设置在所述隔离层上方。
优选的是，所述隔离层采用具有由导电性向绝缘性转变性能的金属材料或金属氧化物材料形成，所述栅极采用铜或铝形成，所述有源层采用金属氧化物形成。
一种阵列基板，包括上述的薄膜晶体管。
优选的是，所述阵列基板还包括栅线，所述栅线采用与形成所述栅极相同的材料形成，所述栅线与所述栅极连接且同层设置，所述隔离层还延伸至对应着所述栅线的区域，且至少在正投影方向上与所述栅线重合。
一种显示装置，包括上述的阵列基板。
一种薄膜晶体管的制备方法，包括：在基板上形成栅极、绝缘层、有源层、源极和漏极的步骤，还包括在所述栅极和所述有源层之间形成隔离层的步骤，所述隔离层至少在正投影方向上与面积较小的所述栅极或所述有源层重合，所述隔离层对于形成栅极的材料扩散的阻隔能力大于所述绝缘层对于形成栅极的材料扩散的阻隔能力。
优选的是，在所述栅极和所述有源层之间形成隔离层的步骤中，以光刻胶作为掩模，通过离子注入工艺或等离子处理工艺，保留面积较大的所述有源层或所述栅极中任一对应的区域内的所述隔离层的导电性，而将剩余区域的所述隔离层的导电性转变为绝缘性。
优选的是，所述隔离层采用具有由导电性向绝缘性转变性能的金属材料或金属氧化物材料形成，用于形成所述隔离层的材料在氩气氛围中，沉积形成隔离层膜，所述隔离层膜具有导电性；所述隔离层膜在氧气或氮气氛围中，通过离子注入工艺或等离子处理工艺形成包括所述隔离层的图形，所述隔离层在对应所述有源层或所述栅极的区域具有导电性，在对应所述有源层或所述栅极以外的区域具有绝缘性。
一种阵列基板的制备方法，包括上述的薄膜晶体管的制备方法。
优选的是，所述制备方法还进一步包括：在基板上形成栅线和对应着所述栅线的隔离层的步骤，所述栅线与所述栅极在同一构图工艺中形成，所述栅线与所述栅极连接且同层设置，所述隔离层至少在正投影方向上与所述栅线重合。
优选的是，在形成对应着栅线的隔离层的步骤中，以光刻胶作为掩模，通过离子注入工艺或等离子处理工艺，进一步保留对应着所述栅线区域的所述隔离层的导电性，而将面积较大的所述有源层或所述栅极中任一对应的区域内、和对应着所述栅线区域以外的所述隔离层的导电性转变为绝缘性。
本发明的有益效果：本发明所提供的薄膜晶体管通过在栅极和有源层之间设置隔离层，从而能够有效防止形成栅极的材料扩散，例如铜离子或铝离子扩散到有源层中，进而保证薄膜晶体管的性能的稳定性。本发明所提供的阵列基板，隔离层能防止薄膜晶体管中形成栅极的材料扩散到有源层中，甚至进一步防止形成栅线的材料扩散到有源层中，进而保证阵列基板的性能的稳定性。
附图说明
图1-1为现有技术中像素结构的平面图；
图1-2对应着图1-1中沿AA’剖切线的薄膜晶体管的剖视图；
图2为实施例1中提供的一种薄膜晶体管对应着图1-1中AA’剖切线位置处的剖视图；
图3-1至图3-7为图2中薄膜晶体管制备过程中各步骤的剖视图；
其中：
图3-1为形成包括栅极的图形的剖视图；
图3-2为形成隔离层膜、栅绝缘层膜和有源层膜的剖视图；
图3-3为形成包括有源层和栅绝缘层的图形的剖视图；
图3-4为形成包括隔离层的图形的剖视图；
图3-5为形成包括隔离层的图形之后的剖视图；
图3-6为剥离光刻胶掩膜之后的剖视图；
图3-7为形成包括源极和漏极的图形的剖视图；
图4为实施例2中提供的一种薄膜晶体管对应着图1-1中AA’剖切线位置处的剖视图；
图5-1至图5-6为图4中薄膜晶体管制备过程中各步骤的剖视图；
其中：
图5-1为形成包括源极和漏极的图形的剖视图；
图5-2为形成包括有源层和钝化层的图形，以及形成隔离层膜和栅极膜的剖视图；
图5-3为形成包括栅极的图形的剖视图；
图5-4为形成包括隔离层的图形的剖视图；
图5-5为形成包括隔离层的图形之后的剖视图；
图5-6为剥离光刻胶掩膜之后的剖视图；
图6为采用图2中的薄膜晶体管的一种阵列基板对应着图1-1中沿AA’剖切线位置处的剖视图；
图7为采用图4中的薄膜晶体管的一种阵列基板对应着图1-1中沿AA’剖切线位置处的剖视图。
其中的附图标记说明：
1.基板；2.栅极；20.栅极膜；3.隔离层；30.隔离层膜；41.栅绝缘层；410.栅绝缘层膜；42.钝化层；5.有源层；50.有源层膜；6.源极；7.漏极；8.缓冲层；80.缓冲层膜；9.刻蚀阻挡层；10.光刻胶掩膜；11.第二绝缘层；12.像素电极；13.栅线；14.数据线；15.薄膜晶体管。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明薄膜晶体管及制备方法、阵列基板及制备方法、显示装置作进一步详细描述。
实施例1：
本实施例提供一种薄膜晶体管，该薄膜晶体管为底栅结构。如图2所示，该薄膜晶体管包括基板1以及设置在基板1上的栅极2、绝缘层、有源层5、源极6和漏极7，其中，在栅极2和有源层5之间还设置有隔离层3，隔离层3至少在正投影方向上与面积较小的栅极2和有源层5中的一个重合，隔离层3对于形成栅极2的材料扩散的阻隔能力大于绝缘层对于形成栅极2的材料扩散的阻隔能力，以使得形成栅极2的材料不能扩散到有源层5中。
其中，优选的，薄膜晶体管还包括缓冲层8，缓冲层8设置在紧邻栅极2的下方且在正投影方向上与栅极2重叠，将栅极2设置在缓冲层8上，能够使栅极2附着更加牢固，不易脱落。栅极2与有源层5相对设置，源极6和漏极7分别对应设置在有源层5的两端且与栅极2在正投影方向上部分重叠。绝缘层设置在栅极2与有源层5之间，隔离层3相对绝缘层更靠近栅极2，这样有利于对栅极2材料的扩散进行阻隔。
在本实施例中，绝缘层为栅绝缘层41，薄膜晶体管还包括刻蚀阻挡层9。具体的，薄膜晶体管的结构为：栅极2设置在缓冲层8的上方，栅极2上方依次设置隔离层3和栅绝缘层41，有源层5设置在栅绝缘层41对应着栅极2的上方，刻蚀阻挡层9设置在有源层5的上方，源极6和漏极7设置在刻蚀阻挡层9对应着有源层5的两端的上方、且分别与栅极2在正投影方向上部分重叠，刻蚀阻挡层9在对应着有源层5的两端分别开设有过孔，源极6和漏极7分别通过过孔与有源层5连接。其中，刻蚀阻挡层9的设置，使得在采用刻蚀液刻蚀形成源极6和漏极7时，避免刻蚀液对处于源极6和漏极7下方的有源层5造成影响。
其中，隔离层3采用具有由导电性向绝缘性转变性能的金属材料（如纳米银）或金属氧化物材料(如氧化铟锡ITO、掺铟氧化锌IZO、铟镓锌氧化物IGZO)形成，栅极2采用铜或铝或铜合金或铝合金形成，有源层5采用金属氧化物如铟镓锌氧化物、铟锌氧化物、铟锡氧化物或铟镓锡氧化物形成。
本实施例还提供一种薄膜晶体管的制备方法，包括：在基板上形成栅极、绝缘层、有源层、源极和漏极的步骤，还包括在栅极和有源层之间形成隔离层的步骤，隔离层至少在正投影方向上与面积较小的栅极或有源层重合，隔离层对于形成栅极的材料扩散的阻隔能力大于绝缘层对于形成栅极的材料扩散的阻隔能力，以使得形成栅极的材料不能扩散到有源层。
在详细说明制备方法之前，首先对构图工艺进行解释：构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。本发明中，可根据阵列基板所形成的结构选择相应的构图工艺。
针对本实施例所提供的薄膜晶体管，在栅极和有源层之间形成隔离层的步骤中，以光刻胶作为掩模，通过离子注入工艺或等离子处理工艺，保留面积较大的有源层或栅极中任一对应的区域内的隔离层的导电性，而将剩余区域的隔离层的导电性转变为绝缘性。
具体的，该薄膜晶体管的制备方法具体包括如下步骤：
步骤S1：在基板1上形成包括栅极2的图形。
在该步骤之前，即在形成栅极2之前，还可以进一步包括在基板1上形成包括缓冲层8的图形的步骤。包括缓冲层8的图形的具体形成过程为：在基板1表面先沉积一层金属膜（如钼、钛、钼合金或钛合金），然后经过曝光、显影、刻蚀形成与栅极2相对应的形状。
接着，如图3-1所示，将包括栅极2的图形形成在缓冲层8上，缓冲层8在正投影方向上与栅极2重叠，栅极2能非常牢固地附着在该缓冲层8上，不容易脱落。
步骤S2：如图3-2所示，在完成步骤S1的基板1上形成隔离层膜30、栅绝缘层膜410和有源层膜50。
该步骤中，隔离层膜30采用具有能够由导电性向绝缘性转变性能的金属材料或金属氧化物材料形成，栅极2采用铜形成，有源层膜50采用金属氧化物如铟镓锌氧化物、铟锌氧化物、铟锡氧化物或铟镓锡氧化物形成。
步骤S3：如图3-3所示，在完成步骤S2的基板1上，通过构图工艺，形成包括有源层5和栅绝缘层41的图形，有源层5与栅极2相对设置；如图3-4所示，通过离子注入工艺或等离子处理工艺，形成包括隔离层3的图形。
该步骤具体包括：
步骤S31：在完成步骤S2的基板1上涂敷光刻胶。
步骤S32：采用设置有有源层5图形的掩模板，通过曝光工艺和显影工艺，形成光刻胶掩膜10。
步骤S33：通过第一次刻蚀工艺，将有源层膜50形成包括有源层5的图形，有源层5的面积大于栅极2的面积。
在该步骤中，刻蚀工艺为湿刻工艺。湿刻工艺中，可采用添加冰醋酸的硝酸和硫酸溶液等作为刻蚀介质，在常温到45度的条件下进行刻蚀。
步骤S34：通过第二次刻蚀工艺，将栅绝缘层膜410形成包括栅绝缘层41的图形。
在该步骤中，刻蚀工艺为干刻工艺，干刻工艺中，可采用含氟元素的气体，如SF6、CF4、CHF3等气体或者前述气体与O2的混合气体作为刻蚀介质，在反应离子刻蚀机、等离子体刻蚀机或反应耦合等离子体刻蚀机等中进行刻蚀。
步骤S35：如图3-4所示，通过离子注入工艺或等离子处理工艺，保留有源层5对应的区域内的隔离层膜30的导电性，而将剩余区域的隔离层膜30的导电性转变为绝缘性，以形成包括隔离层3的图形，如图3-5所示。
在该步骤中，用于形成隔离层3的材料在氩气氛围中，沉积形成隔离层膜30，隔离层膜30具有导电性；隔离层膜30在氧气或氮气氛围中，通过离子注入工艺（如注入氧离子）或等离子处理工艺形成包括隔离层3的图形，隔离层3在对应有源层5的区域具有导电性，在对应有源层5以外的区域具有绝缘性。这样处理的隔离层3能够对形成栅极2的铜离子或铝离子的扩散进行很好的阻隔。
其中，隔离层具有良好的防止形成栅极2的铜离子或铝离子扩散到有源层5的作用；栅绝缘层41具有良好的防静电击穿的作用，同时具有防止形成栅极2的铜离子或铝离子扩散到有源层5的作用（但相对隔离层3其防扩散的能力较弱）。
步骤S36：如图3-6所示，通过剥离工艺，将光刻胶掩膜10去除。
步骤S4：如图3-7所示，在完成步骤S3的基板1上形成包括源极6和漏极7的图形。
在该步骤之前，可以先在完成步骤S3的基板1上形成包括刻蚀阻挡层9的图形，然后再在刻蚀阻挡层9上形成源极6和漏极7。即，刻蚀阻挡层9形成在有源层5的上方以及源极6和漏极7的下方，刻蚀阻挡层9在对应着有源层5的两端分别开设有过孔，源极6和漏极7分别通过过孔与有源层5连接。
至此，底栅结构的薄膜晶体管即制备完成。
本实施例仅以薄膜晶体管中栅极的面积小于有源层的面积作为示例，此时，隔离层至少在正投影方向上与栅极重合，当形成栅极的材料发生扩散时，将全部正向扩散至对应着有源层的区域，通过隔离层和绝缘层，能更有效防止形成栅极的材料扩散，例如铜离子或铝离子扩散到有源层中，进而保证薄膜晶体管的性能的稳定性。
这里应该理解的是，当薄膜晶体管中栅极的面积大于有源层的面积，此时，隔离层至少在正投影方向上与有源层重合，当形成栅极的材料扩散时，栅极与有源层在正投影方向上相应的部分的铜离子或铝离子将正向扩散至有源层，而超出与有源层在正投影方向上相应的部分的铜离子或铝离子将侧向扩散至有源层，由于正向扩散的铜离子或铝离子占全部扩散铜离子或铝离子的绝大部分，因此，通过隔离层和绝缘层，同样能有效防止形成栅极的材料的扩散到有源层中，保证薄膜晶体管的性能的稳定性。
实施例2：
本实施例提供一种薄膜晶体管，该薄膜晶体管为顶栅结构。与实施例1不同的是，如图4所示，该薄膜晶体管中的绝缘层为钝化层42，源极6和漏极7相离设置在基板1的上方，有源层5设置在源极6和漏极7之间且分别延伸至源极6和漏极7的上方，钝化层42和隔离层3依次设置在有源层5的上方，缓冲层8设置在隔离层3的上方，栅极2设置在缓冲层8上方。
需要说明的是，本实施例具有顶栅结构的薄膜晶体管中可以在有源层与源极和漏极之间设置刻蚀阻挡层，也可以不设置刻蚀阻挡层，本实施例以不设置刻蚀阻挡层为例进行说明。
针对本实施例所提供的上述薄膜晶体管，本实施例还提供一种该薄膜晶体管的制备方法，与实施例1中薄膜晶体管的制备方法所不同的是：该制备方法具体包括如下步骤：
步骤S1’：如图5-1所示，在基板1上形成包括源极6和漏极7的图形。
步骤S2’：如图5-2所示，在完成步骤S1’的基板1上形成包括有源层5和钝化层42的图形，在钝化层42上形成隔离层膜30和栅极膜20。
在该步骤中，在钝化层42上形成隔离层膜30之后，还同时在隔离层膜30的上方形成缓冲层膜80，例如采用钼、钛、钼合金或钛合金材料通过沉积方式形成一层金属膜；然后在缓冲层膜80的上方形成栅极膜20。
步骤S3’：如图5-3所示，在完成步骤S2’的基板1上，通过构图工艺，形成包括栅极2的图形，有源层5与栅极2相对设置；如图5-4所示，通过离子注入工艺或等离子处理工艺，形成包括隔离层3的图形,如图5-5所示。
在该步骤中，在形成包括栅极2的图形之后，还同时通过刻蚀工艺形成包括缓冲层8的图形。缓冲层8的形状与栅极2的形状相对应，栅极2形成在缓冲层8上，缓冲层8在正投影方向上与栅极2重叠，栅极2能非常牢固地附着在缓冲层8上，不容易脱落。
该步骤具体包括：
步骤S31’：在完成步骤S2’的基板1上涂敷光刻胶。
步骤S32’：采用设置有栅极2图形的掩模板，通过曝光工艺和显影工艺，形成光刻胶掩膜10。
步骤S33’：通过刻蚀工艺，将栅极膜20形成包括栅极2的图形。
在该步骤中，将栅极膜20形成包括栅极2的图形通常采用湿刻工艺；紧接着，再通过一次刻蚀工艺，将缓冲层膜80形成包括缓冲层8的图形。
步骤S34’：如图5-4所示，通过离子注入工艺或等离子处理工艺，保留栅极2对应的区域内的隔离层膜30的导电性，而将剩余区域的隔离层膜30的导电性转变为绝缘性，以形成包括隔离层3的图形，如图5-5所示。
步骤S35’：如图5-6所示，通过剥离工艺，将光刻胶掩膜10去除。
本实施例中薄膜晶体管的其它结构、材质以及薄膜晶体管的制备方法与实施例1相同，此处不再赘述。
至此，顶栅结构的薄膜晶体管即制备完成。
与实施例1相同，这里应该理解的是，本实施例仅以薄膜晶体管中栅极的面积小于有源层的面积作为示例，当然，对于薄膜晶体管中栅极的面积大于有源层的面积的情况也同样适用。
实施例1-2的有益效果：实施例1-2所提供的薄膜晶体管通过在栅极和有源层之间设置隔离层，相比现有技术中仅在栅极和有源层之间设置绝缘层，能更有效地防止形成栅极的材料（如铜离子或铝离子）扩散到有源层中，进而保证薄膜晶体管的性能稳定。
实施例3：
本实施例提供一种具有底栅结构的薄膜晶体管的阵列基板，包括上述实施例1中的薄膜晶体管。
如图6所示，本实施例中的阵列基板还包括交叉设置的栅线和数据线（图6中未示出），栅线与栅极2连接且同层设置，数据线与源极6连接且同层设置。本实施例中，栅线采用与形成栅极2相同的材料形成。
该阵列基板还包括像素电极12，像素电极12与漏极7连接。本实施例中，在源极6和漏极7上方还设置有第二绝缘层11，例如第二绝缘层11为钝化层，第二绝缘层11在对应漏极7的区域开设有过孔，像素电极12设置在第二绝缘层11的上方，且通过开设在第二绝缘层11中的过孔与漏极7连接。
针对该阵列基板，本实施例还提供一种该阵列基板的制备方法，该制备方法除了包括实施例1中底栅结构的薄膜晶体管的制备方法，还包括：在基板上形成交叉设置的栅线和数据线的步骤，数据线与源极在同一构图工艺中形成，数据线与源极连接且同层设置；栅线与栅极在同一构图工艺中形成，栅线与栅极连接且同层设置。
该制备方法还进一步包括形成像素电极的步骤，像素电极与漏极连接。本实施例中，在源极和漏极上方形成第二绝缘层，在第二绝缘层对应漏极的区域开设过孔，像素电极形成在第二绝缘层的上方，且通过开设在第二绝缘层中的过孔与漏极连接。
本实施例中阵列基板除薄膜晶体管以外的其它结构、材质以及阵列基板的制备方法与现有技术相同，此处不再赘述。
实施例4：
本实施例与实施例3的区别在于，本实施例的阵列基板中，隔离层还延伸至对应着栅线的区域，且至少在正投影方向上与栅线重合。
本实施例的阵列基板中，缓冲层还延伸至对应着栅线的区域，且至少在正投影方向上与栅线重合。即栅线也设置在缓冲层上，缓冲层能够使栅线附着更加牢固。
针对该阵列基板，本实施例还提供一种该阵列基板的制备方法，与实施例1中底栅结构的薄膜晶体管的制备方法相比，该制备方法还进一步包括：在基板上形成栅线和对应着栅线的隔离层的步骤，栅线与栅极在同一构图工艺中形成，栅线与栅极连接且同层设置，隔离层至少在正投影方向上与栅线重合。
在本实施例中，在基板上形成交叉设置的栅线和数据线的步骤，数据线与源极在同一构图工艺中形成，数据线与源极连接且同层设置；栅线与栅极在同一构图工艺中形成，栅线与栅极连接且同层设置，隔离层还延伸至对应着栅线的区域，且至少在正投影方向上与栅线重合。同时，在形成包括隔离层的图形的步骤中，保留面积较大的有源层或栅极中任一对应的区域内、和对应着栅线区域的隔离层的导电性，而将剩余区域的隔离层的导电性转变为绝缘性。
本实施例中阵列基板除薄膜晶体管以外的其它结构、材质以及阵列基板的制备方法与实施例3相同，此处不再赘述。
实施例5：
本实施例提供一种具有顶栅结构的薄膜晶体管的阵列基板，包括上述实施例2中的薄膜晶体管。
与实施例3不同的是，如图7所示，本实施例阵列基板中，像素电极12设置在基板1表面以及漏极7的下方，像素电极12与漏极7重叠且连接。
针对该阵列基板，本实施例还提供一种该阵列基板的制备方法，包括实施例2中顶栅结构的薄膜晶体管的制备方法，与实施例3中阵列基板的制备方法不同的是，像素电极形成在基板表面以及对应漏极的下方。
本实施例中阵列基板除薄膜晶体管以外的其它结构、材质以及阵列基板的制备方法与实施例3相同，此处不再赘述。
实施例6：
本实施例与实施例5的区别在于，本实施例的阵列基板中，隔离层还延伸至对应着栅线的区域，且至少在正投影方向上与栅线重合。
本实施例的阵列基板中，缓冲层还延伸至对应着栅线的区域，且至少在正投影方向上与栅线重合。
在本实施例阵列基板的制备方法中，在形成包括隔离层的图形的步骤中，保留面积较大的有源层或栅极中任一对应的区域内、和对应着栅线区域的隔离层的导电性，而将剩余区域的隔离层的导电性转变为绝缘性。
本实施例中阵列基板除薄膜晶体管以外的其它结构、材质以及阵列基板的制备方法与实施例4相同，此处不再赘述。
实施例3-6的有益效果：实施例3-6所提供的阵列基板，隔离层能防止薄膜晶体管中形成栅极的材料（如铜离子或铝离子）扩散到有源层中，甚至进一步防止形成栅线的材料（如铜离子或铝离子）扩散到有源层中，进而保证阵列基板的性能的稳定性。
实施例7：
本实施例提供一种显示装置，包括实施例3-6中任一所述的阵列基板。
所述显示装置可以为液晶显示装置或者电致发光显示装置，例如液晶面板、液晶电视、手机、液晶显示器等。
该显示装置中，通过采用设置有隔离层的阵列基板，从而保证显示装置的性能的稳定性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种薄膜晶体管，包括基板以及设置在所述基板上的栅极、绝缘层、有源层、源极和漏极，其特征在于，在所述栅极和所述有源层之间还设置有隔离层，所述隔离层至少在正投影方向上与面积较小的所述栅极和所述有源层中的一个重合，所述隔离层对于形成所述栅极的材料扩散的阻隔能力大于所述绝缘层对于形成所述栅极的材料扩散的阻隔能力。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极与所述有源层相对设置，所述绝缘层设置在所述栅极与所述有源层之间，所述隔离层相对所述绝缘层更靠近所述栅极；所述源极和所述漏极分别对应设置在所述有源层的两端且与所述栅极在正投影方向上部分重叠。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述绝缘层为栅绝缘层，所述薄膜晶体管还包括刻蚀阻挡层，
所述栅极设置在所述基板的上方，所述栅极上方依次设置有所述隔离层和所述栅绝缘层，所述有源层设置在所述栅绝缘层对应着所述栅极的上方，所述刻蚀阻挡层设置在所述有源层的上方，所述源极和所述漏极设置在所述刻蚀阻挡层对应着所述有源层的两端的上方、且分别与所述栅极在正投影方向上部分重叠，所述刻蚀阻挡层在对应着所述有源层的两端分别开设有过孔，所述源极和所述漏极分别通过所述过孔与所述有源层连接。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述绝缘层为钝化层，
所述源极和所述漏极相离设置在所述基板的上方，所述有源层设置在所述源极和所述漏极之间且分别延伸至所述源极和所述漏极的上方，所述钝化层和所述隔离层依次设置在所述有源层的上方，所述栅极设置在所述隔离层上方。
5.根据权利要求1-4任意一项所述的薄膜晶体管，其特征在于，所述隔离层采用具有由导电性向绝缘性转变性能的金属材料或金属氧化物材料形成，所述栅极采用铜或铝形成，所述有源层采用金属氧化物形成。
6.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-5任意一项所述的薄膜晶体管。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括栅线，所述栅线采用与形成所述栅极相同的材料形成，所述栅线与所述栅极连接且同层设置，所述隔离层还延伸至对应着所述栅线的区域，且至少在正投影方向上与所述栅线重合。
8.一种显示装置，其特征在于，包括权利要求6-7任意一项所述的阵列基板。
9.一种薄膜晶体管的制备方法，包括：在基板上形成栅极、绝缘层、有源层、源极和漏极的步骤，其特征在于，还包括在所述栅极和所述有源层之间形成隔离层的步骤，所述隔离层至少在正投影方向上与面积较小的所述栅极或所述有源层重合，所述隔离层对于形成栅极的材料扩散的阻隔能力大于所述绝缘层对于形成栅极的材料扩散的阻隔能力。
10.根据权利要求9所述的制备方法，其特征在于，在所述栅极和所述有源层之间形成隔离层的步骤中，以光刻胶作为掩模，通过离子注入工艺或等离子处理工艺，保留面积较大的所述有源层或所述栅极中任一对应的区域内的所述隔离层的导电性，而将剩余区域的所述隔离层的导电性转变为绝缘性。
11.根据权利要求10所述的制备方法，其特征在于，所述隔离层采用具有由导电性向绝缘性转变性能的金属材料或金属氧化物材料形成，用于形成所述隔离层的材料在氩气氛围中，沉积形成隔离层膜，所述隔离层膜具有导电性；所述隔离层膜在氧气或氮气氛围中，通过离子注入工艺或等离子处理工艺形成包括所述隔离层的图形，所述隔离层在对应所述有源层或所述栅极的区域具有导电性，在对应所述有源层或所述栅极以外的区域具有绝缘性。
12.一种阵列基板的制备方法，其特征在于，包括权利要求9-11任意一项所述的薄膜晶体管的制备方法。
13.根据权利要求12所述的制备方法，其特征在于，所述制备方法还进一步包括：在基板上形成栅线和对应着所述栅线的隔离层的步骤，所述栅线与所述栅极在同一构图工艺中形成，所述栅线与所述栅极连接且同层设置，所述隔离层至少在正投影方向上与所述栅线重合。
14.根据权利要求13所述的制备方法，其特征在于，在形成对应着栅线的隔离层的步骤中，以光刻胶作为掩模，通过离子注入工艺或等离子处理工艺，进一步保留对应着所述栅线区域的所述隔离层的导电性，而将面积较大的所述有源层或所述栅极中任一对应的区域内、和对应着所述栅线区域以外的所述隔离层的导电性转变为绝缘性。
CN201310385416.5A 2013-08-29 2013-08-29 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 Active CN103474471B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310385416.5A CN103474471B (zh) 2013-08-29 2013-08-29 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US14/376,028 US9455324B2 (en) 2013-08-29 2013-11-27 Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
PCT/CN2013/087941 WO2015027588A1 (zh) 2013-08-29 2013-11-27 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310385416.5A CN103474471B (zh) 2013-08-29 2013-08-29 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103474471A true CN103474471A (zh) 2013-12-25
CN103474471B CN103474471B (zh) 2016-05-25

Family

ID=49799258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310385416.5A Active CN103474471B (zh) 2013-08-29 2013-08-29 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Country Status (3)

Country Link
US (1) US9455324B2 (zh)
CN (1) CN103474471B (zh)
WO (1) WO2015027588A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409510A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104701326A (zh) * 2015-03-19 2015-06-10 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN106298954A (zh) * 2016-08-31 2017-01-04 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN108010960A (zh) * 2017-11-01 2018-05-08 华南理工大学 一种氧化物薄膜晶体管栅电极及其制备方法
CN109728098A (zh) * 2019-01-03 2019-05-07 合肥鑫晟光电科技有限公司 薄膜晶体管、传感器、检测方法、检测装置及检测***
CN110534530A (zh) * 2019-08-15 2019-12-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114980477A (zh) * 2021-02-18 2022-08-30 合肥鑫晟光电科技有限公司 背板、背光源、照明装置及显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150073297A (ko) * 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
KR102427675B1 (ko) * 2015-04-20 2022-08-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
CN105118864B (zh) * 2015-08-14 2018-06-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示器件
KR102614533B1 (ko) * 2016-08-23 2023-12-15 삼성디스플레이 주식회사 박막 트랜지스터 표시판
FR3079909B1 (fr) 2018-04-05 2022-10-14 Microoled Dispositif electroluminescent a resolution et fiabilite ameliorees
KR102142268B1 (ko) * 2018-06-25 2020-08-12 삼성전자 주식회사 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
CN117995909B (zh) * 2024-04-07 2024-06-21 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261075A (ja) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN1440224A (zh) * 2002-02-20 2003-09-03 三星电子株式会社 有源矩阵型有机电致发光显示器及其制造方法
CN1766701A (zh) * 2004-10-28 2006-05-03 三星电子株式会社 导电结构及其形成方法、阵列基板以及液晶显示面板
CN101105615A (zh) * 2006-06-29 2008-01-16 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US20120052636A1 (en) * 2007-05-29 2012-03-01 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100001597A (ko) * 2008-06-27 2010-01-06 삼성전자주식회사 표시 장치와 그 제조 방법
KR20110060479A (ko) * 2009-11-30 2011-06-08 삼성모바일디스플레이주식회사 오믹 콘택층으로 산화물 반도체층을 갖는 박막 트랜지스터 및 그 제조방법
BR112013015761A2 (pt) * 2010-12-27 2018-11-06 Sharp Kk dispositivo semicondutor e método para fabricar o mesmo
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US20130335312A1 (en) * 2012-06-15 2013-12-19 Qualcomm Mems Technologies, Inc. Integration of thin film switching device with electromechanical systems device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261075A (ja) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN1440224A (zh) * 2002-02-20 2003-09-03 三星电子株式会社 有源矩阵型有机电致发光显示器及其制造方法
CN1766701A (zh) * 2004-10-28 2006-05-03 三星电子株式会社 导电结构及其形成方法、阵列基板以及液晶显示面板
CN101105615A (zh) * 2006-06-29 2008-01-16 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US20120052636A1 (en) * 2007-05-29 2012-03-01 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409510A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104701326A (zh) * 2015-03-19 2015-06-10 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN106298954A (zh) * 2016-08-31 2017-01-04 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106298954B (zh) * 2016-08-31 2020-02-04 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN108010960A (zh) * 2017-11-01 2018-05-08 华南理工大学 一种氧化物薄膜晶体管栅电极及其制备方法
CN109728098A (zh) * 2019-01-03 2019-05-07 合肥鑫晟光电科技有限公司 薄膜晶体管、传感器、检测方法、检测装置及检测***
CN109728098B (zh) * 2019-01-03 2022-05-17 合肥鑫晟光电科技有限公司 薄膜晶体管、传感器、检测方法、检测装置及检测***
CN110534530A (zh) * 2019-08-15 2019-12-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114980477A (zh) * 2021-02-18 2022-08-30 合肥鑫晟光电科技有限公司 背板、背光源、照明装置及显示装置

Also Published As

Publication number Publication date
US9455324B2 (en) 2016-09-27
US20150340455A1 (en) 2015-11-26
WO2015027588A1 (zh) 2015-03-05
CN103474471B (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN103474471A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN103499906B (zh) 一种阵列基板、其制备方法及显示装置
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
CN105529301B (zh) 阵列基板的制造方法、阵列基板和显示装置
US9812472B2 (en) Preparation method of oxide thin-film transistor
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN103872060B (zh) 阵列基板及其制造方法
US9698278B2 (en) Thin film transistor and manufacturing method thereof, array substrate, display device
CN109273409A (zh) 一种显示面板、其制作方法及显示装置
CN104090401B (zh) 阵列基板及其制备方法、显示装置
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104966698B (zh) 阵列基板、阵列基板的制造方法及显示装置
US10461178B2 (en) Method for manufacturing array substrate, array substrate and display panel
US20190088784A1 (en) Thin film transistor, method for manufacturing the same, base substrate and display device
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
US20140183541A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN109712993A (zh) 阵列基板及制造方法及显示装置
CN107204377B (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
CN108269856A (zh) 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant