KR101530459B1 - 어레이 기판의 제조방법, 어레이 기판 및 디스플레이 - Google Patents

어레이 기판의 제조방법, 어레이 기판 및 디스플레이 Download PDF

Info

Publication number
KR101530459B1
KR101530459B1 KR1020137012238A KR20137012238A KR101530459B1 KR 101530459 B1 KR101530459 B1 KR 101530459B1 KR 1020137012238 A KR1020137012238 A KR 1020137012238A KR 20137012238 A KR20137012238 A KR 20137012238A KR 101530459 B1 KR101530459 B1 KR 101530459B1
Authority
KR
South Korea
Prior art keywords
forming
thin film
tft
layer
active layer
Prior art date
Application number
KR1020137012238A
Other languages
English (en)
Other versions
KR20130124506A (ko
Inventor
치 야오
티엔밍 다이
펑 쟝
쟌펑 차오
페이위 쥬
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20130124506A publication Critical patent/KR20130124506A/ko
Application granted granted Critical
Publication of KR101530459B1 publication Critical patent/KR101530459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명의 실시예들은 어레이 기판의 제조방법, 어레이 기판 및 디스플레이를 개시한다. 이 제조방법은, 기판 상에 TFT의 게이트 전극을 형성하는 단계와; 금속 산화물 반도체 박막 및 상부 금속 박막을 형성하고, 금속 산화물 반도체 박막 및 상부 금속 박막에 마스크 공정을 수행하여 게이트 전극에 대향하는 활성층 및 TFT의 소스 전극과 드레인 전극을 각각 형성하는 단계와; 소스 전극 및 드레인 전극의 상부에 놓이는 패시베이션층을 형성하는 단계를 포함하며, 상부 금속 박막의 마스크 공정 동안, 6 내지 8 사이의 pH값을 가진 과산화수소 근간의 식각액을 사용하여 상부 금속 박막을 식각한다.

Description

어레이 기판의 제조방법, 어레이 기판 및 디스플레이{MANUFACTURING METHOD OF ARRAY SUBSTRATE, ARRAY SUBSTRATE AND DISPLAY}
본 발명의 실시예들은 어레이 기판의 제조방법, 어레이 기판 및 디스플레이에 관한 것이다.
디스플레이 기술의 빠른 발전에 따라, 디스플레이 해상도 및 응답시간과 같은 디스플레이 수행 및 특성에 대한 요건이 점차 높아지고 있다. 이 경우, 3D 디스플레이 기술의 발전과 디스플레이 크기가 증가에 따라, 디스플레이의 어레이 기판에 구비되는 박막 트랜지스터(TFT)의 이동도에 대한 요건이 점차 높아지고 있다.
TFT는, 게이트 전극, 게이트 절연층, 활성층, 소스 전극 및 드레인 전극을 포함한다. 앞에서 언급한 TFT의 이동도는 실제로 단위 전계 하에 TFT의 활성층에서의 캐리어(carrier)(전자 또는 정공)의 평균 드리프트 속도(drift velocity)를 말한다. 현재, 비정질 실리콘으로 만들어진 활성층은 더이상 이동도에 대한 요건을 만족시키지 못하는 반면, 고 이동도의 금속 산화물 재료가 더 큰 주목을 받고 있다. 활성층으로서 금속 산화물을 이용하는 종래기술의 TFT 제조공정은 다음의 문제가 있다. 종래 공정에서 소스/드레인 전극 상에 수행되는 마스크 공정은 패턴들을 식각하기 위해 산(acid)을 이용하지만, 금속 산화물 재료가 통상적으로 내산성(acid-proof)이 아니기 때문에, 종래 공정은 활성층의 부분을 부식시켜 장치의 성능에 영향을 미친다. 이 문제를 해결하기 위해, 통상적으로 내산성인 에치스탑층을 이용하여 활성층의 채널영역을 덮어 활성층이 부식되는 것을 방지한다. 그러나, 하나의 마스크 공정이 더 추가됨으로써, 마스크 공정을 복잡하게 한다.
본 발명의 실시예에 따라 어레이 기판의 제조방법을 제공하는데, 이 방법은: 기판 상에 기저 금속 박막을 형성하고, 마스크 공정으로 적어도 TFT의 게이트 전극을 형성하는 단계; 게이트 전극의 상부에 놓이는 게이트 절연층을 형성하는 단계; 금속 산화물 반도체 박막 및 상부 금속 박막을 형성하고, 금속 산화물 반도체 박막 및 상부 금속 박막에 마스크 공정을 수행하여 TFT의 소스 전극과 드레인 전극, 및 게이트 전극에 대향하는 활성층을 각각 형성하는 단계; 소스 전극과 드레인 전극 상부에 놓이는 패시베이션층을 형성하고, 화소 전극에 접속하는 드레인 전극의 위치에 컨택홀(contact hole)을 형성하는 단계를 포함하며, 상부 금속 박막에 대한 마스크 공정 동안, 6 내지 8 사이의 pH값을 가진 과산화수소 기반의 식각액(etchant)을 사용하여 상부 금속 박막을 식각한다.
본 발명의 다른 실시예에 따라 어레이의 형태로 기판 상에 배치된 화소 유닛들을 포함하는 어레이 기판을 제공하고, 각 화소 유닛은 TFT 및 TFT의 상부에 놓이는 패시베이션층을 포함하며, 여기에서 TFT는 순서대로 연속해서 배치된 게이트 전극, 게이트 절연층, 금속 산화물 반도체 재료의 활성층 및 소스전극/드레인 전극을 포함하고, 게이트 절연층 및 활성층 사이에 제1 격리층을 배치하여 게이트 절연층이 활성층과 접촉하는 것을 방지하도록 사용하며, 제1 격리층의 재료는 수소가 없는 비금속 산화물 재료이다.
본 발명의 또 다른 실시예에 따라, 본 발명의 실시예들에서 구비된 어레이 기판을 포함하는 디스플레이를 제공한다.
본 발명의 실시예들의 기술적 해결책을 명확하게 나타내기 위하여, 하기에 실시예들의 도면이 간략하게 설명될 것이다. 설명된 도면은 단지 본 발명의 일부 실시예들에 관련된 것으로 본 발명을 한정하는 것이 아님은 자명하다.
도 1은 제1 실시예에서 제공된 어레이 기판의 구조를 나타내는 개략도이다.
도 2는 제1 실시예에서 제공된 다른 어레이 기판의 구조를 나타내는 개략도이다.
도 3은 제1 실시예에서 제공된 또 다른 어레이 기판의 구조를 나타내는 개략도이다.
도 4는 제2 실시예에서 제공된 어레이 기판의 구조를 나타내는 개략도이다.
도 5a 내지 도 5g는 도 4에 도시된 어레이 기판을 제조하는 단계를 나타내는 계략도이다.
도 6은 제2 실시예에서 제공된 다른 어레이 기판의 구조를 나타내는 개략도이다.
도 7은 제2 실시예에서 제공된 또 다른 어레이 기판의 구조를 나타내는 개략도이다.
본 발명의 실시예들의 목적, 기술적 세부내용 및 이점들을 명확하게 하기 위해, 실시예의 기술적 해결책들이 본 발명의 실시예들과 관련된 도면들과 연계하여 명백하고 완전하게 이해할 수 있는 방식으로 설명될 것이다. 설명된 실시예들은 본 발명의 실시예들의 단지 일부일 뿐 전부가 아님이 자명하다. 여기에서 설명된 실시예들에 근거하여, 당업자가 창의적인 작업없이 얻을 수 있는 다른 실시예(들)은 본 발명의 범주 내로 속해야 한다.
제1 실시예
도 1에 도시된 바와 같은 어레이 기판의 구조도에 따라, 어레이 기판은 어레이의 형태로 기판(100) 상에 배치된 화소 유닛들을 포함하고, 각 화소 유닛은 TFT, TFT의 상부에 놓이는 패시베이션층(14), 및 TFT에 대하여 수평적으로 배치된 화소 전극(15)을 포함한다. TFT는 연속해서 순차적으로 배치된 게이트 전극(11a), 게이트 절연층(12), 금속 산화물 반도체 재료의 활성층(13), 및 소스 전극(11b)/드레인 전극(11c)을 포함하고, TFT의 드레인 전극(11c)은 패시베이션층(14)에서 컨택홀을 통하여 화소 전극(15)에 접속한다.
종래의 제조 공정에서는 금속 산화물 반도체 재료의 활성층의 부식이 초래되기 때문에, 본 발명의 실시예들은 활성층을 보호하기 위하여 상술한 어레이 기판 구조물의 제조 방법을 제공한다.
도 1을 참조하여, 본 발명의 실시예들에서 제공된 어레이 기판의 제조방법은 다음의 단계를 포함한다.
S101 : 기판(100) 상에 기저 금속 박막(underlying metal thin film)을 형성하고, 하나의 마스크 공정으로 적어도 TFT의 게이트 전극(11a)을 형성하는 단계.
기저 금속 박막의 재료는 몰리브덴(molybdenum), 알루미늄(aluminum), 구리(copper) 또는 크롬(chromium), 또는 이들 금속을 함유하는 합금과 같은 금속일 수 있다.
본 발명의 모든 실시예들에서, 마스크 공정은 포토레지스트의 도포, 노광, 현상, 식각 등을 포함할 수 있다. 노광 공정은 다른 영역 간에 포토레지스트의 노광을 제어하도록 마스크 플레이트(mask plate)가 필요하다. 어레이 기판의 모든 제조 공정 동안, 이용되는 마스크 플레이트의 개수는 통상 마스크 공정의 횟수만큼 사용된다. 다시 말해, 마스크 공정의 일 회 수행하는 것은 마스크 플레이트를 한번 사용하여 패터닝을 마치는 것이다.
S102 : 게이트 전극의 상부에 놓이는 게이트 절연층(12)을 형성하는 단계.
게이트 절연층(12)의 재료는 통상 사용되는 실리콘 질화물(SiNx) 재료일 수 있다.
S103 : 금속 산화물 반도체 박막을 형성하고, 하나의 마스크 공정으로 게이트 전극(11a)에 대향하는 위치에 활성층(13)을 형성하는 단계.
금속 산화물 반도체의 재료는 IGZO(인듐, 갈륨 및 아연을 포함하는 금속 산화물), IZO(인듐, 아연을 포함하는 금속 산화물) 등과 같은 반도체로서 사용될 수 있는 임의의 금속 산화물일 수 있다.
S104 : 상부 금속 박막을 형성하고, 하나의 마스크 공정으로 적어도 TFT의 소스 전극(11b) 및 드레인 전극(11c)을 형성하는 단계. 이 마스크 공정에서 사용되는 식각액(etchant)의 조성은 과산화수소, 상부 금속 이온 착화제(top metal complexing agent), 과산화수소의 안정화제, 및 계면활성제(surfactant)를 포함하고, 식각액의 pH 값은 6 내지 8 사이이다.
상부 금속 박막의 재료는 몰리브덴, 알루미늄, 구리 또는 크롬, 또는 적어도 이들 금속 중 하나를 함유하는 합금과 같은 금속으로 할 수 있다. 본 발명의 실시예들에서, 디스플레이 해상도 및 스위칭 지연 특성(switching delay characteristic)에 대한 높은 요건들을 고려하면, 구리가 저항이 낮아 충전시간을 짧게 할 수 있기 때문에, 구리로 만들어진 소스/드레인 전극이 화소 크기(pixel size)를 작게 할 수 있고, 즉 단위 면적당 화소수를 증가시켜 디스플레이의 해상도를 향상시킬 수 있다. 따라서, 본 실시예에서 상부 금속 박막의 재료로서 구리 또는 구리합금을 사용하는 것이 좋다. 본 발명의 실시예들에서 상부 금속 착화제는 상부 금속 이온으로 착이온(complex ion)을 형성할 수 있는 화합물을 말한다. 본 발명의 실시예들에서, 상부 금속이 구리 또는 구리 합금일 때, 상부 금속 이온 착화제는 구리 이온 착화제이다.
더욱이, 많은 경험으로부터 실증된 값에 따라 본 발명의 실시예들에서 과산화수소 기반의 식각액의 조성에 대한 과산화수소의 함유량은 예를 들어 5％∼20％일 것이고, 계면활성제의 함유량은 예를 들어 1％∼10％이며, 상부 금속 이온 착화제의 함유량은 식각 제거할 필요가 있는 상부 금속의 총량에 기초하여 결정하는데, 통상 상부 금속 이온 착화제의 함유량은 1％∼25％이다. 특히, 상부 금속 착화제의 함유량은 다음과 같다: 먼저 상부 금속 착화제의 일부분(예를 들어, 함유량은 50％)을 식각액에 첨가하고, 그리고 나서 식각액에 용해된 상부 금속 이온의 함유량과 상부 금속 박막의 식각을 완료한 정도에 따라 상부 금속 착이온을 첨가한다. 상부 금속 이온 착화제는 상부 금속 박막의 재료에 따라 임의의 적당한 착화제를 선택할 수 있다. 과산화수소 안정제 및 계면활성제도 또한 임의의 적당한 시약(reagent)을 선택할 수 있고 여기에서 설명하지 않는다.
S105 : 소스 전극 및 드레인 전극 상부에 놓이는 패시베이션층(14)을 형성하고, 드레인 전극(11c)의 위치에서 화소 전극(15)과 접속시키는 컨택홀을 하나의 마스크 공정으로 형성하는 단계.
패시베이션층(14)의 재료는 통상 사용되는 재료인 실리콘 질화물(SiNx)일 수 있다.
도 1에 도시된 바와 같이 어레이 기판의 제조방법은 S106을 더 포함할 수 있다.
S106 : S105에서 컨택홀의 상부에 놓이는 투명 도전성 박막을 형성하고, 하나의 마스크 공정으로 화소 전극(15)을 형성하는 단계.
투명 도전성 박막의 재료는 통상 사용되는 인듐주석산화물(ITO)일 수 있다.
본 발명의 실시예들에서 제공되는 어레이 기판의 제조방법에서, 6 내지 8 사이의 pH값을 가진 과산화수소 기반의 식각액으로 상부 금속 박막을 식각하고, 이것은 과산화수소 기반의 식각액이 산화 및 착화를 통해 상부 금속 박막에 마스크 공정을 수행하도록 한다. 식각액의 산화물들은 아래의 금속 산화물 반도체와 반응하지 않고, 따라서 금속 산화물의 반도체 특성을 변화시키지 않는다.
종래 기술에 있어서, 게이트 절연층은 통상 실리칸(silicane)과 같은 가스를 이용하는 화학 기상 증착법에 의해 제조되는데, 이것은 얻어진 게이트 절연층이 수소 원소를 함유하도록 한다. 게이트 절연층의 수소 원소가 금속 산화물 반도체 물질의 활성층으로 유입하는 것을 막기 위해, 도 2에 도시된 어레이 기판은 어레이의 형태의 기판(100) 상에 배치된 화소 유닛을 포함하고, 각 화소 유닛은 TFT 및 TFT의 상부에 놓이는 패시베이션층(14)을 포함한다. TFT는 연속해서 순차적으로 배치된 게이트 전극(11a), 게이트 절연층(12), 금속 산화물 반도체 재료의 활성층(13), 소스 전극(11b)/드레인 전극(11c)을 포함한다. 게이트 절연층(12) 및 활성층(13) 사이에 제1 격리층(first isolation layer)(21)을 배치하고, 이것은 게이트 절연층(12)이 활성층(13)과 접촉하는 것을 방지하는데 사용한다. 제1 격리층(21)의 재료는 수소를 함유하지 않은 비금속 산화물 재료이다.
본 발명의 모든 실시예에서, 수소가 없는 비금속 산화물 재료는 실리콘 산화물(SiO2)과 같은 재료일 수 있다.
도 2에 도시된 바와 같은 어레이 기판을 제조하기 위해, 도 1에 도시된 바와 같은 어레이 기판의 제조방법은 S102 단계와 S103 단계 사이에 S102a 단계가 더 필요하다.
S102a : 수소가 없는 비금속 산화물 막을 형성하고, 하나의 마스크 공정으로 게이트 전극(11a)에 대향하는 위치에 제1 격리층(21)을 형성하는 단계. 제1 격리층(21)은 게이트 절연층(12)이 활성층(13)과 접촉하는 것을 막는다.
예를 들어, 박막을 형성하기 위해 게이트 절연층(12)이 형성된 기판 상에 수소가 없는 비금속 산화물을 피착하고, 게이트 전극(11a)에 대향하는 위치에 활성층(13)의 주변 에지 보다 큰 패턴을 형성하여, 게이트 절연층(12)이 활성층(13)과 접촉하는 것을 막는다. 이 방식으로 게이트 절연층(12) 내의 수소 원소가 금속 산화물 반도체 재료로 진입하는 것을 효과적으로 막고, 이로써 활성층(13)을 보호하여, TFT의 특성 저하를 피하고, TFT의 응답시간을 향상시킨다.
게이트 절연층의 제조와 유사하게, 종래기술에서는 통상 실리칸과 같은 가스를 사용하는 화학 기상 증착법으로 패시베이션층을 제조하여, 얻어진 패시베이션층이 수소 원소를 함유하도록 한다. 따라서, 패시베이션층(14)의 수소 원소가 금속 산화물 반도체 재료의 활성층(13)에 진입하는 것을 방지하기 위해, 도 3을 참조하면, 도 2에 도시된 어레이 기판은 TFT와 TFT의 상부에 놓이는 패시베이션층(14)의 사이에 배치된 제2 격리층(22)을 더 포함할 수 있고, 이것은 TFT의 활성층(13)이 패시베이션층(14)과 접촉하는 것을 방지하도록 이용한다. 제2 격리층(22)의 재료는 수소 없는 비금속 산화물 재료이다.
도 3에 도시된 바와 같은 어레이 기판을 제조하기 위해, 도 2에 도시된 어레이 기판의 제조방법은 S104 단계와 S105 단계 사이에 S104a 단계가 더 필요하다.
S104a : 수소가 없는 비금속 산화물 막을 형성하고, 하나의 마스크 공정으로 게이트 전극(11a)에 대향하는 위치에 제2 격리층(22)을 형성하는 단계. 제2 격리층(22)은 활성층(13)이 패시베이션층(14)과 접촉하는 것을 방지하도록 사용한다.
예를 들어, 박막을 형성하기 위해 소스 전극 및 드레인 전극(11c)이 형성된 기판 상에 수소가 없는 비금속 산화물 재료를 피착하고, 게이트 전극(11a)에 대향하고 활성층(13)의 채널 영역(즉, 소스 전극 및 드레인 전극으로 덮여 있지 않은 활성층(13)의 영역)을 덮을 수 있는 패턴을 형성하여, 패시베이션층(14)이 활성층(13)과 접촉하는 것을 막는다. 이 방식으로 패시베이션층(14)의 수소 원소가 금속 산화물 반도체 재료로 진입하는 것을 효과적으로 방지하고, 이로써 활성층(13)을 보호하여, TFT의 특성 저하를 피하고, TFT의 응답시간을 향상시킨다.
제2 격리층(22)의 패턴은 활성층(13)의 채널 영역의 패턴과 같거나, 채널 영역의 패턴 보다 약간 클 수 있음에 주목해야 한다. 제2 격리층(22)의 패턴이 채널 영역 뿐만 아니라 드레인 전극의 전체 패턴을 덮기에도 충분히 크다면, S105 단계에서 컨택홀을 형성할 때, 드레인 전극 및 화소 전극 사이에 컨택이 이루어질 수 있도록 패시베이션층 및 제2 격리층 둘 모두를 식각할 필요가 있다.
제2 실시예
도 4에 도시된 바와 같은 어레이 기판의 구조도를 참조하면, 이 어레이 기판은 어레이의 형태로 기판(100) 상에 배치된 화소 유닛들을 포함하고, 각 화소 유닛은 TFT, TFT의 상부에 놓이는 패시베이션층(14), 및 화소 전극(15)을 포함한다. TFT는 연속해서 순차적으로 배치된 게이트 전극(11a), 게이트 절연층(12), 금속 산화물 반도체 재료의 활성층(13), 및 소스 전극(11b)/드레인 전극(11c)을 포함하고, TFT의 드레인 전극(11c)은 패시베이션층(14)의 컨택홀을 통하여 화소 전극(15)에 접속한다. 하나의 마스크 공정을 통해 동일층으로 활성층(13), 소스 전극(11b) 및 드레인 전극(11c)을 형성한다.
이 실시예에서 각 층을 제조하는 재료는 제1 실시예에서 언급한 것과 동일하므로, 이 실시예에서는 설명하지 않을 것이다.
본 발명의 실시예들에서 제공된 상술한 어레이 기판의 제조방법은 다음의 단계를 포함한다.
S201 : 기판(100) 상에 기저 금속 박막을 형성하고, 하나의 마스크 공정으로 적어도 TFT의 게이트 전극(11a)을 형성하는 단계.
S202 : 도 5a에 도시된 구조물을 참조하여, 게이트 전극의 상부에 놓이는 게이트 절연층(12)을 형성하는 단계.
S203 : 금속 산화물 반도체 박막 및 상부 금속 박막을 연속해서 형성하고, 하나의 마스크 공정으로 적어도 활성층(13), 소스 전극(11b) 및 드레인 전극(11c)을 형성하는 단계.
이 단계는, 연속적으로 형성된 두 박막에 포토레지스트를 도포 - 포토레지스트는 부분 잔존 영역(이것은 도면의 B와 동일함), 완전 잔존 영역(이것은 도면에서 A와 동일함) 및 완전 제거 영역(이것은 도면에서 C와 동일함)을 포함함 - . 이와 같이 구별된 영역들을 따라, 도 5b에 도시된 바와 같이, 한번의 노광 및 현상으로, 완전 제거 영역의 포토레지스트를 제거하고 완전 잔존 영역의 포토레지스트가 부분 잔존 영역의 포토레지스트 보다 두껍게 남기도록 하는 단계와; 도 5c에 도시된 바와 같이, 과산화수소 기반의 식각액으로 완전 제거 영역의 상부 금속 박막을 식각하는 단계와; 도 5d에 도시된 바와 같이, 상부 금속과 반응하지 않은 산(acid) 식각액으로 완전 제거 영역의 금속 산화물 막을 식각하여, 활성층(13)을 형성하는 단계와; 도 5e에 도시된 바와 같이, 남은 포토레지스트를 에싱(ashing)하여 부분 잔존 영역의 포토레지스트를 제거하고 완전 잔존 영역의 포토레지스트를 부분적으로 남기는 단계와; 도 5f에 도시된 바와 같이, 과산화수소 근간의 식각액으로 부분 잔존 영역의 상부 금속 박막을 식각하여 소스 전극 및 드레인 전극(11c)을 형성하는 단계와; 도 5g에 도시된 바와 같이, 남은 포토레지스트를 제거하는 단계를 포함한다.
과산화수소 기반의 식각액의 조성은 과산화수소, 상부 금속 이온 착화제, 과산화수소의 안정화제, 및 계면활성제를 포함하고, 식각액의 pH 값은 6 내지 8 사이이다. 과산화수소의 함유량은 예를 들어 5％∼20％일 것이고, 계면활성제의 함유량은 예를 들어 1％∼10％이며, 상부 금속 이온 착화제의 함유량은 예를 들어 1％∼25％이다.
더욱이, 상부 금속은 예를 들어 구리 또는 구리 합금이다.
S204 : 소스 및 드레인 전극의 상부에 놓이는 패시베이션층(14)을 형성하고, 드레인 전극의 위치에서 화소 전극에 접속하는 컨택홀을 형성하는 단계.
도 4에 도시된 바와 같이, 어레이 기판의 형성 방법은 S205 단계를 더 포함할 수 있다.
S205 : S105 단계에서 컨택홀을 덮는 투명 도전성 박막을 형성하고, 하나의 마스크 공정으로 화소 전극(15)을 형성하는 단계.
투명 도전성 박막의 재료는 통상적으로 사용되는 인듐주석산화물(ITO)일 수 있다.
본 발명의 실시예들에서 제공되는 어레이 기판의 제조방법에서, 6 내지 8 사이의 pH값을 가진 과산화수소 기반의 식각액으로 상부 금속 박막을 식각하고, 이에 따라 산화 및 착화의 방식으로 과산화수소 근간의 식각액이 상부 금속 박막에 마스크 공정을 수행할 수 있게 된다. 식각액의 산화물들은 아래의 금속 산화물 반도체와 반응하지 않고, 이것은 금속 산화물의 반도체 특성을 변화시키지 않는다.
더욱이, 게이트 절연층(12)의 수소 원소가 금속 산화물 반도체 재료의 활성층(13)으로 진입하는 것을 방지하기 위해, 도 6을 참조하면, 어레이 기판은 어레이의 형태의 기판(100) 상에 배치된 화소 유닛을 포함하고, 각 화소 유닛은 TFT 및 TFT의 상부에 놓이는 패시베이션층(14)을 포함한다. TFT는 연속해서 순차적으로 배치된 게이트 전극(11a), 게이트 절연층(12), 금속 산화물 반도체 재료의 활성층(13), 소스 전극(11b) 및 드레인 전극(11c)을 포함한다. 게이트 절연층(12) 및 활성층(13) 사이에 제1 격리층(21)을 배치하고, 이것은 게이트 절연층(12)이 활성층(13)과 접촉하는 것을 방지하는데 사용한다. 제1 격리층(21)의 재료는 수소를 함유하지 않은 비금속 산화물 재료이다.
도 6에 도시된 바와 같은 어레이 기판을 제조하기 위해, 도 4에 도시된 바와 같은 어레이 기판의 제조방법은 S202 단계와 S203 단계 사이에 S202a 단계가 더 필요하다.
S202a : 수소가 없는 비금속 산화물 막을 형성하고, 하나의 마스크 공정으로 게이트 전극(11a)에 대향하는 위치에 제1 격리층(21)을 형성하는 단계. 제1 격리층(21)은 게이트 절연층(12)이 활성층(13)과 접촉하는 것을 방지하도록 사용한다.
더욱 상세한 설명은 제1 실시예에서 S102a 단계를 참조할 수 있다.
더욱이, 패시베이션층(14)의 수소 원소가 금속 산화물 반도체 재료의 활성층(13)으로 진입하는 것을 방지하기 위해, 도 7을 참조하면, 도 6에 도시된 바와 같은 어레이 기판은 TFT와 TFT의 상부에 놓이는 패시베이션층(14) 사이에 배치된 제2 격리층(22)을 더 포함할 수 있고, 이것은 TFT의 활성층(13)이 패시베이션층(14)과 접촉하는 것을 방지하도록 이용한다. 제2 격리층(22)의 재료는 수소가 없는 비금속 산화물 재료이다.
도 7에 도시된 바와 같은 어레이 기판을 제조하기 위해, 도 6에 도시된 바와 같은 어레이 기판의 제조방법은 S203 단계와 S204 단계 사이에 S203a 단계가 더 필요하다.
S203a : 수소가 없는 비금속 산화물 막을 형성하고, 하나의 마스크 공정으로 게이트 전극(11a)에 대향하는 위치에 제2 격리층(22)을 형성하는 단계. 제2 격리층(22)은 활성층(13)이 패시베이션층(14)과 접촉하는 것을 방지하도록 사용한다.
이 단계는 S104a 단계를 참조할 수 있다.
제2 격리층(22)의 패턴은 활성층(13)의 채널 영역의 패턴과 같거나, 채널 영역의 패턴 보다 약간 클 수 있음에 주목해야 한다. 제2 격리층(22)의 패턴이 채널 영역 뿐만 아니라 드레인 전극의 전체 패턴도 덮기에 충분하게 크다면, S204 단계에서 컨택홀을 형성할 때, 드레인 전극 및 화소 전극 사이에 컨택이 이루어질 수 있도록 패시베이션층 및 제2 격리층 둘 모두를 식각할 필요가 있다.
본 발명의 실시예들은 제1 격리층(21)을 이용하여 게이트 절연층(12)의 수소 원소가 금속 산화물 반도체 재료에 진입하는 것을 효과적으로 방지하고, 제2 격리층(22)을 이용하여 패시베이션층(14)의 수소 원소가 금속 산화물 반도체 재료에 진입하는 것을 효과적으로 방지함으로써 활성층(13)이 부식되는 것을 방지한다.
본 발명의 실시예에 따라, 제공되는 디스플레이는 전술한 제1 실시예 또는 제2 실시예의 어레이 기판을 포함할 수 있다. 예를 들어, 디스플레이는 액정 디스플레이일 수 있다.
본 발명의 실시예들에서 제공된 어레이 기판의 제조방법 및 본 발명의 실시예들에서 제공된 어레이 기판 및 디스플레이에 있어서, 6 내지 8의 pH값을 가진 과산화수소 기반의 식각액으로 상부 금속 박막을 식각하여, 과산화수소 기반의 식각액이 금속 산화물 반도체와 반응하지 않도록 보장함으로써, TFT의 활성층이 부식되는 것을 방지한다. 더욱이, 종래기술에서는 게이트 절연층의 재료가 수소 원소를 갖는데 반해, 활성층의 특성 저하의 원인이 되는 수소 원소의 활성층으로의 진입을 회피하도록, 수소가 없는 비금속 산화물 재료로 제1 격리층을 제조하여, 전술한 특성 저하의 초래를 방지할 수 있고, 또한 활성층을 보호할 수 있다.
본 발명의 실시예들에 따라 적어도 다음의 구조들 및 방법들을 제공한다.
(1) 어레이 기판의 제조방법은:
기판 상에 기저 금속 박막을 형성하고, 마스크 공정으로 적어도 TFT의 게이트 전극을 형성하는 단계;
게이트 전극의 상부에 놓이는 게이트 절연층을 형성하는 단계;
금속 산화물 반도체 박막 및 상부 금속 박막을 형성하고, 금속 산화물 반도체 박막 및 상부 금속 박막에 마스크 공정을 수행하여 TFT의 소스 전극과 드레인 전극, 및 게이트 전극에 대향하는 활성층을 각각 형성하는 단계; 및
소스 전극 및 드레인 전극의 상부에 놓이는 패시베이션층을 형성하고 화소 전극과 접속하는 드레인 전극의 위치에 컨택홀을 형성하는 단계를 포함하고,
상부 금속 박막에 대한 마스크 공정 동안, 6 내지 8 사이의 pH값을 가진 과산화수소 근간의 식각액을 사용하여 상부 금속 박막을 식각한다.
(2) (1)에 설명된 바와 같은 제조방법에 따라, 과산화수소 기반의 식각액의 조성은, 과산화수소, 상부 금속 이온 착화제, 과산화수소의 안정화제, 및 계면활성제를 포함한다.
(3) (1) 또는 (2)에 설명된 바와 같은 제조방법에 따라, 식각액에서, 과산화수소의 함유량은 5％∼20％이고, 계면활성제의 함유량은 1％∼10％이며, 상부 금속 이온 착화제의 함유량은 1％∼25％이다.
(4) (1), (2) 또는 (3)에 설명된 바와 같은 제조방법에 따라, 게이트 절연층을 형성한 후 및 금속 산화물 반도체 박막을 형성하기 전에, 본 방법은:
수소가 없는 비금속 산화물 막을 형성하고, 하나의 마스크 공정으로 게이트 전극에 대향하는 위치에 제1 격리층을 형성하는 단계 - 제1 격리층은 게이트 절연층이 활성층과 접촉하는 것을 방지하도록 사용됨 - 를 더 포함한다.
(5) (1) 내지 (4)의 어느 하나에 설명된 바와 같은 제조방법에 따라, TFT의 소스 전극 및 드레인 전극을 형성한 후 및 패시베이션층을 형성하기 전에, 본 방법은:
수소가 없는 비금속 산화물 막을 형성하고, 하나의 마스크 공정으로 게이트 전극에 대향하는 위치에 제2 격리층을 형성하는 단계 - 제2 격리층은 활성층이 패시베이션층과 접촉하는 것을 방지하도록 사용됨 - 을 더 포함한다.
(6) (1) 내지 (5)의 어느 하나에 설명된 바와 같은 제조방법에 따라, 상부 금속은 구리 또는 구리 합금이다.
(7) (1) 내지 (6)의 어느 하나에 설명된 바와 같은 제조방법에 따라, TFT의 소스 전극과 드레인 전극, 및 게이트 전극에 대향하는 활성층을 형성하는 단계는:
금속 산화물 반도체 박막을 형성하고, 하나의 마스크 공정으로 게이트 전극에 대향하는 위치에 활성층을 형성하는 단계; 및
상부 금속 박막을 형성하고, 하나의 마스크 공정으로 적어도 TFT의 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
(8) (1) 내지 (6)의 어느 하나에 설명된 바와 같은 제조방법에 따라, TFT의 소스 전극과 드레인 전극, 및 게이트 전극에 대향하는 활성층을 형성하는 단계는:
금속 산화물 반도체 박막 및 상부 금속 박막을 연속해서 형성하는 단계;
연속해서 형성된 두 박막에 포토레지스트를 도포 - 포토레지스트는 부분 잔존 영역, 완전 잔존 영역 및 완전 제거 영역으로 구분하여 형성됨 - 하고, 상기의 구분된 영역에 따라, 한번의 현상 및 노광으로, 완전 제거 영역의 포토레지스트를 제거하여, 완전 잔존 영역의 포토레지스트를 부분 잔존 영역의 포토레지스트보다 두껍게 남기도록 하는 단계;
과산화수소 기반의 식각액으로 완전 제거 영역의 상부 금속 박막을 식각하는 단계;
상부 금속과 반응하지 않는 산(acid) 식각액으로 완전 제거 영역의 금속 산화물 막을 식각하여 활성층을 형성하는 단계;
부분 잔존 영역의 포토레지스트를 제거하고 남은 완전 잔존 영역의 포토레지스트를 부분을 가지도록 남은 포토레지스트를 에싱(ashing)하는 단계; 및
과산화수소 기반의 식각액으로 부분 잔존 영역의 상부 금속 박막을 식각하여 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
(9) (6)에 설명된 바와 같은 제조방법에 따라, 상부 금속 이온 착화제는 구리 이온 착화제이다.
(10) 어레이 기판은 어레이 형태로 기판 상에 배치된 화소 유닛을 포함하고, 각 화소 유닛은 TFT 및 TFT의 상부에 놓이는 패시베이션층을 포함하고, TFT는 연속해서 순서대로 배치된 게이트 전극, 게이트 절연층, 금속 산화물 반도체 재료의 활성층 및 소스 전극/드레인 전극을 포함하며, 게이트 절연층 및 활성층 사이에 제1 격리층을 배치하여, 게이트 절연층이 활성층과 접촉하는 것을 방지하도록 사용하고, 제1 격리층의 재료는 수소가 없는 비금속 산화물 재료이다.
(11) (10)에 따른 어레이 기판에서, TFT 및 TFT의 상부에 놓이는 패시베이션층 사이에 제2 격리층을 배치하여, TFT의 활성층이 패시베이션층과 접촉하는 것을 방지하도록 사용하고, 제2 격리층의 재료는 수소가 없는 비금속 산화물 재료이다.
(12) 디스플레이는 (10) 또는 (11)에 설명된 바와 같은 어레이 기판을 포함한다.
전술한 것들은 본 개시의 실시예들을 나타내기 위한 것으로 본 개시의 보호범위로 한정되는 것은 아니며, 본 개시의 보호범위는 첨부된 청구항들에 의해 한정된다.

Claims (12)

  1. 어레이 기판의 제조방법에 있어서,
    기판 상에 기저 금속 박막(underlying metal thin film)을 형성하고, 마스크 공정으로 적어도 TFT의 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 상부에 놓이는 게이트 절연층을 형성하는 단계;
    금속 산화물 반도체 박막 및 상부 금속 박막(top metal thin film)을 형성하고, 상기 금속 산화물 반도체 박막 및 상기 상부 금속 박막에 마스크 공정을 수행하여, 상기 TFT의 소스 전극과 드레인 전극 및 상기 게이트 전극에 대향하는 활성층을 각각 형성하는 단계; 및
    상기 소스 전극 및 상기 드레인 전극의 상부에 놓이는 패시베이션층을 형성하고 화소 전극과 접속하는 상기 드레인 전극의 위치에 컨택홀을 형성하는 단계를 포함하고,
    상기 상부 금속 박막의 상기 마스크 공정 동안, 6 내지 8 사이의 pH값을 가지는 과산화수소 기반의 식각액을 사용하여 상기 상부 금속 박막을 식각하고, 상기 과산화수소 기반의 식각액의 조성이 상부 금속 이온 착화제(top metal ion complexing agent)를 포함하고, 상기 상부 금속 이온 착화제는 상부 금속 이온들로 착이온들(complex ions)을 형성할 수 있는 화합물이고,
    상기 TFT의 소스 전극과 드레인 전극 및 상기 게이트 전극에 대향하는 활성층을 형성하는 단계는:
    상기 금속 산화물 반도체 박막 및 상기 상부 금속 박막을 연속해서 형성하는 단계;
    연속해서 형성된 상기 두 박막에 포토레지스트를 도포 - 상기 포토레지스트는 부분 잔존 영역, 완전 잔존 영역 및 완전 제거 영역으로 구분됨 - 하고, 상기의 구분된 영역에 따라, 한 번의 현상 및 노광으로, 상기 완전 제거 영역의 포토레지스트를 제거하고 상기 완전 잔존 영역의 포토레지스트가 상기 부분 잔존 영역의 포토레지스트보다 두껍게 남도록 하는 단계;
    상기 과산화수소 기반의 식각액으로 상기 완전 제거 영역의 상기 상부 금속 박막을 식각하는 단계;
    상부 금속과 반응하지 않는 산(acid) 식각액으로 상기 완전 제거 영역의 상기 금속 산화물 막을 식각하여 활성층을 형성하는 단계;
    남은 포토레지스트를 에싱(ashing)하여 상기 부분 잔존 영역의 포토레지스트를 제거하고 상기 완전 잔존 영역의 포토레지스트의 부분을 남겨두는 단계; 및
    상기 과산화수소 기반의 식각액으로 상기 부분 잔존 영역의 상기 상부 금속 박막을 식각하여 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 어레이 기판의 제조방법.
  2. 제1항에 있어서,
    상기 과산화수소 기반의 식각액의 조성은 과산화수소, 상기 과산화수소의 안정화제(stabilizing agent), 및 계면활성제(surfactant)를 더 포함하는 어레이 기판의 제조방법.
  3. 제2항에 있어서,
    상기 식각액에서 상기 과산화수소의 함유량은 5％∼20％이고, 상기 계면활성제의 함유량은 1％∼10％이며, 상기 상부 금속 이온 착화제의 함유량은 1％∼25％인 어레이 기판의 제조방법.
  4. 제1항에 있어서,
    상기 게이트 절연층을 형성한 후 및 상기 금속 산화물 반도체 박막을 형성하기 전에, 상기 방법은:
    수소가 없는 비금속 산화물 막을 형성하고, 하나의 마스크 공정으로 상기 게이트 전극에 대향하는 위치에 제1 격리층(first isolation layer)을 형성하는 단계 - 상기 제1 격리층은 상기 게이트 절연층이 상기 활성층과 접촉하는 것을 방지하도록 사용됨 - 를 더 포함하는 어레이 기판의 제조방법.
  5. 제4항에 있어서,
    상기 TFT의 상기 소스 전극 및 상기 드레인 전극을 형성한 후 및 상기 패시베이션층을 형성하기 전에, 상기 방법은:
    수소가 없는 비금속 산화물 막을 형성하고, 하나의 마스크 공정으로 상기 게이트 전극에 대향하는 위치에 제2 격리층을 형성하는 단계 - 상기 제2 격리층은 상기 활성층이 상기 패시베이션층과 접촉하는 것을 방지하도록 사용됨 - 를 더 포함하는 어레이 기판의 제조방법.
  6. 제1항에 있어서,
    상기 상부 금속은 구리 또는 구리 합금인 어레이 기판의 제조방법.
  7. 제1항에 있어서,
    상기 TFT의 상기 소스 전극과 상기 드레인 전극, 및 상기 게이트 전극에 대향하는 활성층을 형성하는 단계는:
    상기 금속 산화물 반도체 박막을 형성하고, 하나의 마스크 공정으로 상기 게이트 전극에 대향하는 위치에 상기 활성층을 형성하는 단계; 및
    상기 상부 금속 박막을 형성하고, 하나의 마스크 공정으로 적어도 상기 TFT의 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하는 어레이 기판의 제조방법.
  8. 삭제
  9. 제6항에 있어서,
    상기 상부 금속 이온 착화제는 구리 이온 착화제인 어레이 기판의 제조방법.
  10. 제1항 내지 제7항 및 제9항 중 어느 한 항을 따르는 제조 방법에 의해 얻은 어레이 기판에 있어서,
    어레이 형태로 기판 상에 배치된 화소 유닛들을 포함하고, 각 화소 유닛은 TFT 및 TFT의 상부에 놓이는 패시베이션층을 포함하고,
    상기 TFT는 연속해서 순서대로 배치된 게이트 전극, 게이트 절연층, 금속 산화물 반도체 재료의 활성층 및 소스 전극/드레인 전극을 포함하며, 상기 게이트 절연층 및 상기 활성층 사이에 제1 격리층을 배치하여, 상기 게이트 절연층이 상기 활성층과 접촉하는 것을 방지하도록 사용되고, 상기 제1 격리층의 재료는 수소가 없는 비금속 산화물 재료인, 어레이 기판.
  11. 제10항에 있어서,
    상기 TFT 및 상기 TFT의 상부에 놓이는 상기 패시베이션층 사이에, 제2 격리층을 배치하여, 상기 TFT의 상기 활성층이 상기 패시베이션층과 접촉하는 것을 방지하도록 사용되고, 상기 제2 격리층의 재료는 수소가 없는 비금속 산화물 재료인, 어레이 기판.
  12. 제10항에 따른 어레이 기판을 포함하는, 디스플레이.
KR1020137012238A 2012-02-28 2012-11-21 어레이 기판의 제조방법, 어레이 기판 및 디스플레이 KR101530459B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210048821.3A CN102629591B (zh) 2012-02-28 2012-02-28 一种阵列基板的制造方法及阵列基板、显示器
CN201210048821.3 2012-02-28
PCT/CN2012/084966 WO2013127202A1 (zh) 2012-02-28 2012-11-21 阵列基板的制造方法及阵列基板、显示器

Publications (2)

Publication Number Publication Date
KR20130124506A KR20130124506A (ko) 2013-11-14
KR101530459B1 true KR101530459B1 (ko) 2015-06-19

Family

ID=46587819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137012238A KR101530459B1 (ko) 2012-02-28 2012-11-21 어레이 기판의 제조방법, 어레이 기판 및 디스플레이

Country Status (6)

Country Link
US (1) US9099440B2 (ko)
EP (1) EP2822030B1 (ko)
JP (1) JP6092260B2 (ko)
KR (1) KR101530459B1 (ko)
CN (1) CN102629591B (ko)
WO (1) WO2013127202A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629591B (zh) 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
CN102891108B (zh) * 2012-10-24 2015-12-02 京东方科技集团股份有限公司 一种阵列基板的制造方法
CN103715094B (zh) 2013-12-27 2017-02-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104183605A (zh) * 2014-08-06 2014-12-03 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN104157699B (zh) * 2014-08-06 2019-02-01 北京大学深圳研究生院 一种背沟道刻蚀型薄膜晶体管及其制备方法
CN104218095B (zh) 2014-09-01 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
KR102402599B1 (ko) 2015-12-16 2022-05-26 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
CN106960797A (zh) * 2017-04-28 2017-07-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法和阵列基板的制备方法
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN109037350A (zh) * 2018-08-01 2018-12-18 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN109192704A (zh) * 2018-09-05 2019-01-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111508895B (zh) * 2020-04-30 2023-04-14 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN113097134B (zh) * 2021-04-09 2022-07-15 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050034926A (ko) * 2003-10-10 2005-04-15 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20100098409A (ko) * 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물
KR20110009834A (ko) * 2009-07-23 2011-01-31 노벨러스 시스템즈, 인코포레이티드 등방성 구리 식각을 위한 식각 조성물
JP2011124561A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379824B1 (ko) 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
JP2004031791A (ja) * 2002-06-27 2004-01-29 Mitsubishi Chemicals Corp タングステン合金のエッチング液及びエッチング方法
US8530359B2 (en) 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
CN101098989A (zh) * 2005-03-29 2008-01-02 三菱化学株式会社 铜的蚀刻液以及蚀刻方法
US7976723B2 (en) 2007-05-17 2011-07-12 International Business Machines Corporation Method for kinetically controlled etching of copper
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN101903988B (zh) * 2007-12-21 2013-07-31 和光纯药工业株式会社 蚀刻剂、蚀刻方法及蚀刻剂制备液
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2011010879A2 (ko) * 2009-07-23 2011-01-27 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR102352590B1 (ko) * 2009-12-18 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR102112065B1 (ko) 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101281463B1 (ko) * 2010-07-06 2013-07-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
US20140151682A1 (en) * 2010-07-15 2014-06-05 Sharp Kabushiki Kaisha Circuit board, display device, and process for production of circuit board
KR20140002616A (ko) * 2010-08-20 2014-01-08 어플라이드 머티어리얼스, 인코포레이티드 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
CN102157563B (zh) * 2011-01-18 2012-09-19 上海交通大学 金属氧化物薄膜晶体管制备方法
CN102629591B (zh) 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050034926A (ko) * 2003-10-10 2005-04-15 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20100098409A (ko) * 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물
KR20110009834A (ko) * 2009-07-23 2011-01-31 노벨러스 시스템즈, 인코포레이티드 등방성 구리 식각을 위한 식각 조성물
JP2011124561A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
EP2822030A1 (en) 2015-01-07
KR20130124506A (ko) 2013-11-14
JP6092260B2 (ja) 2017-03-08
CN102629591B (zh) 2015-10-21
EP2822030B1 (en) 2019-05-22
JP2015515120A (ja) 2015-05-21
US9099440B2 (en) 2015-08-04
WO2013127202A1 (zh) 2013-09-06
US20140054586A1 (en) 2014-02-27
CN102629591A (zh) 2012-08-08
EP2822030A4 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
US9768306B2 (en) Array substrate and display device
JP6078063B2 (ja) 薄膜トランジスタデバイスの製造方法
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
TWI427784B (zh) 畫素結構的製造方法及有機發光元件的製造方法
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
KR101630103B1 (ko) 어레이 기판, 그 제조 방법 및 어레이 기판을 포함하는 디스플레이 장치
CN102903674B (zh) 显示面板及其制作方法
US8586406B1 (en) Method for forming an oxide thin film transistor
KR20130062726A (ko) 박막 트랜지스터 및 이의 제조 방법
CN104299942A (zh) 过孔制作方法、阵列基板制作方法及阵列基板、显示装置
US9379251B1 (en) Self-aligned metal oxide thin film transistor and method of making same
CN107425077B (zh) 薄膜晶体管及其制作方法、显示装置
KR20160089592A (ko) 산화물 박막트랜지스터의 제조방법
CN105097551A (zh) 一种薄膜晶体管的制作方法和阵列基板的制作方法
US10411132B2 (en) Thin film transistor and method for manufacturing the same
US11469258B2 (en) Display panel and display device
CN113206144A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 5