CN103443919A - 三维集成电路叠层体、以及三维集成电路叠层体用层间填充材料 - Google Patents

三维集成电路叠层体、以及三维集成电路叠层体用层间填充材料 Download PDF

Info

Publication number
CN103443919A
CN103443919A CN2012800162433A CN201280016243A CN103443919A CN 103443919 A CN103443919 A CN 103443919A CN 2012800162433 A CN2012800162433 A CN 2012800162433A CN 201280016243 A CN201280016243 A CN 201280016243A CN 103443919 A CN103443919 A CN 103443919A
Authority
CN
China
Prior art keywords
laminated body
inorganic filler
dimensional integrated
integrated circuits
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800162433A
Other languages
English (en)
Inventor
河瀬康弘
池本慎
桐谷秀纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Rayon Co Ltd
Original Assignee
Mitsubishi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Kasei Corp filed Critical Mitsubishi Kasei Corp
Publication of CN103443919A publication Critical patent/CN103443919A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2937—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982—Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991—Coated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

本发明提供一种由兼备高导热性和低线膨胀性的层间填充材料组合物填充的三维集成电路叠层体。本发明的三维集成电路叠层体具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，在该半导体基板之间具有第一层间填充材料层，所述第一层间填充材料层含有树脂(A)及无机填料(B)，并且导热系数为0.8W/(m·K)以上。

Description

三维集成电路叠层体、以及三维集成电路叠层体用层间填充材料
技术领域
本发明涉及将半导体基板叠层而成的三维集成电路叠层体以及三维集成电路叠层体用层间填充材料。
背景技术
近年来，为了实现半导体器件的高速化、高容量化等性能的进一步提高，除了晶体管、布线的微细化以外，对于将半导体基板堆叠2层以上而成的三维(3D)叠层化带来的性能提高的研究开发也得到进展。
具体来说，提出了如下的加工工艺：在半导体基板接合后，从基板间的横向流入填充材料的底部填充工艺、通过向晶片上涂布而形成层间填充材料组合物的薄膜；然后，进行B阶化，接着，通过切片(晶片切割)切出半导体基板，使用该半导体基板反复进行借助加压加热的预接合，最终在加压加热条件下进行正式接合(焊接)，从而形成三维集成电路叠层体(参照非专利文献1、2)。
针对这样的三维集成电路器件的实用化，指出过各种问题。其中之一就是从晶体管、布线等器件中产生的热的放热问题。该问题起因于在半导体基板叠层时所使用的层间填充材料组合物的导热系数与金属、陶瓷等相比通常非常低，有可能因半导体基板在叠层体内的蓄热而造成半导体元件的误动作等性能的降低。
作为其它问题，还有因半导体基板叠层体的结构差异而使对于层间填充材料组合物要求的线膨胀系数不同的问题。在由半导体基板叠层体构成的三维集成电路叠层体中，形成在半导体基板之间的层间填充材料层优选线膨胀性低，所述半导体基板叠层体是将半导体基板彼此接合并进行叠层而成的。
作为另一个问题，还有半导体器件叠层中所使用的层间填充材料组合物的介电常数的问题。近年来，半导体器件的动作频率也在逐年升高，不仅是半导体基板的内部，而且半导体基板之间的信号传输也要求超过GHz的传送速度。此时，如果半导体器件的叠层中所使用的层间填充材料组合物的介电常数高，则会引起基板间的布线中信号的传输延迟，其结果，也有可能带来器件整体的动作速度降低等。
另一方面，在将所述半导体基板叠层体进一步与有机基板接合而得到的三维集成电路叠层体中，在形成于半导体基板叠层体与有机基板之间的层间填充材料层中，因由热引起的半导体基板与有机基板的膨胀系数的不同而产生潜在的应力，如果不是合适的线膨胀系数，则存在引起半导体器件层的破坏、电信号连接端子的断裂等情况。
作为解决这些问题的一个方法，可以举出应用于三维集成电路叠层体的基板间的层间填充材料组合物的高导热化。例如，通过应用高导热性的环氧树脂单独作为构成层间填充材料组合物的树脂、或将这样的树脂与高导热性无机填料复合化，来尝试层间填充材料组合物的高导热化。例如，报道了利用具有基元(mesogen)(容易自排列的结构)的环氧树脂和固化剂而具有高导热性的树脂组合物(参照专利文献1)。
另外，为了在抑制介电常数上升的同时还控制层间填充材料的线膨胀系数，公开了将作为无机填料的二氧化硅粒子配合到树脂中的技术(参照专利文献2)。
此外，还公开了作为无机填料不是配合以往的二氧化硅类填料，而是将导热性高的氮化硼作为填料配合到树脂中的技术(参照专利文献3)。
现有技术文献
专利文献
专利文献1：日本专利第4118691号
专利文献2：日本特开平2004-123796号公报
专利文献3：日本特表2008-510878号公报
非专利文献
非专利文献1：电子封装技术(エレクトロニクスパッケージ技術)(CMC出版)、p102(2003年)
非专利文献2：电子安装学会讲演大会讲演论文集(エレクトロニクス実装学会講演大会講演論文集)(电子安装学会(エレクトロニクス実装学会))、p61，p23(2009年)
发明内容
发明要解决的问题
在上述的叠层半导体基板的三维集成电路叠层体中，为实现信号传输的进一步高速化、高容量化等性能提高，估计半导体基板之间的距离要达到50μm以下，因而要求利用导热性高且线膨胀系数低的层间填充材料组合物对该微细的半导体基板之间进行接合而得到的三维集成电路叠层体。
作为以往的填充半导体基板之间的技术，提出了将半导体基板与有机基板、或者将有机基板彼此接合的底部填充工艺。但是，在电接合端子上涂布助熔剂(焊料熔剂)后进行接合，清洗助熔剂后，将填充材料从基板间利用毛细管现象横向填充，然而因半导体基板之间距离的微细化，接合后的助熔剂的清洗及层间填充材料组合物的均匀填充变得困难起来。
另外，作为将半导体基板叠层到其它基板上的方法，还提出了将层间填充材料组合物涂布到基板上之后进行基板间的接合的OBAR(Over BumpApplied Resin)法。但是，OBAR法中所使用的层间填充材料组合物的导热性与底部填充工艺的材料为同等程度，在三维集成电路叠层体的半导体基板之间的导热性方面不够充分。
此外，在三维集成电路叠层体的层间填充剂层中，为了实现半导体基板的可靠接合，也要求所添加的填料的最大粒径为层间填充材料层厚度的1/3以下程度。但是，专利文献2中记载的球状氮化硼凝聚体虽然具有高导热系数，但由于粒径大，如果用作添加到用来形成三维集成电路叠层体的层间填充材料层的层间填充材料组合物中的填料中时，有可能会妨碍半导体基板的接合。
另一方面，如果使用粒径小的填料，则在添加到用来构成层间填充材料组合物的树脂中时，难以均匀地混合，同时在层间填充材料层中，因填料所带来的导热路径的接点增加，在半导体基板之间的厚度方向上从上到下的连接概率降低，层间填充材料层在厚度方向上的导热系数有可能变得不充分。
此外，通常的氮化硼形成六边形的网孔层以二层为周期进行叠层的六方晶结构，厚度相对于粒子的晶面大小来说较小。由此，为了提高导热系数，相对于树脂添加大量的氮化硼填料会使粘度升高而使基板的接合变得困难，另外，即使添加也很难实现规定的导热性。
本发明是鉴于上述课题而进行的，其目的在于，提供一种三维集成电路叠层体，该三维集成电路叠层体包括：将至少2层以上形成有半导体器件层的硅基板叠层而成的叠层体、以及将该叠层体进一步搭载于有机基板上而成的叠层体，其中，通过利用组合了特定的树脂及无机填料的层间填充材组合物来叠层半导体器件基板，由此，利用兼备高导热性和低线膨胀性的层间填充材组合物进行了填充。
解决问题的方法
本发明人等进行了深入研究，结果发现本发明可以解决上述问题，从而完成了本发明。
即，本发明具有以下的主旨。
(1)一种三维集成电路叠层体，其具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，
在该半导体基板之间具有第一层间填充材料层，该第一层间填充材料层含有树脂(A)及无机填料(B)，并且导热系数为0.8W/(m·K)以上。
(2)上述(1)所述的三维集成电路叠层体，其中，第一层间填充材料层的线膨胀系数为3ppm以上且70ppm以下。
(3)上述(1)或(2)所述的三维集成电路叠层体，其中，第一层间填充材料层所含有的无机填料(B)的介电常数为6以下。
(4)上述(1)～(3)中任一项所述的三维集成电路叠层体，其中，第一层间填充材料层所含有的无机填料(B)的平均粒径为0.1μm以上且10μm以下，最大粒径为10μm，并且导热系数为2W/(m·K)以上。
(5)一种三维集成电路叠层体，其具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，
在该半导体基板之间具有第一层间填充材料层，该第一层间填充材料层含有树脂(A)及无机填料(B)，并且线膨胀系数为3ppm以上且70ppm以下，
所述无机填料(B)的平均粒径为0.1μm以上且10μm以下，并且最大粒径为10μm。
(6)一种三维集成电路叠层体，其具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，
在该半导体基板之间具有第一层间填充材料层，该第一层间填充材料层含有树脂(A)及无机填料(B)，
所述无机填料(B)的平均粒径为0.1μm以上且10μm以下，最大粒径为10μm，并且介电常数为6以下。
(7)上述(1)～(6)中任一项所述的三维集成电路叠层体，其中，所述第一层间填充材料层中，相对于100重量份所述树脂(A)，含有50重量份以上且400重量份以下的所述无机填料(B)。
(8)上述(1)～(7)中任一项所述的三维集成电路叠层体，其中，半导体基板之间所具有的第一层间填充材料层所含有的无机填料(B)的比表面积为1m2/g以上且60m2/g以下。
(9)上述(1)～(8)中任一项所述的三维集成电路叠层体，其中，所述半导体基板为硅基板。
(10)上述(1)～(9)中任一项所述的三维集成电路叠层体，其中，所述无机填料(B)的平均粒径为0.2μm以上且5μm以下，并且比表面积为1m2/g以上且25m2/g以下。
(11)上述(1)～(10)中任一项所述的三维集成电路叠层体，其中，所述无机填料(B)为氮化硼。
(12)上述(1)～(11)中任一项所述的三维集成电路叠层体，其中，所述树脂(A)是以环氧树脂为主成分的树脂。
(13)上述(1)～(12)中任一项所述的三维集成电路叠层体，其中，所述第一层间填充材料层的厚度为1μm以上且50μm以下。
(14)上述(1)～(13)中任一项所述的三维集成电路叠层体，其中，在所述第一层间填充材料层中，包含形成有所述半导体器件层的半导体基板之间的电信号连接用焊接端子。
(15)上述(1)～(14)中任一项所述的三维集成电路叠层体，其中，所述半导体基板叠层体进一步搭载于有机基板上，在所述半导体基板叠层体和所述有机基板之间具有第二层间填充材料层，该第二层间填充材料层含有树脂(a)及无机填料(b)。
(16)上述(15)所述的三维集成电路叠层体，其中，所述有机基板在含有环氧树脂作为树脂成分的树脂板中具有多层电路结构，所述多层电路结构具有包含铜的布线层。
(17)上述(15)或(16)所述的三维集成电路叠层体，其中，所述第二层间填充材料层中，相对于100重量份所述树脂(a)，含有50重量份以上且400重量份以下的所述无机填料(b)。
(18)上述(15)～(17)中任一项所述的三维集成电路叠层体，其中，所述第二层间填充材料层的线膨胀系数为10ppm以上且50ppm以下。
(19)上述(15)～(18)中任一项所述的三维集成电路叠层体，其中，所述第二层间填充材料层的介电常数为6以下。
(20)上述(15)～(19)中任一项所述的三维集成电路叠层体，其中，所述树脂(a)是以环氧树脂为主成分的树脂。
(21)上述(15)～(20)中任一项所述的三维集成电路叠层体，其中，所述无机填料(b)的平均粒径为0.1μm以上且20μm以下，且最大粒径为30μm，比表面积为1m2/g以上且60m2/g以下，导热系数为1W/(m·K)以上，并且介电常数为6以下。
(22)一种层间填充材料，其是用于第一层间填充材料层的层间填充材料，该第一层间填充材料层位于具有半导体基板叠层体的三维集成电路叠层体的半导体基板之间，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，
该层间填充材料含有树脂(A)及无机填料(B)，且其线膨胀系数为3ppm以上70ppm以下，
所述无机填料(B)的平均粒径为0.1μm以上且5μm以下，且最大粒径为10μm、并且介电常数为6以下。
(23)一种层间填充材料，其是用于第二层间填充材料层的层间填充材料，该第二层间填充材料层位于具有半导体基板叠层体的三维集成电路叠层体的半导体基板叠层体与有机基板之间，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，
该层间填充材料含有树脂(a)及无机填料(b)，且其线膨胀系数为10ppm以上50ppm以下，
所述无机填料(b)的平均粒径为0.1μm以上且20μm以下，且最大粒径为30μm，并且介电常数为6以下。
(24)上述(22)或(23)所述的层间填充材料，其中，所述无机填料(B)或(b)的比表面积为1m2/g以上且60m2/g以下。
发明的效果
根据本发明，通过利用具备高导热性、低介电常数和低线膨胀性的层间填充材料层将形成有半导体器件层的半导体基板进行叠层，可以形成促进半导体基板之间的热传导而降低了半导体器件基板的温度、且可以实现高散热性和高速动作的可靠性优异的三维集成电路叠层体，从而可以使半导体器件稳定地工作。
附图说明
[图1]是本发明的第一实施方式的三维集成电路叠层体(第一三维集成电路叠层体)的概念剖面图。
[图2]是半导体基板的剖面结构的示意图。
[图3]是本发明的第二实施方式的三维集成电路叠层体(第二三维集成电路叠层体)的概念剖面图。
符号说明
1 第一三维集成电路叠层体
10、20、30 半导体基板
11、21、31 半导体器件层
12、22、32 缓冲涂膜
13、23、33 半导体基板贯穿电极
14、24、34、103 凸点端子
15、25、35 焊盘
40、50 第一层间填充材层
100 第二三维集成电路叠层体
101 有机基板
102 第二层间填充材层
具体实施方式
以下，对本发明进行说明，但本发明并不限定于以下的记载，可以在其主旨的范围内进行各种变形而实施。
(1)第一三维集成电路叠层体
本发明的三维集成电路叠层体具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，在该半导体基板之间具有第一层间填充材层，该第一层间填充材层含有树脂(A)及无机填料(B)，且其导热系数为0.8W/(m·K)以上。
图1示出的是本发明的第一实施方式的三维集成电路叠层体(以下称为第一三维集成电路叠层体)的概念剖面图。需要说明的是，为了容易理解三维集成电路叠层体的结构，在图1中，相对于半导体基板来说，所示出的其它构成构件的厚度、大小比实际更大。
如图1所示，第一三维集成电路叠层体1由半导体基板叠层体构成，所述半导体基板叠层体是形成有半导体器件层11、21及31的3层(是一个例子，只要是2层以上无论是几层都可以)半导体基板10、20、30叠层而成的。
在半导体基板10与20之间以及半导体基板20与30之间，分别具有含有树脂(A)及无机填料(B)的第一层间填充材层40、50。
图2示出的是半导体基板10的剖面结构的示意图。在半导体基板10中，形成了含有微细电子电路的半导体器件层11。为了保护半导体器件层11免受外界影响，在其表面形成有由聚酰亚胺树脂等形成的缓冲涂膜12。另外，在三维集成电路叠层体1中，为了确保与半导体基板20上的半导体器件层21的电连接，在半导体基板10中，设有贯穿基板设置的半导体基板贯穿电极13、凸点端子14、以及焊盘15，所述半导体基板20与半导体基板10具有相同结构、并且与半导体基板10相邻。
另外，在第一三维集成电路叠层体1中，为了确保相邻的半导体基板(10与20、以及20与30)上的半导体器件间的电连接，在半导体基板10、20、30中设有贯穿基板设置的半导体基板贯穿电极13、23、33、凸点端子24、34、以及焊盘15、25、35。
凸点端子24与焊盘15、以及凸点端子34与焊盘25分别以包含在第一层间填充材料层40及50中的形式存在，起到将半导体基板10与20、及20与30之间的电信号连接的作用。
需要说明的是，虽然采用的是在所述第一层间填充材料层40、50中包含焊接端子的结构，所述焊接端子由形成有所述半导体器件层11的半导体基板之间的电信号连接用凸点端子24及焊盘15构成，但只要可以确保各个半导体基板上的半导体器件层的电连接，则并不限定于此。
下面，对于由本发明的半导体基板叠层体构成的第一三维集成电路叠层体进行详细说明。
(1-1)半导体基板
作为第一三维集成电路叠层体中的半导体基板，可以使用在集成电路的制造中能够用作基板的任意材质的基板，但优选使用硅基板。作为硅基板，可以原样不变地使用与口径对应的基板膜厚，也可以在利用背面蚀刻、背部研磨等背面研磨而薄膜化成100μm以下后使用。
作为焊盘，可以使用微细的焊料球，也可以在利用光刻蚀形成开口部后，在开口部的基底直接实施镀焊、或者在形成镍或铜的端子后实施镀焊，除去抗蚀剂材料后，利用加热处理形成焊盘。作为焊料的组成没有特别限定，但考虑到电接合性及低温接合性，优选使用含有锡作为主要成分的焊料。
凸点端子可以通过下述方法形成：使用PVD(物理气相沉积(PhysicalVapor Deposition))等在半导体基板上形成薄膜，然后利用借助光刻蚀的抗蚀剂膜形成、以及干式或湿式蚀刻除去不要部分。作为凸点端子的材料，只要是可以与焊盘接合的材料就没有特别限定，但考虑到与焊料的接合性及可靠性等，可以优选使用金或铜。
(1-2)第一层间填充材料层
第一层间填充材料层形成在半导体基板之间，其含有树脂(A)及无机填料(B)。
第一层间填充材料层的介电常数优选为5以下，更优选为4以下。如果第一层间填充材料层的介电常数超过5，则会引起基板间的布线中的信号传输延迟，结果导致器件整体的动作速度降低，因而不优选。为此，第一层间填充材料层中所含的无机填料(B)的介电常数优选为6以下。以适当的添加量含有介电常数为6以下的无机填料(B)的第一层间填充材料层可以获得满足作为半导体基板叠层体的性能的低介电性。
第一层间填充材料层的导热系数必须为0.8W/(m·K)以上，更优选为1.0W/(m·K)以上。需要说明的是，虽然优选具有高的导热系数，但其通常为10W/(m·K)以下。
如果第一层间填充材料层的导热系数小于0.8W/(m·K)，则半导体基板之间的导热性不充分，热蓄积在半导体基板中而达到高温，成为工作不良的要因，因此不优选。为此，第一层间填充材料层中所含的所述无机填料(B)的导热系数优选为2W/(m·K)以上。
如果无机填料(B)的导热系数为2W/(m·K)以上，则与树脂(A)相比导热性高5倍左右以上，在适当的添加量下可以充分提高层间填充材料层的导热系数。
在无机填料(B)的平均粒径、比表面积及导热系数的至少1个不满足条件的情况下，第一层间填充材料层无法获得足够的导热系数。
第一层间填充材料层的线膨胀系数优选为3ppm以上且70ppm以下，更优选为10ppm以上且60ppm以下。
如果第一层间填充材料层的线膨胀系数为上述范围，则会在半导体工作时的温度变化时减少半导体基板的膨胀系数造成的潜在应力产生，从而可以稳定地工作而不引起半导体器件层的破坏、电信号连接端子的断裂等。
根据由热引起的半导体基板与有机基板的膨胀系数的不同而在层间填充材料层中产生潜在的应力，因此如果不是适当的线膨胀系数，则会有引起半导体器件层的破坏、电信号连接端子的断裂等情况。
另外，第一层间填充材料层的厚度优选为1μm以上且50μm以下。更优选为3μm以上且45μm以下，进一步优选为5μm以上且40μm以下。如果厚度增大，则制成半导体后的布线间距离变长，引起信号的布线延迟，因此将基板三维叠层所带来的优势变少，因而不优选。如果厚度变薄，则布线间距离变短，虽然可以减少信号的布线延迟，但包括层间填充材料层的膜厚均匀性在内的加工变得极为困难。通过设为所述厚度，就可以兼备加工性和性能。
下面，对构成第一层间填充材料层的组合物(以下，有时称为第一层间填充材料组合物)中的各成分进行详细说明。
第一层间填充材料组合物含有树脂(A)及无机填料(B)，另外根据需要含有固化剂(C)、助熔剂(D)等。
[树脂(A)]
对于树脂(A)而言，为了在与第一层间填充材料组合物中的无机填料(B)组合时获得足够的导热性，其导热系数优选为0.2W/(m·K)以上，更优选为0.22W/(m·K)以上。虽然优选该导热系数较高，但通常为1.0W/(m·K)以下。
另外，在基板上形成薄膜后，为了在预粘接前与接合对象基板进行对位，优选树脂(A)在50℃下的熔融粘度为2000Pa·s以上，更优选为10000Pa·s以上。
另外，在预粘接后实施正式接合时，为了利用加温将第一层间填充材料组合物熔融而使电接合端子连接，优选树脂(A)在120℃下的熔融粘度为100Pa·s以下，更优选为20Pa·s以下。
作为树脂(A)的具体例，可以列举出环氧树脂、酚醛树脂、脲醛树脂、三聚氰胺树脂、苯并胍胺树脂、聚酯树脂、烯丙基树脂、醇酸树脂、聚氨酯树脂、硅树脂、丙烯酸树脂、聚酰亚胺树脂等。这些树脂当中，优选耐热性、各种电特性优异的热固性树脂。在热固性树脂当中，从固化前的加工性、B阶化膜性及其它固化特性、固化膜物性等考虑，优选以环氧树脂为主成分的树脂，更优选仅由环氧树脂构成的树脂。
这里，所谓“以环氧树脂为主成分”是指树脂(A)中的环氧树脂的比例为50重量%以上，优选为60重量%以上(包括100重量%)。
下面，对于使用环氧树脂作为树脂(A)的优选树脂例子的情况进行说明。
作为环氧树脂，可以使用任意的环氧树脂。环氧树脂既可以仅为具有1种结构单元的环氧树脂，也可以组合结构单元不同的多种环氧树脂。
为了在获得涂膜性或成膜性、以及粘接性的同时，还减少接合时的空隙(空穴)而获得高导热的固化物，作为环氧树脂，优选至少包含后述的苯氧基树脂(以下，称作环氧树脂(A1))，特别优选所含有的环氧树脂(A1)相对于环氧树脂总量的重量比率在5～95重量%的范围。更优选以10～90重量%、进一步优选以20～80重量%的范围含有环氧树脂(A1)。
[环氧树脂(A1)]
所谓苯氧基树脂，通常是指使表卤醇与二元酚化合物反应而得的树脂、或使二元环氧基化合物与二元酚化合物反应而得的树脂，在本发明中，将它们当中的特别是作为重均分子量为200以上且100000以下的环氧树脂的苯氧基树脂称作环氧树脂(A1)。需要说明的是，环氧树脂(A1)的重均分子量的上限优选为50000以下，更优选为30000以下。
作为环氧树脂(A1)，优选具有选自萘骨架、芴骨架、联苯骨架、蒽骨架、芘骨架、呫吨骨架、金刚烷骨架及二环戊二烯骨架中的至少1种骨架的苯氧基树脂。其中，由于耐热性得到进一步提高，因此特别优选具有芴骨架和/或联苯骨架的苯氧基树脂。
如上所述，环氧树脂也可以是含有结构单元不同的多种环氧树脂的树脂。
作为上述环氧树脂(A1)以外的环氧树脂，优选为在分子内具有2个以上环氧基的环氧树脂(以下，有时称作环氧树脂(A2))。例如，可以举出双酚A型环氧树脂、双酚F型环氧树脂、萘型环氧树脂、苯酚酚醛型环氧树脂、甲酚酚醛型环氧树脂、苯酚芳烷基型环氧树脂、联苯型环氧树脂、三苯基甲烷型环氧树脂、二环戊二烯型环氧树脂、缩水甘油酯型环氧树脂、缩水甘油胺型环氧树脂、多官能酚醛型环氧树脂等各种环氧树脂。
上述环氧树脂可以单独使用1种，或者也可以制成2种以上的混合体使用。
从熔融粘度控制的观点考虑，环氧树脂(A2)的重均分子量优选为100～5000，更优选为200～4000。如果是重均分子量低于100的环氧树脂，则存在耐热性劣化的趋势，如果高于5000，则环氧树脂的熔点升高，接合性有降低的趋势。
另外，在不损害其目的的范围内，树脂(A)也可以含有环氧树脂(A1)和环氧树脂(A2)以外的树脂(以下，有时称作其它树脂)。
在树脂(A)中，环氧树脂(A1)在包含环氧树脂(A1)和环氧树脂(A2)在内的全部树脂中的比例如下：以树脂总计为100重量%时，优选为3～95%，更优选为10～90重量%，进一步优选为20～80重量%。需要说明的是，所谓“包含环氧树脂(A1)和环氧树脂(A2)在内的全部树脂”，在树脂(A)仅为环氧树脂(A1)及环氧树脂(A2)的情况下，是指环氧树脂(A1)与环氧树脂(A2)的总计；在进一步含有其它树脂的情况下，是指环氧树脂(A1)、环氧树脂(A2)及其它树脂的总计。
通过使环氧树脂(A1)的比例为10重量%以上，可以充分地获得因配合环氧树脂(A1)而带来的导热性提高效果，可以获得所需的高导热性。通过使环氧树脂(A1)的比例小于90重量%且环氧树脂(A2)为10重量%以上，可以发挥环氧树脂(A2)的配合效果，得到固化性及固化物的物性充分的树脂。
[无机填料(B)]
通过使第一层间填充材料层含有具有高导热系数的无机填料(B)，可以对第一层间填充材料层赋予高导热性，促进半导体基板之间的热传导，降低半导体器件基板的温度，从而可以使半导体器件稳定地工作。
优选导热系数高且具有导热性的无机填料(B)，特别优选为2W/(m·K)以上，更优选为3W/(m·K)以上。虽然优选该导热系数高的无机填料(B)，但通常为300W/(m·K)以下。
无机填料(B)的介电常数优选为6以下，更优选为5以下。如果介电常数超过6，则会引起基板间的布线中的信号传输延迟，结果会带来器件整体的动作速度降低，因此不优选。需要说明的是，虽然优选该介电常数低的无机填料(B)，但通常为3以上。
如果介电常数为6以下、优选为5以下，则可以减少上述信号的传输延迟，可以提高半导体器件的运算处理速度。
需要说明的是，无机填料(B)的介电常数可以利用任意方法测定，通常可以在金属电极间夹入试样并测定出容量及介电损耗角正切后求出。
在介电常数的测定时可以使用任意的频率，但从测定精度方面考虑，优选使用10MHz的频率。此外，随着半导体的动作频率的高速化，在介电常数测定的频率中更优选使用100MHz～10GHz。
作为无机填料(B)，可以举出氧化铝(Al2O3：导热系数30W/(m·K))、氮化铝(AlN：导热系数260W/(m·K))、氮化硼(BN：导热系数3W/(m·K)(厚度方向)、275W/(m·K)(面内方向))、氮化硅(Si3N4：导热系数23W/(m·K))、二氧化硅(SiO2：导热系数1.4W/(m·K))等。
从叠层而成的器件的可靠性方面考虑，优选无机填料(B)还同时具备对氧、水、高温暴露的稳定性、以及低介电性。作为这样的无机填料(B)，优选Al2O3、AlN、BN、SiO2，尤其优选BN。这些无机填料(B)既可以单独使用1种，也可以将2种以上以任意的组合及比率混合使用。
需要说明的是，作为无机填料(B)使用的无机材料在市售品时或刚刚合成后，有时粉末发生了凝聚。因此，优选将作为无机填料(B)使用的无机材料粉碎为适度的粒径后使用。
无机材料的粉碎方法没有特别限定，可以应用与氧化锆珠等粉碎用介质一起进行搅拌混合的方法、以及喷射等以往公知的粉碎方法。
无机填料(B)优选平均粒径为0.1μm以上且10μm以下、并且比表面积为1m2/g以上且60m2/g以下，更优选平均粒径为0.2μm以上且5μm以下、并且比表面积为1m2/g以上且25m2/g以下，特别优选平均粒径为0.2μm以上且3μm以下、并且比表面积为1m2/g以上且15m2/g以下。
需要说明的是，无机填料(B)的平均粒径是在粉碎后测定的值，比表面积是在粉碎之前测定的值。无机填料(B)的平均粒径以及比表面积的具体的测定法记载在实施例中。
另外，无机填料(B)的最大粒径优选为20μm(即，无机填料(B)的粒子均为20μm以下)，更优选为10μm。
作为无机填料(B)，为了提高其在树脂(A)、涂布液中的分散性，也可以适当地进行表面处理。另外，为了提高结晶性或除去水分，也可以使用进行了热处理的无机填料。
在高度集成化了的三维集成电路叠层体中，第一层间填充材层的厚度减薄至50μm左右以下。由此，如果所配合的无机填料的平均粒径超过10μm，则无机填料容易向表面突出，第一层间填充材料层的表面形状恶化，层间填充材料组合物的粘接性降低，无法将半导体基板充分接合。
另一方面，如果无机填料(B)的粒径过小，则必需的导热路径数增加而使半导体基板之间的厚度方向上从上连到下的概率变小，即使与导热性高的环氧树脂(A)组合，在层间填充材料层的厚度方向上的导热系数也会变得不充分。另外，如果无机填料(B)的粒径过小，则无机填料(B)容易凝聚，在层间填充材料组合物中的分散性变差。
另外，如果比表面积小于1m2/g，则无机填料(B)的粒径变大，有变得难以接合的趋势，如果超过60m2/g，则无机填料(B)的粒径变得过小，产生上述凝聚的问题、或无机填料(B)的形状大大地偏离球形，因此层间填充材料组合物的粘度升高，无法增加层间填充材料层中填料的填充量，从而无法实现给定的导热性。
通过将无机填料(B)的平均粒径、比表面积设为上述范围，可以抑制无机填料之间的过度凝聚，并且可以含有足够的无机填料，因此可以获得在厚度方向上具有足够导热系数的层间填充材料层。
此外，作为无机填料(B)，也可以使用平均粒径不同的2种以上的无机填料。例如通过将平均粒径比较小的、例如为0.1～3μm、优选为0.2～1.5μm的无机填料与平均粒径比较大的、例如为1～10μm、优选为1～5μm的无机填料组合使用，用平均粒径小的无机填料将平均粒径大的无机填料之间的导热路径相连，由此，与仅使用相同平均粒径的填料的情况相比，可以实现高填充，从而可以获得更高的导热性。
该情况下，从导热路径的形成方面考虑，优选将平均粒径小的无机填料与平均粒径大的无机填料以重量比计按照10:1～1:10的比例使用。
为了调节粘度等，在不损害本发明效果的范围内，第一层间填充材料组合物也可以含有无机填料(B)以外的填料(以下，称作其它填料)。
例如，在不是以提高导热性而是以调节粘度为目的而添加填料的情况下，可以使用导热系数不那么高的作为通用填料的二氧化硅(SiO2：导热系数1.4W/(m·K))。
其它填料的平均粒径及最大粒径优选为与无机填料(B)相同的范围。
而且，无机填料(B)在第一层间填充材料层中的含量如下：相对于100重量份树脂(A)，优选为50重量份以上且400重量份以下，更优选为75重量份以上且300重量份以下。如果无机填料(B)的含量小于50重量份，则会有无法获得足够导热性的情况，另外，如果超过400重量份，则组合物的粘度升高，有可能出现无法形成均匀的涂膜等问题。
[固化剂(C)]
在第一层间填充材料组合物中，也可以含有固化剂(C)。本发明中所使用的所谓固化剂(C)，在使用环氧树脂的情况下，表示有助于环氧树脂的环氧基间的交联反应的物质。
作为固化剂(C)，可以没有特别限制地使用所有通常作为环氧树脂固化剂而已知的物质。例如，可以举出酚类固化剂、脂肪族胺、聚醚胺、脂环式胺、芳香族胺等胺类固化剂、酸酐类固化剂、酰胺类固化剂、叔胺、咪唑或其衍生物、有机膦类、盐、四苯基硼盐、有机酸二酰肼、卤化硼胺络合物、聚硫醇类固化剂、异氰酸酯类固化剂、封端异氰酸酯类固化剂等。
作为苯酚类固化剂的具体例，可以列举出双酚A、双酚F、4,4’-二羟基二苯甲烷、4,4’-二羟基二苯醚、1,4-双(4-羟基苯氧基)苯、1,3-双(4-羟基苯氧基)苯、4,4’-二羟基二苯基硫醚、4,4’-二羟基二苯基酮、4,4’-二羟基二苯基砜、4,4’-二羟基联苯、2,2’-二羟基联苯、10-(2,5-二羟基苯基)-10H-9-氧杂-10-磷杂菲-10-氧化物、苯酚酚醛清漆、双酚A酚醛清漆、邻甲酚酚醛清漆、间甲酚酚醛清漆、对甲酚酚醛清漆、二甲酚酚醛清漆、聚对羟基苯乙烯、氢醌、间苯二酚、邻苯二酚、叔丁基邻苯二酚、叔丁基氢醌、氟代甘氨醇(fluoroglycinol)、连苯三酚、叔丁基连苯三酚、烯丙基化连苯三酚、聚烯丙基化连苯三酚、1,2,4-苯三酚、2,3,4-三羟基二苯甲酮、1,2-二羟基萘、1,3-二羟基萘、1,4-二羟基萘、1,5-二羟基萘、1,6-二羟基萘、1,7-二羟基萘、1,8-二羟基萘、2,3-二羟基萘、2,4-二羟基萘、2,5-二羟基萘、2,6-二羟基萘、2,7-二羟基萘、2,8-二羟基萘、上述二羟基萘的烯丙基化物或聚烯丙基化物、烯丙基化双酚A、烯丙基化双酚F、烯丙基化苯酚酚醛清漆、烯丙基化连苯三酚等。
作为属于胺类固化剂的脂肪族胺的具体例，可以列举出乙二胺、1,3-二氨基丙烷、1,4-二氨基丙烷、六亚甲基二胺、2,5-二甲基六亚甲基二胺、三甲基六亚甲基二胺、二亚乙基三胺、亚氨基二丙胺、双(六甲撑)三胺、三亚乙基四胺、四亚乙基五胺、五亚乙基六胺、N-羟乙基乙二胺、四羟乙基乙二胺等。
作为聚醚胺的具体例，可以列举出三乙二醇二胺、四乙二醇二胺、二乙二醇双丙胺、聚氧化亚丙基二胺、聚氧化亚丙基三胺类等。
作为脂环式胺的具体例，可以列举出异佛尔酮二胺、
Figure BDA0000389801740000161
烷二胺、N-氨基乙基哌嗪、双(4-氨基-3-甲基二环己基)甲烷、双(氨基甲基)环己烷、3,9-双(3-氨基丙基)-2,4,8,10-四氧杂螺(5,5)十一烷、降冰片烯二胺等。
作为芳香族胺的具体例，可以列举出四氯对二甲苯二胺、间二甲苯二胺、对二甲苯二胺、间苯二胺、邻苯二胺、对苯二胺、2,4-二氨基苯甲醚、2,4-甲苯二胺、2,4-二氨基二苯甲烷、4,4’-二氨基二苯甲烷、4,4’-二氨基-1,2-二苯基乙烷、2,4-二氨基二苯基砜、4,4’-二氨基二苯基砜、间氨基苯酚、间氨基苄胺、苄基二甲基胺、2-(二甲基氨基甲基)苯酚、三乙醇胺、甲基苄胺、α-(间氨基苯基)乙胺、α-(对氨基苯基)乙胺、二氨基二乙基二甲基二苯甲烷、α,α’-双(4-氨基苯基)对二异丙基苯等。
作为酸酐类固化剂的具体例，可以列举出十二烯基琥珀酸酐、聚己二酸酐、聚壬二酸酐、聚癸二酸酐、聚乙基十八烷二酸酐、聚苯基十六烷二酸酐、甲基四氢邻苯二甲酸酐、甲基六氢邻苯二甲酸酐、六氢邻苯二甲酸酐、甲基腐殖酸酐、四氢邻苯二甲酸酐、三烷基四氢邻苯二甲酸酐、甲基环己烯二羧酸酐、甲基环己烯四羧酸酐、邻苯二甲酸酐、偏苯三酸酐、均苯四甲酸酐、二苯甲酮四羧酸酐、乙二醇双偏苯三酸酯二酐、氯桥酸酐、纳迪克酸酐、甲基纳迪克酸酐、5-(2,5-二氧代四氢-3-呋喃基)-3-甲基-3-环己烷-1,2-二羧酸酐、3,4-二羧基-1,2,3,4-四氢-1-萘琥珀酸二酐、1-甲基-二羧基-1,2,3,4-四氢-1-萘琥珀酸二酐等。
作为酰胺类固化剂，可以列举出双氰胺、聚酰胺树脂等。
作为叔胺，可以列举出1,8-二氮杂双环(5,4,0)十一碳-7-烯、三亚乙基二胺、苄基二甲基胺、三乙醇胺、二甲基氨基乙醇、三(二甲基氨基甲基)苯酚等。
作为咪唑或其衍生物，可以列举出1-氰基乙基-2-苯基咪唑、2-苯基咪唑、2-乙基-4(5)-甲基咪唑、2-苯基-4-甲基咪唑、1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑、1-氰基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑偏苯三酸酯、1-氰基乙基-2-苯基咪唑
Figure BDA0000389801740000171
偏苯三酸盐、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-s-三嗪、2,4-二氨基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-s-三嗪、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-s-三嗪异氰尿酸加成物、2-苯基咪唑异氰尿酸加成物、2-苯基-4,5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑、环氧树脂与上述咪唑类的加成物等。
作为有机膦类，可以列举出三丁基膦、甲基二苯基膦、三苯基膦、二苯基膦、苯基膦等。
作为盐，可以列举出四苯基硼四苯基磷、乙基三苯基硼四苯基磷、四丁基硼四丁基磷等。
作为四苯基硼盐，可以列举出2-乙基-4-甲基咪唑四苯基硼酸盐、N-甲基吗啉四苯基硼酸盐等。
另外，这些固化剂可以单独使用1种，也可以将2种以上以任意的组合及比率混合使用。
在上述固化剂当中，优选使用咪唑或其衍生物、以及酰胺类固化剂。
需要说明的是，在使用了具有环氧树脂的固化作用的有机羧酸或有机羧酸酯作为后述的助熔剂(D)的情况下，也可以将该有机羧酸类用作固化剂(C)。
对于固化剂(C)在第一层间填充材料组合物中的含量而言，通常相对于以环氧树脂为主成分的树脂(A)100重量份，优选为0.1～60重量份，更优选为0.5～10重量份。
这里，在固化剂为苯酚类固化剂、胺类固化剂、或酸酐类固化剂的情况下，以环氧树脂中的环氧基与固化剂中的官能团的当量比计，优选以0.8～1.5的范围使用，更优选以0.9～1.2的范围使用。如果是该范围外，则会残留未反应的环氧基或固化剂的官能团，从而会有无法获得所需物性的情况。
另外，在固化剂为酰胺类固化剂、叔胺、咪唑或其衍生物、有机膦类、
盐、四苯基硼盐、有机酸二酰肼、卤化硼胺络合物、聚硫醇类固化剂、异氰酸酯类固化剂、封端异氰酸酯类固化剂等情况下，相对于环氧树脂组合物中的环氧树脂100重量份，优选以0.1～20重量份的范围使用，更优选以0.5～10重量份的范围使用。
[助熔剂(D)]
所谓助熔剂(D)，具体来说，是在金属端子的焊接时，具有溶解除去焊盘等的金属电信号端子及凸点的表面氧化膜、提高焊盘的凸点表面的润湿展开性、以及防止焊盘的金属端子表面的再氧化等功能的化合物。在第一层间填充材料层中包含形成有半导体器件层的半导体基板之间的电信号连接用焊接端子的情况下，助熔剂(D)包含于第一层间填充材料组合物中。
作为助熔剂(D)，可以举出乙二酸、丙二酸、丁二酸、戊二酸、己二酸、苹果酸、酒石酸、柠檬酸、乳酸、乙酸、丙酸、丁酸、油酸、硬脂酸等脂肪族羧酸；苯甲酸、水杨酸、苯二甲酸、偏苯三酸、偏苯三酸酐、均苯三酸、苯四羧酸等芳香族羧酸；松香酸、松香等萜烯类羧酸；将有机羧酸与烷基乙烯基醚类反应而进行了转换的作为半缩醛酯的有机羧酸酯；谷氨酸盐酸盐、苯胺盐酸盐、肼盐酸盐、溴化十六烷基吡啶、苯基肼盐酸盐、四氯萘、甲基肼盐酸盐、甲胺盐酸盐、乙胺盐酸盐、二乙胺盐酸盐、丁胺盐酸盐等有机卤素化合物；尿素、二亚乙基三胺肼等胺类；乙二醇、二乙二醇、三乙二醇、四乙二醇、六乙二醇、丙三醇、三羟甲基乙烷、三羟甲基丙烷、2,3,4-三羟基二苯甲酮、三乙醇胺、赤藓醇、季戊四醇、双(2-羟基甲基)亚氨基三(羟基甲基)甲烷、核糖醇等多元醇类；盐酸、氢氟酸、磷酸、氟硼酸等无机酸；氟化钾、氟化钠、氟化铵、氟化铜、氟化镍、氟化锌等氟化物；氯化钾、氯化钠、氯化亚铜、氯化镍、氯化铵、氯化锌、氯化亚锡等氯化物；溴化钾、溴化钠、溴化铵、溴化锡、溴化锌等溴化物等。这些化合物可以直接使用，另外也可以使用以有机聚合物或无机化合物等包覆剂进行了微胶囊化而得到的材料。这些化合物可以单独使用1种，也可以将2种以上以任意的组合机比率混合使用。
它们当中，从在树脂(A)或各种溶剂中的溶解性考虑，优选多元醇类、有机羧酸类或羧酸酯类。
对于助熔剂(D)的熔融温度而言，为了体现出在焊接前溶解焊料表面的氧化膜、提高焊料表面的润湿性、以及防止焊料表面的再氧化等功能，优选为90℃～220℃，更优选为100℃～200℃，进一步优选为120℃～180℃。
另外，在助熔剂(D)为多元醇类、有机羧酸类或羧酸酯类的情况下，在焊接时的220℃～260℃的温度下，优选多元醇类、羧酸的分解或挥发/蒸发等少的物质。该情况下，作为分解温度及沸点，优选为250℃以上，更优选为270℃以上，最优选为290℃以上。
作为多元醇类，可以优选使用三羟甲基丙烷、赤藓醇、季戊四醇、核糖醇等。
作为有机羧酸，可以优选使用戊二酸、己二酸、偏苯三酸等。
作为有机羧酸酯因热分解产生羧酸从而表现出功能的温度，优选为130℃以上，更优选为140℃以上，进一步优选为160℃以上，最优选为180℃以上。虽然优选该温度较高，但通常为200℃以下。
作为成为有机羧酸酯的原料的有机羧酸，可以使用乳酸、乙酸、丙酸、丁酸、油酸、硬脂酸、苯甲酸、松香酸、松香等一元羧酸；乙二酸、丙二酸、丁二酸、戊二酸、己二酸、苹果酸、酒石酸、间苯二甲酸、均苯四酸、马来酸、富马酸、衣康酸等二元羧酸；柠檬酸、1,2,4-偏苯三酸、三(2-羧基乙基)异氰尿酸酯等三元羧酸；均苯四酸、丁烷四羧酸等四元羧酸等。其中，从作为助熔剂的反应性考虑，优选具有二个以上羧基的多元羧酸类。
另外，作为成为有机羧酸酯的原料的烷基乙烯基醚类，优选具有碳数1～6的烷基的烷基乙烯基醚，其中，特别优选烷基为甲基、乙基、丙基、丁基。这些烷基当中，由于越是给电子性低的烷基越显示出高温离解性，因此，作为烷基，优选为仲烷基及伯烷基。
其中，作为有机羧酸酯，可以优选使用Santacid G(二烷基乙烯基醚封端2官能聚合物型羧酸)、Santacid H(单烷基乙烯基醚封端2官能低分子量型羧酸)、Santacid I(单烷基乙烯基醚封端2官能羧酸)(均为日油株式会社制造)等。
对于助熔剂(D)的含量而言，相对于每100重量份树脂(A)为0.1重量份以上且10重量份以下，优选为0.5重量份以上且5重量份以下。如果助熔剂(D)的含量小于0.1重量份，则有可能因氧化膜除去性降低而导致焊接不良，另外，如果助熔剂(D)的含量超过10重量份，则有可能出现由组合物的粘度升高造成的连接不良。
为了进一步提高其功能性，在不损害本发明效果的范围内，可以在第一层间填充材料组合物中含有各种其它添加剂。
作为其它添加剂，作为用于提高与基体材料的粘接性、提高基质树脂与无机填料的粘接性的添加成分，可以举出硅烷偶联剂、钛酸酯偶联剂等偶联剂、用于提高保存稳定性的紫外线防止剂、抗氧剂、增塑剂、阻燃剂、着色剂、分散剂等。
上述其它添加剂均可以单独使用1种，也可以将2种以上以任意的组合及比率混合使用。
在上述添加剂中，从提高树脂成分与无机填料(B)的密合性的观点考虑，优选含有偶联剂。
作为硅烷偶联剂，可以举出γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基三乙氧基硅烷、β-(3,4-环氧基环己基)乙基三甲氧基硅烷等环氧基硅烷；γ-氨基丙基三乙氧基硅烷、N-β-(氨基乙基)-γ-氨基丙基三甲氧基硅烷、N-β-(氨基乙基)-γ-氨基丙基甲基二甲氧基硅烷、γ-氨基丙基三甲氧基硅烷、γ-脲基丙基三乙氧基硅烷等氨基硅烷；3-巯基丙基三甲氧基硅烷等巯基硅烷；对苯乙烯基三甲氧基硅烷、乙烯基三氯硅烷、乙烯基三(β-甲氧基乙氧基)硅烷、乙烯基三甲氧基硅烷、乙烯基三乙氧基硅烷、γ-甲基丙烯酰氧基丙基三甲氧基硅烷等乙烯基硅烷；环氧类、氨基类、乙烯基类的高分子型硅烷等。
另一方面，作为钛酸酯偶联剂，可以举出异丙基三异硬脂酰基钛酸酯、异丙基三(N-氨乙基-氨乙基)钛酸酯、二异丙基双(二辛基磷酸酰氧基)钛酸酯、四异丙基双(二辛基亚磷酸酰氧基)钛酸酯、四辛基二(双十三烷基亚磷酸酰氧基)钛酸酯、四(2,2-二烯丙氧基甲基-1-丁基)二(双十三烷基)亚磷酸酰氧基钛酸酯、双(二辛基焦磷酸酯基)氧基乙酸酯钛酸酯、双(二辛基焦磷酸酯基)乙撑钛酸酯等。
对于上述其它添加剂的配合量没有特别限制，以可以获得必需的功能性的程度的通常的树脂组合物的配合量使用。
需要说明的是，其它添加剂中的偶联剂的添加量相对于树脂组合物中的全部固体成分优选设为0.01～2.0重量%左右，更优选为0.1～1.5重量%。如果偶联剂的配合量少，则无法充分地获得由配合偶联剂所带来的基质树脂与无机填充剂的密合性提高效果，如果偶联剂的配合量过多，则会有偶联剂从所得到的固化物中渗出(bleedout)的问题。
[有机溶剂(E)]
在形成第一层间填充材料层时，上述第一层间填充材料组合物可以直接涂布在半导体基板上，也可以以进一步含有有机溶剂(E)的涂布液的形态使用。下面，对有机溶剂(E)进行说明。
作为可以使用的有机溶剂(E)，例如可以举出丙酮、甲乙酮(MEK)、甲基异丁基酮(MIBK)、甲基戊基酮(MAK)、环己酮(CHN)等酮类；乙酸乙酯、乙酸丁酯等酯类；乙二醇单甲醚、丙二醇单甲醚、丙二醇单甲醚乙酸酯等醚类；N,N-二甲基甲酰胺、N,N-二甲基乙酰胺等酰胺类；甲醇、乙醇等醇类；己烷、环己烷等烷烃类；甲苯、二甲苯等芳香族类等。
其中，如果考虑树脂的溶解性及溶剂的沸点等，则优选甲乙酮、甲基异丁基酮、环己酮等酮类、酯类或醚类，特别优选使用甲乙酮、甲基异丁基酮、环己酮等酮类。
上述有机溶剂可以单独使用1种，也可以将2种以上以任意的组合及比率混合使用。
有机溶剂(E)相对于其它成分的混合比例没有特别限制，优选相对于其它组合物为20重量%以上且70重量%以下，特别优选为30重量%以上且60重量%以下。通过使用具有这样的混合比例的本发明的涂布液，可以利用任意的涂布法形成良好的涂布膜。
如果有机溶剂(E)的混合比例小于20重量%，则组合物的粘度升高，从而会有无法获得良好的涂布膜的情况，另外，如果有机溶剂(E)的混合比例超过70重量%，则有可能出现无法获得给定膜厚等问题。
还可以在涂布液中含有各种添加剂。
作为添加剂，除了上述添加剂以外，还可以举出用于提高涂布液中各成分的分散性的表面活性剂、乳化剂、低弹性化剂、稀释剂、消泡剂、离子捕获剂等。
作为表面活性剂，可以使用以往公知的阴离子型表面活性剂、非离子型表面活性剂、阳离子型表面活性剂中的任意表面活性剂。
例如，可以举出聚氧乙烯烷基醚类、聚氧乙烯烷基芳基醚类、聚氧乙烯烷基酯类、山梨糖醇酐烷基酯类、单甘油酯烷基酯类、烷基苯磺酸盐类、烷基萘磺酸盐类、烷基硫酸盐类、烷基磺酸盐类、磺基琥珀酸酯盐类、烷基甜菜碱类、氨基酸类等。
另外，还可以优选使用上述表面活性剂中的C-H键的一部分或全部变为C-F键而得到的氟表面活性剂。
作为表面活性剂的添加量，相对于树脂组合物中的全部固体成分优选设为0.001～5重量%左右，更优选为0.01～1重量%。如果表面活性剂的添加量小于0.001重量%，则会有无法获得给定的膜厚均匀性的情况，另外，如果表面活性剂的添加量超过5重量%，则会有引起与树脂成分的相分离等情况，因此不优选。
上述涂布液的制备方法没有特别限定，可以使用以往公知的方法，可以通过将涂布液的构成成分直接混合来制备。
对于混合顺序而言，只要没有产生由添加剂等造成的反应或由添加剂的添加造成的沉淀物等特别的问题，则其混合顺序是任意的，既可以将涂布液的构成成分当中的任意2个成分或3个成分以上预先配合，然后将剩下的成分混合，也可以一次性地将全部混合。
需要说明的是，如上所述优选将无机填料(B)以不形成粒径大的凝聚体的方式进行粉碎，既可以在涂布液的制造前进行粉碎，也可以在与其它成分混合后粉碎。无机材料的粉碎方法没有特别限定，可以使用以往公知的粉碎方法。
(1-3)第一三维集成电路叠层体
由半导体基板叠层体构成的第一三维集成电路叠层体使用下述方法来制造，所述方法包括：在构成三维集成电路的各层、且形成有半导体器件层的半导体基板上形成作为上述第一层间填充材料层前体的第一层间填充材料组合物的涂膜的工序；以及将这些半导体基板加压粘接，从而形成在半导体基板之间具有第一层间填充材料层的半导体基板叠层体的工序。
下面，对各工序进行具体说明。
首先，在形成有半导体器件层的半导体基板的上面及下面根据需要形成作为基板间的电连接端子的焊盘、凸点端子。对于半导体基板、焊盘、以及凸点端子，如上所述。
接着，在半导体基板上形成层间填充材料组合物的涂膜。
第一层间填充材料组合物的涂膜可以通过将溶解、分散于有机溶剂(E)中的第一层间填充材料组合物利用浸渍法、旋涂法、喷涂法、刮刀法、其它任意的方法等来形成。为了从所得到的涂布膜中除去溶剂及低分子成分，在50～150℃的任意温度、优选在60～130℃下进行烘烤处理，形成涂膜，再根据需要进行B阶化处理。此时，虽然可以在一定的温度下进行烘烤处理，但为了顺畅地进行组合物中的挥发成分除去，也可以在减压条件下进行烘烤处理。另外，还可以在不会进行树脂固化的范围内，利用阶段性升温来进行烘烤处理。例如，可以最先在60℃、然后在80℃、继而在120℃下实施各5～90分钟左右的烘烤处理。
另外，也可以直接使用不含上述有机溶剂(E)的第一层间填充材料组合物。例如，也可以在不会使树脂固化开始的温度范围进行加温、使树脂熔融并使用熔融后的树脂、采用任意方法在半导体基板上形成由第一层间填充材料组合物形成的膜。
另外，由于第一层间填充材料组合物具有适于薄膜成形的充分的伸展性，因此也可以进行薄膜成形，通过将该薄膜设置于半导体基板上而成膜。
接着，在将利用上述方法成膜的由第一层间填充材料组合物形成的膜加热而使之显现出粘性后，与接合对象的半导体基板进行预粘接。作为预粘接的温度，也根据树脂(A)的组成而定，但优选在80～150℃的温度下进行。在多层的情况下，半导体基板的接合可以按照基板的层数反复进行所述预粘接，也可以在将形成有涂膜的基板叠合多层后，进行加热而集中进行预粘接。在预粘接时，优选根据需要对基板间施加优选1gf/cm2～50Kgf/cm2、更优选10gf/cm2～10Kgf/cm2的荷重来实施。
在预粘接后，进行半导体基板的正式接合。通过将预粘接后的半导体基板在200℃以上、优选在220℃以上进行加压粘接，可以使第一层间填充材料组合物的树脂的熔融粘度降低，促进半导体基板之间的电气端子的连接，同时使组合物中的助熔剂活化，从而实现半导体基板之间的焊接。需要说明的是，加热温度的上限是所使用的树脂(A)不发生分解、变质的温度，可以根据树脂的种类、等级来适当确定，通常在300℃以下进行。
另外，在加压粘接时，优选根据需要对基板间施加优选10gf/cm2～10Kgf/cm2、更优选50gf/cm2～5Kgf/cm2的荷重来实施。
(2)第二三维集成电路叠层体
本发明的第二三维集成电路叠层体如下：上述的半导体基板叠层体进一步装载于有机基板上，并且在半导体基板叠层体与有机基板之间形成含有树脂(a)及无机填料(b)的第二层间填充材料层即可。
即，本发明的第二三维集成电路叠层体是如下得到的三维集成电路叠层体：上述的半导体基板叠层体(第一三维集成电路叠层体)进一步被装载于有机基板上，并且在半导体基板叠层体与有机基板之间形成了含有树脂(a)及无机填料(b)的第二层间填充材料层。
图3示出的是本发明第二实施方式的三维集成电路叠层体(以下，称作第二三维集成电路叠层体)的概念剖面图。需要说明的是，在图3中，为了容易理解三维集成电路叠层体的结构，相对于半导体基板及有机基板来说，所示出的其它构成构件的厚度、大小比实际更大。
如图3所示，在第二三维集成电路叠层体100中，上述半导体基板叠层体1进一步搭载于有机基板101上，在半导体基板叠层体与有机基板之间，形成了含有树脂(a)及无机填料(b)的第二层间填充材料层102。
下面，对第二三维集成电路叠层体进行详细说明。需要说明的是，对于半导体基板叠层体，由于与上述第一三维集成电路叠层体相同，因此省略其说明。
(2-1)有机基板
有机基板是将以焊料球作为外部电极的阵列状电极与半导体基板连接的高密度安装用图案变换基板(中介片)，为了确保安装三维集成电路叠层体时与印制电路板、柔性基板的热膨胀系数的匹配性，也优选为具有多层电路结构的有机基板，所述多层电路结构在树脂板中具有布线层。作为构成有机基板的树脂成分，优选使用环氧树脂等，作为布线层，优选使用铜(Cu)，夹隔着第二层间填充材料层搭载于印制电路板上的半导体基板叠层体隔着焊盘等与有机基板连接，并且有机基板隔着阵列状的电极与印制电路板的端子电连接即可。
(2-2)第二层间填充材料层
第二层间填充材料层形成于半导体基板叠层体与有机基板之间，其含有树脂(a)及无机填料(b)。
第二层间填充材料层的线膨胀系数优选为10ppm以上且50ppm以下，特别优选为15ppm以下。需要说明的是，优选该线膨胀系数较低，但通常为20ppm以上。
如果线膨胀系数为10ppm以上且50ppm以下，则在热的作用下引起的半导体基板叠层体与有机基板的膨胀系数的不同而产生的应力得到缓解，可以避免在半导体基板叠层体与有机基板的接合界面的剥离。
第二层间填充材料层的介电常数优选为6以下，更优选为5以下，特别优选为4.5以下。需要说明的是，优选该介电常数较低，但通常为3以上。
如果介电常数超过6，则会引起半导体基板叠层体与有机基板间的布线中信号的传输延迟，结果导致器件整体的运转速度降低，因此不优选。如果介电常数为6以下、优选为5以下，则可以减少上述信号的传输延迟，从而可以提高半导体器件的运算处理速度，因此优选。
第二层间填充材料层的导热系数优选为0.4W/(m·K)以上，更优选为0.8W/(m·K)以上，特别优选为1.0W/(m·K)以上。需要说明的是，优选该导热系数较高，但通常为10W/(m·K)以下。
温度越高，则半导体基板叠层体与有机基板的膨胀系数之差越大，但如果第二层间填充材料层的导热系数为0.4W/(m·K)以上，则所产生的热就会经由第二层间填充材料层向有机基板充分地传导，因此可以更加可靠地避免因在半导体基板叠层体中蓄积热而造成的运转不良，并且可以缓解因上述的膨胀系数的差异而产生的应力。
第二层间填充材料层的厚度优选为50μm以上且300μm以下，更优选为60μm以上且250μm以下，进一步优选为70μm以上且200μm以下。
当厚度增大时，半导体基板叠层体与有机基板的叠层体就会体积变大，使得小型安装变得困难，因此不优选。另外，如果厚度变薄，则有可能因器件的工作温度变化所导致的半导体基板叠层体与有机基板的膨胀系数的差异而引起在无机-有机基板的接合界面的剥离等，因此不优选。通过设为所述厚度，可以兼顾加工性和性能。
接着，对构成第二层间填充材料层的组合物(以下，有时称作第二层间填充材料组合物)中的各成分进行说明。
第二层间填充材料组合物含有树脂(a)及无机填料(b)，此外还根据需要含有固化剂(c)、助熔剂(d)等。
需要说明的是，在第二层间填充材料组合物中，与第一层间填充材料组合物相同的部分省略详细的说明。
[树脂(a)]
作为第二层间填充材料组合物，为了在与无机填料(b)组合时获得充分的导热性，树脂(a)的导热系数优选为0.15W/(m·K)以上，更优选为0.3W/(m·K)以上。虽然优选该导热系数较高，但通常为0.5W/(m·K)以下。
另外，为了在基板上形成薄膜后、预粘接前与接合对象的基板进行对位，树脂(a)在50℃下的熔融粘度优选为2000Pa·s以上，更优选为10000Pa·s以上。
另外，在预粘接后实施正式接合时，为了利用加温将第一层间填充材料组合物熔融而连接电接合端子，树脂(a)在120℃下的熔融粘度优选为100Pa·s以下，更优选为20Pa·s以下。
作为树脂(a)的具体例，可以列举出环氧树脂、酚醛树脂、脲醛树脂、三聚氰胺树脂、苯并胍胺树脂、聚酯树脂、烯丙基树脂、醇酸树脂、聚氨酯树脂、硅树脂、丙烯酸树脂、聚酰亚胺树脂等。
需要说明的是，作为树脂(a)，也可以使用上述第一层间填充材料组合物的树脂(A)。
这些树脂中，优选耐热性或各种电特性优异的热固性树脂。在热固性树脂中，从固化前的加工性、以及固化特性、固化膜物性等考虑，优选以环氧树脂为主成分的树脂。这里所说的“以环氧树脂为主成分”，是指树脂(a)的环氧树脂的比例为50重量%以上，优选为60重量%以上(包括100重量%)。
而且，一般来说作为填充硅基板和有机基板的技术，提出了底部填充工艺，将焊盘与凸点接合后，利用毛细管现象从基板间横向填充层间填充材料。为此，本工艺中需要在室温下为液体的树脂成分，通常优选使用液态环氧树脂等。
[无机填料(b)]
无机填料(b)是为了提高第二层间填充材料组合物的导热系数而添加的。通过使第二层间填充材料组合物含有具有导热系数的无机填料(b)，可以对第二层间填充材料组合物赋予高导热性，促进半导体基板叠层体与有机基板的热传导而降低半导体器件基板的温度，从而可以使半导体器件稳定地工作。
无机填料(b)的导热系数优选为1W/(m·K)以上，更优选为2W/(m·K)以上。虽然优选该导热系数较高，但通常为300W/(m·K)以下。
如果是具有上述导热系数的无机填料(b)，则可以通过适当的添加量而获得具有足够导热度的第二层间填充材料层。
无机填料(b)可以使用与上述无机填料(B)相同的材料。
即，可以使用氧化铝(Al2O3：导热系数30W/(m·K))、氮化铝(AlN：导热系数260W/(m·K))、氮化硼(BN：导热系数3W/(m·K)(厚度方向)、275W/(m·K)(面内方向))、氮化硅(Si3N4：导热系数23W/(m·K))、二氧化硅(SiO2：导热系数1.4W/(m·K))等。
另外，这些无机填料(b)可以单独使用1种，也可以将2种以上以任意的组合及比率混合使用。
从所粘接的器件的可靠性方面考虑，无机填料(b)优选还同时具有对氧及水、高温暴露的稳定性、以及低介电性。作为这样的无机填料，可以举出Al2O3、AlN、BN、SiO2，优选举出Al2O3、AlN、BN。
无机填料(b)的粒径没有特别限定，通常其平均粒径为0.1～20μm、且最大粒径为30μm，优选平均粒径为0.2～17μm、且最大粒径为25μm，更优选平均粒径为0.3～15μm、且最大粒径为20μm。
需要说明的是，无机填料(b)的含量如下：通常相对于每100重量份树脂(a)为50重量份以上且400重量份以下，更优选为75重量份以上且300重量份以下。如果无机填料(b)的含量小于50重量份，则会有无法获得足够的导热性的情况，另外，如果超过400重量份，则组合物的粘度升高，有可能出现无法形成均匀的涂膜的问题。
[其它成分]
在第二层间填充材料组合物中，作为树脂(a)及无机填料(b)以外的成分，可以举出上述第一层间填充材料组合物中的固化剂(C)、助熔剂(D)、以及其它添加剂。它们的使用目的、配合量等与第一层间填充材料组合物相同。
(2-3)第二三维集成电路叠层体
第二三维集成电路叠层体下述方法来制造，所述方法包括：在上述半导体基板叠层体的与有机基板上接触一侧的面上、以及有机基板上的与半导体基板叠层体接触的面上这两个面上中的一方或双方形成第二层间填充材料组合物的涂膜的工序，该涂膜为上述第二层间填充材料层的前体；以及将半导体基板与有机基板加压粘接而形成在半导体基板叠层体与有机基板之间具有第二层间填充材料层的第二三维集成电路叠层体的工序。
需要说明的是，第二层间填充材料组合物可以与第一层间填充材料组合物相同，也可以不同。
实施例
以下，使用实施例对本发明进行更详细的说明，但本发明的解释只要不脱离其主旨，则并不限于以下的实施例。
以下，示出层间填充材料组合物的配合成分。
(1)树脂(A)
环氧树脂(A1)：苯氧基树脂(重均分子量：26000、环氧当量：4600g/当量、30重量%的甲乙酮/环己酮溶液(体积比50:50))
环氧树脂(A2-1)：三菱化学株式会社制造(双酚F型液态环氧树脂、产品名“jER1750”)
环氧树脂(A2-2)：三菱化学株式会社制造(产品名“YL6800”)
环氧树脂(A2-3)：三菱化学株式会社制造(产品名“1032H60”)
环氧树脂(A2-4)：三菱化学株式会社制造(产品名“1001”)
环氧树脂(A2-5)：三菱化学株式会社制造(产品名“YX4000”)
环氧树脂(A2-6)：三菱化学株式会社制造(品名“1006”)
环氧树脂(A3)：三菱化学株式会社制造(产品名“156S65”)
反应性稀释剂(A4)：四日市合成株式会社制造(1,6-己二醇二缩水甘油醚、产品名“YED216D”)
(2)无机填料(B)
无机填料(B-1)：日新Refratech公司制造的BN(氮化硼)(产品名“R-BN”)
无机填料(B-2)：MARUKA公司制造的BN(产品名“AP-170S”)
无机填料(B-3)：龙森株式会社制造的二氧化硅(产品名“PLV-4”)
(3)固化剂(C)
固化剂(C-1)：三菱化学株式会社制造(2-乙基-4(5)-甲基咪唑、产品名“jERCure EMI24”)
固化剂(C-2)：四国化成工业株式会社制造(2-苯基-4,5-二羟基甲基咪唑、产品名“2PHZ-PW”)
(4)助熔剂(D)
助熔剂(D-1)：日油株式会社制造(二烷基乙烯基醚封端2官能聚合物型羧酸、产品名“Santacid G”)
助熔剂(D-2)：和光纯药工业株式会社制造品名“Adipic acid”
(5)有机溶剂(E)
甲乙酮：和光纯药工业株式会社制造(特级试剂)
环己酮：和光纯药工业株式会社制造(特级试剂)
(6)分散剂(F)
分散剂(F-1)：BYK-Chemie公司制造品名“BYK-2155”
作为所述环氧树脂(A1)的苯氧基树脂如下制备。
将YL6121H(环氧当量171g/当量、4,4’-双酚型环氧树脂与3,3’,5,5’-四甲基-4,4’-双酚型环氧树脂的1:1混合物、三菱化学株式会社制造)215重量份、3,3’-二甲基-4,4’-二羟基联苯(OH当量107g/当量、本州化学株式会社制造)127重量份、27重量%四甲基氢氧化铵水溶液0.32重量份、以及作为反应用溶剂的环己酮228重量份加入到带有搅拌机的耐压反应容器中，在氮气气氛下于180℃进行5小时反应。然后，加入作为稀释用溶剂的环己酮171重量份及甲乙酮399重量份而调整了固体成分浓度。从反应生成物中利用常法除去溶剂，得到了30重量%的树脂溶液。
无机填料(B)在树脂中的平均粒径、比表面积、以及层间填充材料组合物的导热系数分别利用以下的方法测定。
(测定方法)
(1)无机填料(B)在树脂中的平均粒径
向添加固化剂之前的环氧树脂/无机填料的混合物糊剂4mg中加入环己酮2mL，进行10分钟超声波处理，使用粒度分布测定装置(株式会社堀场制作所制造、产品名“LA920”)，以环己酮作为溶剂利用间歇式池测定了粒度分布。根据所得到的粒度分布求出粉碎后的无机填料(B)的平均粒径及最大粒径。需要说明的是，平均粒径为体积基准，相对折射率设为1.20。
(2)无机填料(B)的比表面积
在250℃对无机填料进行15分钟氮气流的前处理，然后使用Mountech公司制造的Macsorb HM MODEL-1201，利用BET1点法(吸附气体：氮气)测定了比表面积。
对于所得的树脂及层间填充材料合物的物性，利用以下方法进行了测定。
树脂及层间填充材料组合物的导热系数是通过用以下的装置测定热扩散率、比重、比热，将这3个测定值相乘而求出。另外，对于线膨胀系数，是在氮气气氛下利用拉伸法(荷重5gf)求出。
导热系数＝热扩散率×比重×比热
(1)热扩散率：使用Ai-Phase公司制造的产品名“Ai-Phase Mobile1u”求出。
(2)比重：使用METTLER TOLEDO公司制造的天平XS-204(使用“固体比重测定仪”)求出。
(3)比热：使用Perkin Elmer公司制造的差示扫描量热仪(产品名“DSC7”)，在10℃/分的升温条件下，使用DSC7的软件求出25℃下的比热，或使用SeikoInstruments公司制造的产品名DSC320/6200求出。
(4)线膨胀系数：使用株式会社岛津制作所制造的产品名TMA-50求出在-10℃～40℃的平均值。
＜实施例1＞
将环氧树脂(A2-1)45重量份、反应性稀释剂(A4)5重量份、以及无机填料(B-1)50重量份混合，在将辊间隙调整为10μm的3根辊中穿过5次，从而得到了环氧树脂/无机填料的混合物糊。
该环氧树脂/无机填料的混合物糊中的无机填料(B-1)的平均粒径为0.6μm。另外，无机填料(B-1)的比表面积为9.69m2/g。
相对于所述环氧树脂/无机填料的混合物糊100重量份，加入固化剂(C-1)5重量份，使用自转公转型混合装置(Thinky公司制造、产品名“AwatoriRentaro(あわとり練太郎)”)，在以2000转混合5分钟、脱泡1分钟的条件下进行了混合。
将混合后的糊夹在以厚500μm的硅橡胶片作为隔膜进行了脱模处理的玻璃板中，在140℃下加热1小时，再于150℃下加热4小时，得到了层间填充材料组合物膜(层间填充材料层)。该膜的导热系数为1.2W/(m·K)，介电常数为3.2。需要说明的是，介电常数是以各个材料的介电常数(环氧树脂2.8、氮化硼3.9)为基础，根据层间填充材料组合物中的填料成分的体积分数算出的。
＜实施例2＞
除了使用了无机填料(B-2)来代替实施例1的无机填料(B-1)以外，在与实施例1相同的条件下进行。
由上述测定方法得到的无机填料(B-2)的平均粒径为4.1μm。另外，无机填料(B-2)的比表面积为16m2/g。
需要说明的是，所得到的层间填充材料组合物膜的导热系数为0.5W/(m·K)，介电常数为3.2。需要说明的是，介电常数是以各个材料的介电常数(环氧树脂2.8、氮化硼3.9)为基础，根据层间填充材料组合物中的填料成分的体积分数算出的。
＜实施例3＞
加入作为环氧树脂(A)的环氧树脂(A1)溶液5g和环氧树脂(A2-2)3.75g、环氧树脂(A2-3)溶液0.94g(80重量%环己酮溶液)、环氧树脂(A2-4)溶液2.14g(70重量%环己酮溶液)、以及无机填料(B-1)7.24g，再加入直径2mm的氧化锆珠(YTZ-2)24.0g，使用自公转搅拌机以2000rpm搅拌了33分钟。搅拌结束后，通过过滤除去珠，加入固化剂(C-2)0.15g、助熔剂(D-1)0.15g，进一步利用自公转搅拌机搅拌6分钟，得到了层间填充材料糊(涂布液)。
对于所得到的搅拌后的层间填充剂糊中的无机填料(B-1)进行了粒径分布的测定，其结果是，其平均粒径为1.0μm、最大粒径为5.9μm。
将该原料糊涂布在脱模处理过的玻璃基板上，在减压下以100℃加热90分钟，蒸馏除去溶剂而制成B阶化膜。进一步在该膜上放置进行了脱模处理的玻璃基板来进行夹持，然后在150℃下进行1小时、接下来在170℃下进行1小时压制(压力1MPa)，由此使之成形、固化而得到了膜厚500μm的层间填充材料组合物膜。该膜的导热系数为1.1W/(m·K)，线膨胀系数为33ppm，介电常数为3.2。需要说明的是，介电常数是以各个材料的介电常数(环氧树脂2.8、氮化硼3.9)为基础，根据层间填充材料组合物中的填料成分的体积分数算出的。
＜比较例1＞
加入作为环氧树脂(A)的环氧树脂(A1)溶液5g和环氧树脂(A2-2)3.75g、环氧树脂(A2-3)溶液0.94g(80重量%环己酮溶液)、环氧树脂(A2-4)溶液2.14g(70重量%环己酮溶液)、以及无机填料(B-1)7.24g，使用自公转搅拌机以2000rpm搅拌5分钟，得到了层间填充剂糊(涂布液)。利用与实施例3相同的装置，对所得到的搅拌后的层间填充剂糊中的无机填料(B-1)进行了粒径分布的测定，其结果是，最大粒径大于10μm。
使用该层间填充剂糊，利用与实施例3相同的方法，得到了B阶化膜。在所得到的B阶化膜中，存在很多可以肉眼确认的填料，是不均匀的。该膜的线膨胀系数为33ppm，介电常数为3.2。需要说明的是，介电常数是以各个材料的介电常数(环氧树脂2.8、氮化硼3.9)为基础，根据层间填充材料组合物中的填料成分的体积分数算出的。
＜实施例4＞
加入作为环氧树脂(A)的环氧树脂(A1)溶液5g和环氧树脂(A2-2)5.25g、环氧树脂(A2-3)溶液0.94g(80重量%环己酮溶液)、以及无机填料(B-1)7.24g，再加入直径2mm的氧化锆珠(YTZ-2)23.3g，使用自公转搅拌机以2000rpm搅拌了33分钟。搅拌结束后，通过过滤除去珠，加入固化剂(C-2)0.15g、助熔剂(D-1)0.15g，再利用自公转搅拌机搅拌6分钟，得到了层间填充材料糊(涂布液)。
将该原料糊涂布在脱模处理过的玻璃基板上，在减压下以100℃加热90分钟，蒸馏除去溶剂而制成B阶化膜。进一步在该膜上放置进行了脱模处理的玻璃基板来进行夹持，然后在150℃下进行1小时、接下来在170℃下进行1小时压制(压力1MPa)，由此，使之成形、固化而得到了膜厚600μm的层间填充材料组合物膜。该膜的导热系数为1.0W/(m·K)，线膨胀系数为31ppm，介电常数为3.2。需要说明的是，介电常数是以各个材料的介电常数(环氧树脂2.8、氮化硼3.9)为基础，根据层间填充材料组合物中的填料成分的体积分数算出的。
＜比较例2＞
作为环氧树脂(A)，在环氧树脂(A1)溶液5g中加入环氧树脂(A3)溶液6g(80重量%MEK溶液)，利用自公转搅拌机搅拌了6分钟。向其中加入助熔剂(D-1)0.12g，然后再利用自公转搅拌机搅拌6分钟，得到了层间填充材料糊(涂布液)。
将该原料糊涂布在脱模处理过的玻璃基板上，在减压下以100℃加热90分钟，蒸馏除去溶剂而制成B阶化膜。进一步在该膜上放置进行了脱模处理的玻璃基板来进行夹持，然后在150℃下进行3小时压制(压力1MPa)，由此，使之成形、固化而得到了膜厚500μm的层间填充材料组合物膜。该膜的导热系数为0.2W/(m·K)，线膨胀系数为100ppm以上。
＜实施例5＞
加入作为环氧树脂(A)的环氧树脂(A1)溶液5g和环氧树脂(A2-2)3.75g、环氧树脂(A2-3)溶液0.94g(80重量%环己酮溶液)、环氧树脂(A2-4)溶液2.14g(70重量%环己酮溶液)、以及无机填料(B-1)7.24g，再加入直径2mm的氧化锆珠(YTZ-2)24.0g，使用自公转搅拌机以2000rpm搅拌了33分钟。搅拌结束后，通过过滤除去珠，加入固化剂(C-2)0.15g、助熔剂(D-1)0.15g，再利用自公转搅拌机搅拌6分钟，得到了层间填充材料糊(涂布液)。
将该原料糊涂布在脱模处理过的玻璃基板上，在减压下以100℃加热90分钟，蒸馏除去溶剂而制成B阶化膜。进一步在该膜上放置进行了脱模处理的玻璃基板来进行夹持，然后在150℃下进行1小时、接下来在170℃下进行1小时压制(压力1MPa)，由此，使之成形、固化而得到了膜厚600μm的层间填充材料组合物膜。
该膜的导热系数为1.2W/(m·K)，线膨胀系数为33ppm，介电常数为3.2。
需要说明的是，介电常数是以各个材料的介电常数(环氧树脂2.8、氮化硼3.9)为基础，根据层间填充材料组合物中的填料成分的体积分数算出的。
＜实施例6＞
加入作为环氧树脂(A)的环氧树脂(A1)溶液5g和环氧树脂(A2-2)3.75g、环氧树脂(A2-3)溶液0.94g(80重量%环己酮溶液)、环氧树脂(A2-4)溶液2.14g(70重量%环己酮溶液)、以及无机填料(B-1)7.74g，再加入直径2mm的氧化锆珠(YTZ-2)24.6g，使用自公转搅拌机以2000rpm搅拌了33分钟。搅拌结束后，通过过滤除去珠，加入固化剂(C-2)0.15g、助熔剂(D-1)0.15g，再利用自公转搅拌机搅拌6分钟，得到了层间填充材料糊(涂布液)。
将该原料糊涂布在脱模处理过的玻璃基板上，在减压下以100℃加热90分钟，蒸馏除去溶剂而制成B阶化膜。进一步在该膜上放置进行了脱模处理的玻璃基板来进行夹持，然后在150℃下进行1小时、接下来在170℃下进行1小时压制(压力1MPa)，由此，使之成形、固化而得到了膜厚500μm的层间填充材料组合物膜。
该膜的导热系数为1.0W/(m·K)，线膨胀系数为33ppm，介电常数为3.2。需要说明的是，介电常数是以各个材料的介电常数(环氧树脂2.8、氮化硼3.9)为基础，根据层间填充材料组合物中的填料成分的体积分数算出的。
＜实施例7＞
除了使用二氧化硅(B-3)作为无机填料(B)以外，与实施例6同样地成形、固化而得到了层间填充材料组合物膜。该固化膜的导热系数为0.4W/(m·K)。
＜实施例8＞
将环氧树脂(A2-3)2.50g、环氧树脂(A2-5)6.25g及环氧树脂(A2-6)3.75g在甲乙酮12.5g中搅拌溶解。向其中添加分散剂(F-1)0.25g、助熔剂(D-2)0.25g及甲乙酮11.75g，再加入无机填料(B-1)12.5g及直径0.5mm的氧化锆珠(YTZ-0.5)100g，使用自公转搅拌机以2000rpm搅拌了10分钟。搅拌结束后，通过过滤除去珠，加入固化剂(C-2)0.25g，再利用自公转搅拌机搅拌6分钟，得到了层间填充材料糊(涂布液)。对所得到的搅拌后的层间填充剂糊中的无机填料(B-1)进行了平均粒径及最大粒径的测定，其结果是，平均粒径为4μm，最大粒径为9μm。
在株式会社WALTS公司制造的硅制焊盘基板(CC80ModelI)上涂布该层间填充剂糊25μL，然后在热板上依次在60℃加热15分钟、在80℃加热15分钟及在120℃加热30分钟来蒸馏除去溶剂。进一步在热板上以150℃10分钟进行加热而制成B阶化膜。
使用Toray Engineering公司制造的倒装焊接器(FC3000S)将该焊盘基板及株式会社WALTS公司制造的有机中介片(CC80Model I)升温到250℃而加热压接接合，冷却后，在165℃进行2小时后退火处理，形成了叠层体。测定了叠层体内部的雏菊链的电阻，其结果是10Ω以下。
另外，将相同的层间填充剂糊涂布在进行了脱模处理的玻璃基板上，在减压下依次在80℃加热30分钟、在120℃加热30分钟来蒸馏除去溶剂。进一步在该膜上放置进行了脱模处理的玻璃基板来进行夹持，然后在165℃以1MPa的压力压制2小时，由此，使之成形、固化而得到了膜厚500μm的层间填充材料组合物膜。
该膜的导热系数为1.1W/(m·K)，线膨胀系数为34ppm，介电常数为3.2。需要说明的是，介电常数是以各个材料的介电常数(环氧树脂2.8、氮化硼3.9)为基础，根据层间填充材料组合物中的填料成分的体积分数算出的。
＜实施例9＞
与实施例8同样地形成叠层体，测定了叠层体内部的雏菊链的电阻，其结果是10Ω以下。
使中介片基板朝下并将该叠层体放置在120℃的热板上，测定了硅基板的表面温度从25℃上升到100℃的时间，其结果是2.4秒钟。
＜实施例10＞
与实施例8同样地形成叠层体，测定了叠层体内部的雏菊链的电阻，其结果是10Ω以下。
将该叠层体最先在-55℃、然后在23℃、继而在125℃、最后在23℃的各板上分别放置10秒钟，反复进行5次，施加了热冲击。该操作之后，测定了叠层体内部的雏菊链的电阻，其结果是20Ω以下。
＜实施例11＞
将与实施例8同样地制作的层间填充剂糊涂布在进行了脱模处理的玻璃基板上，在减压下依次在80℃加热30分钟、在120℃加热30分钟来蒸馏除去溶剂。进一步在该膜上放置进行了脱模处理的玻璃基板来进行夹持，然后在165℃以1MPa的压力压制2小时，由此，使之成形、固化而得到了膜厚500μm的层间填充材料组合物膜。
将该固化膜在125℃的减压烘箱中干燥5小时，得到了干燥后的膜重量为1.6179g的固化膜。接着，将该固化膜在85℃85%的高温恒湿烘箱中保持10小时，然后测定了膜的重量，其结果，固化膜的重量为1.6303g，由吸水造成的重量增加率为0.77%，小于1%，是良好的。
工业实用性
本发明的三维集成电路叠层体由于散热性和可靠性优异，因此可以获得能够使半导体器件稳定地工作的电子器件，因而是极其有用的。
需要说明的是，将2011年3月31日申请的日本专利申请2011-080752号、2011年3月31日申请的日本专利申请2011-080753号、2011年3月31日申请的日本专利申请2011-080754号、2011年3月31日申请的日本专利申请2011-080755号、以及2011年3月31日申请的日本专利申请2011-080756号的说明书、权利要求书、附图及摘要的全部内容引用到这里，作为本发明的说明书的公开内容引入到本发明中。

Claims (24)

1.一种三维集成电路叠层体，其具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，
在该半导体基板之间具有第一层间填充材料层，所述第一层间填充材料层含有树脂(A)及无机填料(B)，并且导热系数为0.8W/(m·K)以上。
2.根据权利要求1所述的三维集成电路叠层体，其中，第一层间填充材料层的线膨胀系数为3ppm以上且70ppm以下。
3.根据权利要求1或2所述的三维集成电路叠层体，其中，第一层间填充材料层所含有的无机填料(B)的介电常数为6以下。
4.根据权利要求1～3中任一项所述的三维集成电路叠层体，其中，第一层间填充材料层所含有的无机填料(B)的平均粒径为0.1μm以上且10μm以下，且最大粒径为10μm，并且导热系数为2W/(m·K)以上。
5.一种三维集成电路叠层体，其具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，
在该半导体基板之间具有第一层间填充材料层，所述第一层间填充材料层含有树脂(A)及无机填料(B)，并且线膨胀系数为3ppm以上且70ppm以下，
所述无机填料(B)的平均粒径为0.1μm以上且10μm以下，并且最大粒径为10μm。
6.一种三维集成电路叠层体，其具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，
在该半导体基板之间具有第一层间填充材料层，该第一层间填充材料层含有树脂(A)及无机填料(B)，
所述无机填料(B)的平均粒径为0.1μm以上且10μm以下，最大粒径为10μm，并且介电常数为6以下。
7.根据权利要求1～6中任一项所述的三维集成电路叠层体，其中，所述第一层间填充材料层中，相对于100重量份所述树脂(A)，含有50重量份以上且400重量份以下的所述无机填料(B)。
8.根据权利要求1～7中任一项所述的三维集成电路叠层体，其中，半导体基板之间所具有的第一层间填充材料层所含有的无机填料(B)的比表面积为1m2/g以上且60m2/g以下。
9.根据权利要求1～8中任一项所述的三维集成电路叠层体，其中，所述半导体基板为硅基板。
10.根据权利要求1～9中任一项所述的三维集成电路叠层体，其中，所述无机填料(B)的平均粒径为0.2μm以上且5μm以下，并且比表面积为1m2/g以上且25m2/g以下。
11.根据权利要求1～10中任一项所述的三维集成电路叠层体，其中，所述无机填料(B)为氮化硼。
12.根据权利要求1～11中任一项所述的三维集成电路叠层体，其中，所述树脂(A)是以环氧树脂为主成分的树脂。
13.根据权利要求1～12中任一项所述的三维集成电路叠层体，其中，所述第一层间填充材料层的厚度为1μm以上且50μm以下。
14.根据权利要求1～13中任一项所述的三维集成电路叠层体，其中，在所述第一层间填充材料层中，包含形成有所述半导体器件层的半导体基板之间的电信号连接用焊接端子。
15.根据权利要求1～14中任一项所述的三维集成电路叠层体，其中，所述半导体基板叠层体进一步搭载于有机基板上，在所述半导体基板叠层体与所述有机基板之间具有第二层间填充材料层，该第二层间填充材料层含有树脂(a)及无机填料(b)。
16.根据权利要求15所述的三维集成电路叠层体，其中，所述有机基板在含有环氧树脂作为树脂成分的树脂板中具有多层电路结构，所述多层电路结构具有包含铜的布线层。
17.根据权利要求15或16所述的三维集成电路叠层体，其中，所述第二层间填充材料层中，相对于100重量份所述树脂(a)，含有50重量份以上且400重量份以下的所述无机填料(b)。
18.根据权利要求15～17中任一项所述的三维集成电路叠层体，其中，所述第二层间填充材料层的线膨胀系数为10ppm以上且50ppm以下。
19.根据权利要求15～18中任一项所述的三维集成电路叠层体，其中，所述第二层间填充材料层的介电常数为6以下。
20.根据权利要求15～19中任一项所述的三维集成电路叠层体，其中，所述树脂(a)是以环氧树脂为主成分的树脂。
21.根据权利要求15～20中任一项所述的三维集成电路叠层体，其中，所述无机填料(b)的平均粒径为0.1μm以上且20μm以下，且最大粒径为30μm，比表面积为1m2/g以上且60m2/g以下，导热系数为1W/(m·K)以上、并且介电常数为6以下。
22.一种层间填充材料，其是用于第一层间填充材料层的层间填充材料，该第一层间填充材料层位于具有半导体基板叠层体的三维集成电路叠层体的半导体基板之间，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，
该层间填充材料含有树脂(A)及无机填料(B)，且其线膨胀系数为3ppm以上70ppm以下，
所述无机填料(B)的平均粒径为0.1μm以上且5μm以下，且最大粒径为10μm，并且介电常数为6以下。
23.一种层间填充材料，其是用于第二层间填充材料层的层间填充材料，该第二层间填充材料层位于具有半导体基板叠层体的三维集成电路叠层体的半导体基板叠层体与有机基板之间，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，
该层间填充材料含有树脂(a)及无机填料(b)，且其线膨胀系数为10ppm以上50ppm以下，
所述无机填料(b)的平均粒径为0.1μm以上且20μm以下，且最大粒径为30μm，并且介电常数为6以下。
24.根据权利要求22或23所述的层间填充材料，其中，所述无机填料(B)或(b)的比表面积为1m2/g以上且60m2/g以下。
CN2012800162433A 2011-03-31 2012-03-30 三维集成电路叠层体、以及三维集成电路叠层体用层间填充材料 Pending CN103443919A (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2011080754 2011-03-31
JP2011-080755 2011-03-31
JP2011080753 2011-03-31
JP2011080752 2011-03-31
JP2011-080754 2011-03-31
JP2011080755 2011-03-31
JP2011-080752 2011-03-31
JP2011-080756 2011-03-31
JP2011-080753 2011-03-31
JP2011080756 2011-03-31
PCT/JP2012/058676 WO2012133818A1 (ja) 2011-03-31 2012-03-30 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材

Publications (1)

Publication Number Publication Date
CN103443919A true CN103443919A (zh) 2013-12-11

Family

ID=46931512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800162433A Pending CN103443919A (zh) 2011-03-31 2012-03-30 三维集成电路叠层体、以及三维集成电路叠层体用层间填充材料

Country Status (6)

Country Link
US (2) US9508648B2 (zh)
EP (1) EP2693476A4 (zh)
KR (1) KR20140007429A (zh)
CN (1) CN103443919A (zh)
TW (1) TWI575692B (zh)
WO (1) WO2012133818A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108463527A (zh) * 2016-04-05 2018-08-28 琳得科株式会社 三维集成层叠电路制造用片及三维集成层叠电路的制造方法
CN108475670A (zh) * 2016-04-05 2018-08-31 琳得科株式会社 三维集成层叠电路制造用片及三维集成层叠电路的制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102757712B (zh) * 2012-08-09 2014-05-28 天津经纬电材股份有限公司 高导热绝缘漆的制备方法
JP6203672B2 (ja) * 2013-03-29 2017-09-27 株式会社アドマテックス ３次元実装型半導体装置、樹脂組成物及びその製造方法
US9670377B2 (en) 2014-03-04 2017-06-06 Namics Corporation Underfill composition for encapsulating a bond line
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US9824925B2 (en) 2015-06-11 2017-11-21 International Business Machines Corporation Flip chip alignment mark exposing method enabling wafer level underfill
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
US9935082B2 (en) 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
JP6627522B2 (ja) * 2016-01-15 2020-01-08 富士電機株式会社 半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材
WO2017175480A1 (ja) * 2016-04-05 2017-10-12 リンテック株式会社 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
JP6816426B2 (ja) * 2016-09-23 2021-01-20 昭和電工マテリアルズ株式会社 アンダーフィル材及びそれを用いた電子部品装置
WO2018083723A1 (ja) 2016-11-01 2018-05-11 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
US10811334B2 (en) * 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10529641B2 (en) * 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
TWI631552B (zh) * 2017-07-21 2018-08-01 Ili Technology Corp. 顯示裝置及其影像處理方法
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
US11114315B2 (en) * 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
TWI701685B (zh) * 2018-08-10 2020-08-11 台燿科技股份有限公司 介電複合物及其應用
US10985140B2 (en) * 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US11410944B2 (en) * 2019-08-30 2022-08-09 Advanced Semiconductor Engineering, Inc. Stacked structure, package structure and method for manufacturing the same
US11430762B2 (en) * 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318363A (ja) * 2002-04-25 2003-11-07 Sharp Corp 突起電極接合型半導体装置およびその製造方法
US20080280392A1 (en) * 2007-03-13 2008-11-13 Stapleton Russell A Convex die attachment method
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
CN101899195A (zh) * 2009-06-01 2010-12-01 信越化学工业株式会社 坝料组合物及多层半导体装置的制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3611066B2 (ja) * 1996-08-29 2005-01-19 株式会社ルネサステクノロジ 無機質充填剤及びエポキシ樹脂組成物の製造方法
JPH10107204A (ja) 1996-09-27 1998-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH11140166A (ja) 1997-11-11 1999-05-25 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4606685B2 (ja) 1997-11-25 2011-01-05 パナソニック株式会社 回路部品内蔵モジュール
JP4118691B2 (ja) 2001-05-18 2008-07-16 株式会社日立製作所 熱硬化性樹脂硬化物
JP2002359346A (ja) 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP5274744B2 (ja) 2002-09-30 2013-08-28 日立化成株式会社 フィルム状接着剤及びこれを用いた半導体装置
JP2004307650A (ja) 2003-04-07 2004-11-04 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置
JP4283588B2 (ja) 2003-04-22 2009-06-24 パナソニック電工株式会社 半導体装置
CN101714513B (zh) * 2004-04-20 2012-05-30 日立化成工业株式会社 半导体装置的制造方法
JP4816871B2 (ja) 2004-04-20 2011-11-16 日立化成工業株式会社 接着シート、半導体装置、及び半導体装置の製造方法
JP2006057015A (ja) 2004-08-20 2006-03-02 Kyocera Chemical Corp 封止用樹脂組成物および樹脂封止型半導体装置
KR101261064B1 (ko) 2004-08-23 2013-05-06 제너럴 일렉트릭 캄파니 열 전도성 조성물 및 그의 제조 방법
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7692318B2 (en) * 2005-03-25 2010-04-06 Shin-Etsu Chemical Co., Ltd. Liquid epoxy resin composition and semiconductor device
JP4983049B2 (ja) * 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器
JP4893046B2 (ja) 2006-03-22 2012-03-07 東レ株式会社 電子機器用接着剤組成物、それを用いた電子機器用接着剤シート
JP5285842B2 (ja) * 2006-04-13 2013-09-11 パナソニック株式会社 集積回路実装基板および電力線通信装置
JP5502268B2 (ja) * 2006-09-14 2014-05-28 信越化学工業株式会社 システムインパッケージ型半導体装置用の樹脂組成物セット
JP5343335B2 (ja) 2006-09-29 2013-11-13 東レ株式会社 電子機器用接着剤シート
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
US7977155B2 (en) * 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods
JP4950777B2 (ja) 2007-06-20 2012-06-13 積水化学工業株式会社 接着シート、ダイシングダイボンディングテープ及び半導体装置の製造方法
JP5225622B2 (ja) * 2007-06-29 2013-07-03 トキコテクノ株式会社 地下タンクの漏洩検査装置
JP5251094B2 (ja) * 2007-12-04 2013-07-31 日立化成株式会社 半導体装置及びその製造方法
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
TWI399294B (zh) * 2008-05-19 2013-06-21 Panasonic Corp Laminated boards, metal foil laminated boards, circuit boards, and circuit boards mounted on light emitting diodes
CN102113065A (zh) * 2008-08-07 2011-06-29 积水化学工业株式会社 绝缘片以及叠层结构体
JP2011023607A (ja) 2009-07-16 2011-02-03 Nitto Denko Corp 放熱性ダイボンドフィルム
TW201108882A (en) * 2009-08-20 2011-03-01 Elite Material Co Ltd Thermal conductivity copper-clad substrate
CN102575084B (zh) * 2009-09-29 2017-03-29 日立化成工业株式会社 多层树脂片及其制造方法、多层树脂片固化物的制造方法、以及高热传导树脂片层叠体及其制造方法
JP5397476B2 (ja) * 2009-09-29 2014-01-22 日立化成株式会社 樹脂組成物、樹脂シート、ならびに、樹脂硬化物およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318363A (ja) * 2002-04-25 2003-11-07 Sharp Corp 突起電極接合型半導体装置およびその製造方法
US20080280392A1 (en) * 2007-03-13 2008-11-13 Stapleton Russell A Convex die attachment method
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
CN101899195A (zh) * 2009-06-01 2010-12-01 信越化学工业株式会社 坝料组合物及多层半导体装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108463527A (zh) * 2016-04-05 2018-08-28 琳得科株式会社 三维集成层叠电路制造用片及三维集成层叠电路的制造方法
CN108475670A (zh) * 2016-04-05 2018-08-31 琳得科株式会社 三维集成层叠电路制造用片及三维集成层叠电路的制造方法

Also Published As

Publication number Publication date
US20140027885A1 (en) 2014-01-30
EP2693476A4 (en) 2014-10-15
WO2012133818A1 (ja) 2012-10-04
KR20140007429A (ko) 2014-01-17
TW201250972A (en) 2012-12-16
US9508648B2 (en) 2016-11-29
US9847298B2 (en) 2017-12-19
TWI575692B (zh) 2017-03-21
US20170033050A1 (en) 2017-02-02
EP2693476A1 (en) 2014-02-05

Similar Documents

Publication Publication Date Title
CN103443919A (zh) 三维集成电路叠层体、以及三维集成电路叠层体用层间填充材料
CN103154070B (zh) 三维集成电路用层间填充材料组合物、涂布液、以及三维集成电路的制造方法
JP2018138634A (ja) 樹脂組成物および該樹脂組成物を用いた半導体装置
WO2013125086A1 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
CN102575084A (zh) 多层树脂片及其制造方法、多层树脂片固化物的制造方法、以及高热传导树脂片层叠体及其制造方法
US20170287866A1 (en) Interlayer filler composition for semiconductor device and method for producing semiconductor device
WO2013125684A1 (ja) 半導体装置及びその製造方法
JP2017130676A (ja) 三次元集積回路積層体
WO2013125685A1 (ja) 半導体装置及びその製造方法
CN103249559B (zh) 半导体密封填充用膜状树脂组合物、半导体装置的制造方法和半导体装置
JP2015183093A (ja) 積層型半導体装置用の層間充填材に好適な組成物、積層型半導体装置、および積層型半導体装置の製造方法
JP2012216836A (ja) 三次元集積回路積層体
JP2012077123A (ja) 接着剤樹脂組成物、その硬化物、及び接着剤フィルム
JP2012216837A (ja) 三次元集積回路積層体
JP2018039992A (ja) 樹脂組成物および該樹脂組成物を用いた三次元積層型半導体装置
JP2013145840A (ja) 三次元集積回路の層間充填層形成用塗布液、及び三次元集積回路の製造方法
JP2017101140A (ja) 樹脂組成物および該樹脂組成物からなる層を有する半導体装置
JP2012158719A (ja) 半導体封止充てん用エポキシ樹脂組成物並びにそれを用いた半導体装置及び半導体装置の製造方法
JP5970859B2 (ja) 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
JP2017098463A (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP2017028129A (ja) パワーモジュール用基板、パワーモジュール用回路基板およびパワーモジュール
WO2016056655A1 (ja) 半導体デバイスの製造法
JP2014175462A (ja) 三次元集積回路の製造方法
JP2012216840A (ja) 三次元集積回路積層体
JP2012216839A (ja) 三次元集積回路積層体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: MITSUBISHI CHEMICAL Corp.

Address before: Tokyo, Japan

Applicant before: MITSUBISHI Rayon Kabushiki Kaisha

TA01 Transfer of patent application right

Effective date of registration: 20170531

Address after: Tokyo, Japan

Applicant after: MITSUBISHI Rayon Kabushiki Kaisha

Address before: Tokyo, Japan

Applicant before: MITSUBISHI CHEMICAL Corp.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131211