WO2017175480A1 - 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法 - Google Patents

三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法 Download PDF

Info

Publication number
WO2017175480A1
WO2017175480A1 PCT/JP2017/005141 JP2017005141W WO2017175480A1 WO 2017175480 A1 WO2017175480 A1 WO 2017175480A1 JP 2017005141 W JP2017005141 W JP 2017005141W WO 2017175480 A1 WO2017175480 A1 WO 2017175480A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive layer
sheet
dimensional integrated
manufacturing
laminated circuit
Prior art date
Application number
PCT/JP2017/005141
Other languages
English (en)
French (fr)
Inventor
裕介 根津
貴志 杉野
Original Assignee
リンテック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リンテック株式会社 filed Critical リンテック株式会社
Priority to CN201780004485.3A priority Critical patent/CN108475670B/zh
Priority to KR1020187021489A priority patent/KR102571295B1/ko
Priority to JP2017528241A priority patent/JP6174292B1/ja
Publication of WO2017175480A1 publication Critical patent/WO2017175480A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08—Macromolecular additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present invention relates to a sheet suitable for manufacturing a three-dimensional integrated multilayer circuit, and a method for manufacturing a three-dimensional integrated multilayer circuit using the sheet.
  • laminated circuit In recent years, development of a three-dimensional integrated stacked circuit (hereinafter sometimes referred to as “laminated circuit”) in which a plurality of semiconductor chips are three-dimensionally stacked is progressing from the viewpoint of increasing the capacity and functionality of electronic circuits.
  • a semiconductor chip having a through electrode (TSV) penetrating from the circuit formation surface to the opposite surface is used for miniaturization and high functionality.
  • the stacked semiconductor chips are electrically connected to each other through contact between through electrodes (or bumps provided at end portions of the through electrodes) provided in the respective semiconductor chips.
  • Patent Document 1 proposes a method in which semiconductor chips are bonded to each other by interposing a film-like adhesive generally called NCF (Non-Conductive Film) between the semiconductor chips.
  • NCF Non-Conductive Film
  • the present invention has been made in view of such a situation, and it is difficult to change the connection resistance between semiconductor chips, and it is possible to manufacture a highly reliable three-dimensional integrated multilayer circuit.
  • the purpose is to provide a sheet for use.
  • Another object of the present invention is to provide a method for manufacturing such a three-dimensional integrated laminated circuit.
  • the present invention is interposed between a plurality of semiconductor chips having through electrodes, and is used to bond the plurality of semiconductor chips to each other to form a three-dimensional integrated stacked circuit.
  • a sheet for manufacturing a three-dimensional integrated circuit wherein the sheet for manufacturing a three-dimensional integrated circuit includes at least a curable adhesive layer, and the material constituting the adhesive layer is 90 ° C. before curing.
  • the melt viscosity is 1.0 ⁇ 10 0 to 5.0 ⁇ 10 5 Pa ⁇ s, and the average linear expansion coefficient at 0 to 130 ° C. of the cured product is 45 ppm or less.
  • a production sheet is provided (Invention 1).
  • the sheet for manufacturing a three-dimensional integrated laminated circuit according to the invention (Invention 1), since the melt viscosity at 90 ° C. before the adhesive layer is cured is in the above range, the adhesive layer is interposed between the semiconductor chips. In addition, the adhesive layer satisfactorily follows irregularities due to the through electrodes or bumps on the semiconductor chip surface. Further, since the average linear expansion coefficient of the cured product of the adhesive layer is 45 ppm or less, the difference in the linear expansion coefficient with the semiconductor chip is reduced, and the stress that can be generated between the adhesive layer and the semiconductor chip is reduced. be able to. Therefore, the sheet for manufacturing a three-dimensional integrated laminated circuit according to the above invention (Invention 1) can have high connection reliability between semiconductor chips.
  • the cured material of the material constituting the adhesive layer preferably has a glass transition temperature of 150 ° C. or more and 350 ° C. or less (Invention 2).
  • the cured material of the material constituting the adhesive layer preferably has a 5% mass reduction temperature of 350 ° C. or more by thermogravimetry (Invention 3).
  • the standard deviation of the thickness (T2) of the adhesive layer is preferably 2.0 ⁇ m or less (Invention 4).
  • the storage elastic modulus at 23 ° C. after curing of the adhesive layer is preferably 1.0 ⁇ 10 2 MPa or more and 1.0 ⁇ 10 5 MPa or less (Invention). 5).
  • the adhesive layer has an exothermic onset temperature (TS) measured by differential scanning calorimetry at a heating rate of 10 ° C./min within a range of 70 ° C. to 150 ° C.
  • the exothermic peak temperature (TP) is preferably TS + 5 to 60 ° C. (Invention 6).
  • the material constituting the adhesive layer preferably contains a thermosetting component, a high molecular weight component, a curing agent and a curing catalyst (Invention 7).
  • the material constituting the adhesive layer preferably contains a flux component (Invention 8).
  • the material constituting the adhesive layer preferably contains an inorganic filler (Invention 9).
  • the sheet for manufacturing a three-dimensional integrated laminated circuit is opposite to the adhesive layer laminated on one side of the adhesive layer and the adhesive layer in the adhesive layer. It is preferable to further include a base material laminated on the surface side (Invention 10).
  • ratio (T2 / T1) of the thickness (T2) of the said adhesive bond layer with respect to the thickness (T1) of the said base material is 0.01 or more and 1.5 or less.
  • the storage elastic modulus in 23 degreeC of the said adhesive layer is 1 * 10 ⁇ 3 > Pa or more and 1 * 10 ⁇ 9 > Pa or less (invention 12).
  • the base material preferably has a tensile elastic modulus at 23 ° C. of 100 MPa or more and 5000 MPa or less (Invention 13).
  • the laminate comprising the pressure-sensitive adhesive layer and the substrate is preferably a dicing sheet (Invention 14).
  • the present invention relates to one side of the adhesive layer of the sheet for manufacturing a three-dimensional integrated circuit (Invention 1 to 9) or the adhesive layer of the sheet for manufacturing a three-dimensional integrated circuit (Invention 10 to 14). Bonding the surface opposite to the pressure-sensitive adhesive layer and at least one surface of a semiconductor wafer provided with through electrodes, and bonding the semiconductor wafer to the adhesive layer of the sheet for producing a three-dimensional integrated multilayer circuit And dicing together into a semiconductor chip with an adhesive layer, and dividing the plurality of semiconductor chips with an adhesive layer into electrical connection between the through electrodes and the adhesive layer and the semiconductor chip A step of obtaining a semiconductor chip laminate by stacking a plurality of semiconductor chips so as to be alternately arranged, and curing the adhesive layer in the semiconductor chip laminate to constitute the semiconductor chip laminate. Said to provide a method of manufacturing a three-dimensional integrated multilayer circuit, characterized in that it comprises a step of bonding the semiconductor chips to (invention 15).
  • the sheet for manufacturing a three-dimensional integrated multilayer circuit of the present invention it is possible to manufacture a three-dimensional integrated multilayer circuit having a high reliability in which the connection resistance between the semiconductor chips hardly changes. Moreover, according to the manufacturing method of the present invention, such a three-dimensional integrated laminated circuit can be manufactured.
  • FIG. 1 shows a cross-sectional view of a sheet 1 for manufacturing a three-dimensional integrated laminated circuit according to the first embodiment.
  • a sheet 1 for manufacturing a three-dimensional integrated laminated circuit according to the present embodiment (hereinafter sometimes referred to as “manufacturing sheet 1”) includes an adhesive layer 13 and at least the adhesive layer 13. And a release sheet 14 laminated on one surface. Note that the release sheet 14 may be omitted.
  • FIG. 2 is a cross-sectional view of the sheet 2 for manufacturing a three-dimensional integrated multilayer circuit according to the second embodiment.
  • the sheet 2 for manufacturing a three-dimensional integrated laminated circuit according to the present embodiment includes a base material 11 and at least one surface of the base material 11.
  • stacked on the surface side on the opposite side to the base material 11 in the adhesive layer 12 are provided.
  • a release sheet 14 may be laminated on the surface of the adhesive layer 13 opposite to the pressure-sensitive adhesive layer 12.
  • the laminate composed of the base material 11 and the pressure-sensitive adhesive layer 12 may be a dicing sheet.
  • the manufacturing sheet 2 is It becomes a dicing sheet integrated adhesive sheet.
  • the laminate may be a back grind sheet.
  • the production sheet 2 is a back grind sheet integrated adhesive sheet.
  • the three-dimensional integrated multilayer circuit manufacturing sheets 1 and 2 according to the present embodiment are interposed between a plurality of semiconductor chips having through electrodes, and are bonded to each other to form a three-dimensional integrated multilayer circuit. It is used for this purpose.
  • One or both ends of the through electrode may protrude from the surface of the semiconductor chip.
  • the semiconductor chip may further include a bump, and in this case, the bump may be provided at one end or both ends of the through electrode.
  • the adhesive layer 13 has curability.
  • having the curability means that the adhesive layer 13 can be cured by heating or the like. That is, the adhesive layer 13 is uncured in the state where the manufacturing sheets 1 and 2 are configured.
  • the adhesive layer 13 may be thermosetting or energy ray curable.
  • the adhesive layer 13 is preferably thermosetting from the viewpoint that curing can be satisfactorily performed when the production sheets 1 and 2 are used in a method for producing a laminated circuit. Specifically, when the manufacturing sheets 1 and 2 are used in a method for manufacturing a laminated circuit, the adhesive layer 13 is separated into pieces in a state of being attached to a semiconductor wafer, as will be described later.
  • the laminated body of the semiconductor chip and the adhesive layer 13 separated into pieces is obtained.
  • the adhesive layer 13 side surface is stuck on the laminated body of the semiconductor chips, and the adhesive layer 13 is cured in this state.
  • a semiconductor chip often does not have a permeability to energy rays or has a very low permeability. Even in such a case, the adhesive layer 13 has a thermosetting property. In this case, the adhesive layer 13 can be quickly cured.
  • the material constituting the adhesive layer 13 is melt viscosity at 90 ° C. (hereinafter referred to as “90 ° C.”) before curing.
  • the upper limit is 5.0 ⁇ 10 5 Pa ⁇ s or less, preferably 1.0 ⁇ 10 5 Pa ⁇ s or less, and particularly preferably 5.0 ⁇ 10 5. 4 Pa ⁇ s or less.
  • the 90 ° C. melt viscosity is 1.0 ⁇ 10 0 Pa ⁇ s or more as a lower limit, preferably 1.0 ⁇ 10 1 Pa ⁇ s or more, and particularly preferably 1.0 ⁇ 10 2 Pa ⁇ s. s or more.
  • the 90 ° C. melt viscosity is not less than the above lower limit value, the material constituting the adhesive layer 13 does not flow excessively, and contamination of the apparatus can be prevented when the adhesive layer 13 is stuck or when semiconductor chips are stacked. it can. Therefore, the sheets 1 and 2 for manufacturing a three-dimensional integrated multilayer circuit according to the present embodiment have high reliability when the constituent material has a 90 ° C. melt viscosity in the above range.
  • the 90 ° C. melt viscosity of the material constituting the adhesive layer 13 is a value measured using a flow tester, and the details of the test method are as shown in Examples described later.
  • the material constituting the adhesive layer 13 is sometimes referred to as an average linear expansion coefficient at 0 to 130 ° C. of the cured product (hereinafter simply referred to as “average linear expansion coefficient”). .) Is 45 ppm or less as an upper limit, preferably 35 ppm or less, and particularly preferably 25 ppm or less.
  • the average linear expansion coefficient is not more than the above upper limit value, the difference in linear expansion coefficient between the adhesive layer 13 made of a cured product and the semiconductor chip becomes small, and the adhesive layer 13 and the semiconductor chip are based on the difference. The stress that can be generated can be reduced.
  • the sheets 1 and 2 for manufacturing a three-dimensional integrated circuit according to the present embodiment can have high connection reliability between semiconductor chips, and particularly high connection reliability in the temperature cycle test shown in the examples. Will be shown.
  • the lower limit value of the average linear expansion coefficient is not particularly limited, but is preferably 5 ppm or more and more preferably 10 ppm or more from the viewpoint of film formability.
  • the average linear expansion coefficient of the material constituting the adhesive layer 13 is a value measured using a thermomechanical analyzer, and details of the test method are as shown in Examples described later.
  • the material constituting the adhesive layer 13 is preferably such that the glass transition temperature (Tg) of the cured product is 150 ° C. or higher as the lower limit, and is 200 ° C. or higher. More preferably, it is particularly preferably 240 ° C. or higher. It is preferable for the glass transition temperature of the cured product to be equal to or higher than the above lower limit value because the cured product is not deformed during the temperature cycle test and stress is hardly generated.
  • the upper limit value of the glass transition temperature of the cured product is not particularly limited, but is preferably 350 ° C. or less and more preferably 300 ° C. or less from the viewpoint of suppressing embrittlement of the cured product.
  • the glass transition temperature of the cured material of the material constituting the adhesive layer 13 was measured using a dynamic viscoelasticity measuring instrument (manufactured by TA Instruments, DMA Q800), with a frequency of 11 Hz, an amplitude of 10 ⁇ m, and an increase. This is the temperature at the maximum point of tan ⁇ (loss elastic modulus / storage elastic modulus) when the viscoelasticity in the tensile mode is measured by raising the temperature from 0 ° C. to 300 ° C. at a temperature rate of 3 ° C./min.
  • the details of the glass transition temperature test method are as shown in Examples described later.
  • the cured product of the material constituting the adhesive layer 13 is a 5% mass reduction temperature by thermogravimetry. However, it is preferable that it is 350 degreeC or more, and it is especially preferable that it is 360 degreeC or more.
  • the 5% mass reduction temperature is 350 ° C. or higher, the cured product of the adhesive layer 13 has excellent resistance to high temperatures. Therefore, even when the cured product is exposed to a high temperature in the production of a laminated circuit, the generation of volatile components accompanying the decomposition of the components contained in the cured product is suppressed, and the performance of the laminated circuit is improved. Maintained.
  • decrease temperature is 500 degrees C or less normally.
  • the measuring method of the 5% mass reduction temperature is as shown in the test examples described later.
  • the storage elastic modulus at 23 ° C. after the adhesive layer 13 is cured is 1.0 ⁇ 10 2 MPa or more. It is preferable that it is 1.0 * 10 ⁇ 3 > MPa or more especially. Further, the storage elastic modulus is preferably 1.0 ⁇ 10 5 MPa or less, and particularly preferably 1.0 ⁇ 10 4 MPa or less. When the storage elastic modulus is in the above range, when a laminated circuit is manufactured, a laminated body in which semiconductor chips and separated adhesive layers 13 are alternately laminated has good strength. Become.
  • the measuring method of the said storage elastic modulus is as showing to the test example mentioned later.
  • the exothermic onset temperature (TS) measured at a rate of temperature increase of 10 ° C./min by the DSC method is preferably in the range of 70 ° C. to 150 ° C., particularly in the range of 100 ° C. to 150 ° C. More preferably, it is in the range of 120 ° C to 150 ° C.
  • the adhesive layer 13 can be cured at an unintended stage, for example, when receiving heat generated when a semiconductor wafer is diced by a dicing blade. In addition to being suppressed, the storage stability of the production sheets 1 and 2 is excellent. In particular, when a plurality of adhesive layers 13 existing between semiconductor chips are cured at once after a plurality of semiconductor chips are stacked in order to produce a stacked circuit, an unintended stage before the completion of stacking of semiconductor chips is completed. It can suppress that the adhesive bond layer 13 hardens.
  • the adhesive layer 13 before curing is an exothermic peak temperature measured at a heating rate of 10 ° C./min by a differential scanning calorimetry (DSC) method.
  • TP is preferably exothermic onset temperature (TS) +5 to 60 ° C., particularly preferably TS + 5 to 50 ° C., and more preferably TS + 10 to 40 ° C.
  • TS exothermic onset temperature
  • the tact time in the production of the laminated circuit is often defined by the time for curing the adhesive. Therefore, the time until the adhesive layer 13 is cured is short as described above, so that the tact time can be effectively shortened.
  • the exothermic peak temperature (TP) is in the above-mentioned range, it exists between the semiconductor chips stacked at the beginning of the process in an unintended stage such as before the stacking of the semiconductor chips is completed. Curing of the adhesive layer 13 to be performed can be suppressed.
  • the measuring method of the exothermic start temperature and the exothermic peak temperature by the differential scanning calorimetry is as shown in the test examples described later.
  • the thickness (T2) of the adhesive layer 13 is preferably 2 ⁇ m or more, In particular, it is preferably 5 ⁇ m or more, more preferably 10 ⁇ m or more.
  • the thickness (T2) is preferably 500 ⁇ m or less, particularly preferably 300 ⁇ m or less, and more preferably 100 ⁇ m or less.
  • the thickness (T2) of the adhesive layer 13 is 2 ⁇ m or more, it is possible to satisfactorily embed through electrodes or bumps existing in the semiconductor chip in the adhesive layer 13.
  • the thickness (T2) of the adhesive layer 13 is 500 ⁇ m or less, when the semiconductor chip having the through electrode is bonded via the adhesive layer 13, the adhesive layer 13 oozes out to the side surface. Therefore, a highly reliable semiconductor device can be manufactured.
  • the thickness (T2) of the adhesive bond layer 13 be an average value at the time of measuring a total of 100 points
  • the standard deviation of the thickness (T2) of the adhesive layer 13 is preferably 2.0 ⁇ m or less, and particularly 1.8 ⁇ m or less. It is preferable that it is 1.6 ⁇ m or less.
  • the standard deviation is 2.0 ⁇ m or less, the generation of voids can be more reliably prevented when the through-electrodes or bumps of the semiconductor wafer are embedded in the adhesive layer 13 using the manufacturing sheets 1 and 2. Therefore, it is possible to effectively manufacture a laminated circuit having a uniform thickness and good quality.
  • the laminated circuit is obtained by laminating a plurality of semiconductor chips, it is difficult to make the thickness of the laminated circuit uniform, but the standard deviation of the thickness of the adhesive layer 13 is in the above range.
  • the sheets 1 and 2 voids can be more reliably prevented when embedding through electrodes or bumps of a semiconductor wafer in the adhesive layer 13, and a laminated circuit having a uniform thickness can be easily obtained.
  • the measuring method of the standard deviation of the thickness (T2) of the adhesive layer 13 is as shown in a test example described later.
  • the ratio (T2 / T1) of the thickness (T2) of the adhesive layer 13 to the thickness (T1) of the base material 11 Is preferably 0.01 or more, particularly preferably 0.1 or more, and further preferably 0.4 or more.
  • the ratio (T2 / T1) is preferably 1.5 or less, particularly preferably 1.0 or less, and more preferably 0.9 or less.
  • the pasting can be performed satisfactorily, and a laminated circuit having excellent quality can be manufactured.
  • the ratio (T2 / T1) is 0.01 or more, the relative thickness of the base material 11 in the manufacturing sheet 1 is relatively small, and the relative rigidity of the manufacturing sheet 1 is compared. Can be kept low.
  • the through electrodes or bumps present on the semiconductor wafer can be easily embedded in the adhesive layer 13.
  • the ratio (T2 / T1) is 1.5 or less, the relative thickness of the base material 11 in the manufacturing sheet 1 is relatively large, and the relative rigidity of the manufacturing sheet 1 is compared. Highly maintained.
  • the handling property of the manufacturing sheet 1 is excellent, and the manufacturing sheet 1 is easily attached to the semiconductor wafer.
  • the thickness (T1) of the base material 11 be the average value at the time of measuring a total of 100 points at intervals of 50 mm in the manufacturing sheet 1.
  • the adhesive layer 13 is made of a material that satisfies the 90 ° C. melt viscosity and the average linear expansion coefficient described above.
  • the material constituting the adhesive layer 13 preferably contains a thermosetting component.
  • the thermosetting component is not particularly limited as long as it is an adhesive component usually used for connecting semiconductor chips. Specific examples include epoxy resins, phenol resins, melamine resins, urea resins, polyester resins, urethane resins, acrylic resins, polyimide resins, benzoxazine resins, phenoxy resins, and the like. A combination of the above can be used. Among these, from the viewpoint of adhesiveness and the like, an epoxy resin and a phenol resin are preferable, and an epoxy resin is particularly preferable.
  • Epoxy resin has the property of forming a three-dimensional network upon heating and forming a hardened product.
  • various conventionally known epoxy resins are used. Specifically, glycidyl ethers of phenols such as bisphenol A, bisphenol F, resorcinol, phenyl novolac, cresol novolac; butanediol, Glycidyl ether of alcohols such as polyethylene glycol and polypropylene glycol; Glycidyl ether of carboxylic acid such as phthalic acid, isophthalic acid and tetrahydrophthalic acid; Glycidyl type in which active hydrogen bonded to nitrogen atom such as aniline isocyanurate is substituted with glycidyl group Or an alkyl glycidyl type epoxy resin; vinylcyclohexane diepoxide, 3,4-epoxycyclohexylmethyl-3,4-dicyclohexanecarboxylate, 2- (3,4- Poxy
  • an epoxy resin having a biphenyl skeleton, a dicyclohexadiene skeleton, a naphthalene skeleton, or the like can also be used. These epoxy resins can be used alone or in combination of two or more.
  • the content of the thermosetting component in the material constituting the adhesive layer 13 is preferably a lower limit of 5% by mass or more, based on the total amount of the materials constituting the adhesive layer 13, and 10% by mass. More preferably, it is the above.
  • the upper limit of the content of the thermosetting component is preferably 75% by mass or less, and more preferably 55% by mass or less. When the content of the thermosetting component is within the above range, the above-described heat generation start temperature and heat generation peak temperature can be easily adjusted to the above range.
  • the material constituting the adhesive layer 13 contains the thermosetting component described above, the material preferably further contains a curing agent and a curing catalyst.
  • thermosetting component Although it does not specifically limit as a hardening
  • phenols are preferable from the viewpoint of reactivity with the epoxy resin.
  • phenols include bisphenol A, tetramethyl bisphenol A, diallyl bisphenol A, biphenol, bisphenol F, diallyl bisphenol F, triphenylmethane type phenol, tetrakisphenol, novolac type phenol, cresol novolac resin, and the like. Can be used singly or in combination of two or more.
  • the curing catalyst is not particularly limited, and examples thereof include imidazole-based, phosphorus-based, and amine-based, and can be appropriately selected according to the type of the thermosetting component described above.
  • the latent curing catalyst is preferably used as a microencapsulated latent curing catalyst.
  • an imidazole-based curing catalyst when using an epoxy resin as a curable component, use an imidazole-based curing catalyst as a curing catalyst from the viewpoint of reactivity with the epoxy resin, storage stability, physical properties of the cured product, curing speed, etc. Is preferred.
  • a known catalyst can be used as the imidazole-based curing catalyst, but an imidazole catalyst having a triazine skeleton is preferable from the viewpoint of excellent curability, storage stability, and connection reliability. These may be used alone or in combination of two or more. These may be used as a microencapsulated latent curing catalyst.
  • the melting point of the imidazole-based curing catalyst is preferably 200 ° C. or higher, particularly preferably 250 ° C. or higher, from the viewpoint of excellent curability, storage stability, and connection reliability.
  • the lower limit of the content of the curing catalyst in the material constituting the adhesive layer 13 is preferably 0.1% by mass or more based on the total amount of the materials constituting the adhesive layer 13.
  • the content is more preferably 0.2% by mass or more, and particularly preferably 0.4% by mass or more.
  • the upper limit of the content of the curing catalyst is preferably 10% by mass or less, more preferably 5% by mass or less, and particularly preferably 3% by mass or less. If the content of the curing catalyst in the material constituting the adhesive layer 13 is equal to or higher than the lower limit, the thermosetting component can be sufficiently cured. On the other hand, when the content of the curing catalyst is not more than the above upper limit value, the storage stability of the adhesive layer 13 becomes good.
  • the material constituting the adhesive layer 13 preferably contains a high molecular weight component other than the thermosetting component described above.
  • a high molecular weight component other than the thermosetting component described above.
  • high molecular weight component examples include (meth) acrylic resin, phenoxy resin, polyester resin, polyurethane resin, polyimide resin, polyamideimide resin, siloxane-modified polyimide resin, polybutadiene resin, polypropylene resin, and styrene-butadiene-styrene copolymer.
  • Styrene-ethylene-butylene-styrene copolymer polyacetal resin, polyvinyl acetal resin including polyvinyl butyral resin, butyl rubber, chloroprene rubber, polyamide resin, acrylonitrile-butadiene copolymer, acrylonitrile-butadiene-acrylic acid copolymer , Acrylonitrile-butadiene-styrene copolymer, polyvinyl acetate, nylon, etc., can be used alone or in combination of two or more.
  • (meth) acrylic acid in this specification means both acrylic acid and methacrylic acid.
  • (meth) acrylic resin in this specification means both acrylic acid and methacrylic acid.
  • the high molecular weight components described above it is preferable to use one or more selected from the group consisting of polyvinyl acetal resins, polyester resins, and phenoxy resins.
  • the material constituting the production sheet contains these high molecular weight components, so that the 90 ° C. melt viscosity and the average linear expansion coefficient are both low, and as a result, these values are within the above-described numerical range. It becomes easy.
  • the polyvinyl acetal resin is obtained by acetalizing polyvinyl alcohol obtained by saponifying polyvinyl acetate with aldehyde.
  • aldehyde used for acetalization include n-butyraldehyde, n-hexyl aldehyde, n-valeraldehyde and the like.
  • the polyvinyl acetal resin it is also preferable to use a polyvinyl butyral resin acetalized with n-butyraldehyde.
  • polyester resins include polyester resins obtained by polycondensation of dicarboxylic acid components and diol components such as polyethylene terephthalate resin, polybutylene terephthalate resin, and polyethylene oxalate resin; urethane modification obtained by reacting these with a polyisocyanate compound
  • modified polyester resins such as polyester resins; polyester resins grafted with acrylic resins and / or vinyl resins, and the like can be used alone or in combination of two or more.
  • the material constituting the adhesive layer 13 contains a polyvinyl acetal resin or a polyester resin as the high molecular weight component, it is particularly preferable to further contain a phenoxy resin.
  • the material constituting the adhesive layer 13 is more likely to satisfy the numerical range described above in terms of 90 ° C. melt viscosity and average linear expansion coefficient.
  • the phenoxy resin is not particularly limited, and examples thereof include bisphenol A type, bisphenol F type, bisphenol A / bisphenol F copolymer type, biphenol type, and biphenyl type.
  • the lower limit value of the softening point of the high molecular weight component is preferably 50 ° C. or higher, more preferably 100 ° C. or higher, and particularly preferably 120 ° C. or higher.
  • the upper limit value of the softening point of the high molecular weight component is preferably 200 ° C. or less, more preferably 180 ° C. or less, and particularly preferably 150 ° C. or less.
  • the lower limit of the glass transition temperature of the high molecular weight component is preferably 50 ° C. or higher, more preferably 60 ° C. or higher, and particularly preferably 80 ° C. or higher.
  • the high molecular weight component preferably has an upper limit of glass transition temperature of 250 ° C. or lower, more preferably 200 ° C. or lower, and particularly preferably 180 ° C. or lower.
  • the high molecular weight component preferably has a weight average molecular weight of 10,000 or more, more preferably 30,000 or more, and particularly preferably 50,000 or more.
  • the upper limit is preferably 1,000,000 or less, more preferably 700,000 or less, and particularly preferably 500,000 or less. It is preferable for the weight average molecular weight to be not less than the above lower limit value, since the film viscosity can be maintained and the melt viscosity can be lowered.
  • a compatibility with low molecular weight components, such as a thermosetting component improves that a weight average molecular weight is below the said upper limit, it is preferable.
  • the weight average molecular weight in this specification is the value of standard polystyrene conversion measured by the gel permeation chromatography (GPC) method.
  • the content of the high molecular weight component in the material constituting the adhesive layer 13 is preferably a lower limit of 3% by mass or more, preferably 5% by mass or more, based on the total amount of the materials constituting the adhesive layer 13. More preferably, it is particularly preferably 7% by mass or more.
  • the upper limit of the content of the high molecular weight component is preferably 95% by mass or less, more preferably 90% by mass or less, and particularly preferably 80% by mass or less.
  • the content of the high molecular weight component is equal to or higher than the lower limit, the 90 ° C. melt viscosity of the material constituting the adhesive layer 13 can be further reduced, and the above numerical range is easily satisfied.
  • the content of the high molecular weight component is not more than the above upper limit value, the average linear expansion coefficient of the material constituting the adhesive layer 13 can be further reduced, and the above-described numerical range is easily satisfied.
  • the material constituting the adhesive layer 13 preferably contains an inorganic filler. Since the material constituting the adhesive layer 13 contains an inorganic filler, the average linear expansion coefficient becomes a low value. Therefore, when the sheets 1 and 2 for manufacturing a three-dimensional integrated multilayer circuit according to this embodiment are used. The connection reliability between the semiconductor chips can be made high.
  • the inorganic filler that can be used in the present embodiment is not particularly limited, but silica, alumina, glass, titanium oxide, mica, aluminum hydroxide, magnesium hydroxide, calcium carbonate, magnesium carbonate, calcium silicate, magnesium silicate, oxidation Examples include calcium, magnesium oxide, aluminum oxide, aluminum nitride, aluminum borate whisker, boron nitride, crystalline silica, amorphous silica, mullite, cordierite and other complex oxides, montmorillonite, smectite, etc. Can be used singly or in combination of two or more. Among these, silica filler is preferable.
  • the shape of the silica filler is preferably spherical.
  • the inorganic filler is preferably surface-modified with a silane coupling agent or the like.
  • a bond can be formed between the filler and other components.
  • the material constituting the adhesive layer 13 can be prevented from being thickened, and the melt viscosity is low. And the average linear expansion coefficient of the material can be further reduced.
  • the silane coupling agent a silane coupling agent having a hydrophobic functional group such as an alkyl group, a vinyl group, an acryloyl group, a methacryloyl group, a phenyl group or an aminophenyl group is preferable from the viewpoint of easily reducing the melt viscosity. .
  • the lower limit of the average particle size of the inorganic filler is preferably 10 nm or more, more preferably 20 nm or more, and particularly preferably 30 nm or more.
  • the average particle size of the inorganic filler is preferably 200 nm or less, more preferably 150 nm or less, and particularly preferably 100 nm or less.
  • both the transparency of the sheet and the low melt viscosity can be achieved.
  • 90 degreeC melt viscosity in the material which comprises the adhesive bond layer 13 can be maintained to a low value as the average particle diameter of an inorganic filler is below the said upper limit.
  • the maximum particle size of the inorganic filler is preferably 1000 nm or less, and more preferably 500 nm or less.
  • the maximum particle size of the inorganic filler is 1000 nm or less, it becomes easy to fill the adhesive layer 13 with the inorganic filler, and as a result, the average linear expansion coefficient of the material constituting the adhesive layer 13 satisfies the numerical range described above. It is easy to satisfy, and it is possible to achieve both the transparency of the sheet and the low melt viscosity.
  • the maximum particle diameter of the inorganic filler is 1000 nm or less, the through electrodes (or bumps provided at the end portions of the through electrodes) in the laminated circuit are easily electrically connected to each other, and the laminated layer has high reliability. A circuit can be effectively manufactured.
  • the content of the inorganic filler in the material constituting the adhesive layer 13 is preferably 35% by mass or more, and 40% by mass or more, based on the total amount of the materials constituting the adhesive layer 13. More preferably, it is particularly preferably 50% by mass or more.
  • the upper limit of the content of the inorganic filler is preferably 64% by mass or less, more preferably 60% by mass or less, and particularly preferably 56% by mass or less.
  • the content of the inorganic filler in the material constituting the adhesive layer 13 is equal to or more than the above lower limit value, the average linear expansion coefficient of the material can be further reduced, and the above-described numerical range is easily satisfied.
  • the content of the inorganic filler is not more than the above upper limit value, the 90 ° C. melt viscosity of the material can be maintained at a low value, and the above-described numerical range is easily satisfied.
  • the material constituting the adhesive layer 13 is a component having a flux function (hereinafter referred to as “flux component”). It is preferable that it contains.
  • the flux component has an action of removing the metal oxide film formed on the electrode surface, makes the electrical connection between the electrodes by solder more reliable, and can improve the connection reliability at the solder joint. .
  • a flux component it does not specifically limit as a flux component, It is preferable that it is a component which has a phenolic hydroxyl group and / or a carboxyl group, and it is especially preferable that it is a component which has a carboxyl group.
  • the component having a carboxyl group has a flux function and also has a function as a curing agent when an epoxy resin described later is used as a thermosetting component. For this reason, the component having a carboxyl group reacts and is consumed as a curing agent after the solder bonding is completed, so that it is possible to suppress problems caused by excessive flux components.
  • Specific flux components include, for example, glutaric acid, 2-methylglutaric acid, orthoanisic acid, diphenolic acid, adipic acid, acetylsalicylic acid, benzoic acid, benzylic acid, azelaic acid, benzylbenzoic acid, malonic acid, 2, 2-bis (hydroxymethyl) propionic acid, salicylic acid, o-methoxybenzoic acid, m-hydroxybenzoic acid, succinic acid, 2,6-dimethoxymethylparacresol, benzoic hydrazide, carbohydrazide, malonic dihydrazide, succinic dihydrazide , Glutaric acid dihydrazide, salicylic acid hydrazide, iminodiacetic acid dihydrazide, itaconic acid dihydrazide, citric acid trihydrazide, thiocarbohydrazide, benzophenone hydrazone, 4,4'-oxybisbenzenesulfonyl
  • rosin derivatives examples include gum rosin, tall rosin, wood rosin, polymerized rosin, hydrogenated rosin, formylated rosin, rosin ester, rosin modified maleic resin, rosin modified phenolic resin, rosin modified alkyd resin, and the like.
  • At least one selected from 2-methylglutaric acid, adipic acid and rosin derivatives is particularly preferable to use at least one selected from 2-methylglutaric acid, adipic acid and rosin derivatives. Since 2-methylglutaric acid and adipic acid have two carboxyl groups in the molecule in the material constituting the adhesive layer 13 even though the molecular weight is relatively small, the flux function is excellent even when added in a small amount. In this embodiment, it can be particularly preferably used. Since the rosin derivative has a high softening point and can impart a flux property while maintaining a low linear expansion coefficient, it can be used particularly suitably in this embodiment.
  • At least one of the melting point and softening point of the flux component is preferably 80 ° C. or higher, more preferably 110 ° C. or higher, and further preferably 130 ° C. or higher. It is preferable that at least one of the melting point and the softening point of the flux component is in the above range because a more excellent flux function can be obtained and outgas can be reduced.
  • fusing point and softening point of a flux component is not specifically limited, What is necessary is just to be below melting
  • the content of the flux component in the material constituting the adhesive layer 13 is preferably such that the lower limit is 1% by mass or more based on the total amount of the materials constituting the adhesive layer 13.
  • the content is more preferably at least 5% by mass, and particularly preferably at least 5% by mass.
  • the upper limit of the content of the flux component is preferably 20% by mass or less, more preferably 15% by mass or less, and particularly preferably 10% by mass or less.
  • the content of the flux component in the material constituting the adhesive layer 13 is not less than the above lower limit value, the electrical connection between the electrodes by solder is made more reliable, and the connection reliability at the solder joint is further improved. Can do.
  • the content of the flux component is not more than the above upper limit value, it is possible to prevent problems such as ion migration due to an excessive flux component.
  • the adhesive layer 13 further includes a plasticizer, a stabilizer, a tackifier, a colorant, a coupling agent, an antistatic agent, an antioxidant as a material constituting the adhesive layer 13.
  • An agent, conductive particles and the like may be contained.
  • the embodiment complements the solder joint.
  • the semiconductor chips can be electrically bonded to each other in a mode different from solder bonding.
  • the pressure-sensitive adhesive layer 12 may be composed of a non-curable pressure-sensitive adhesive, or You may be comprised from a curable adhesive.
  • the adhesive layer 13 is peeled from the laminate of the base material 11 and the pressure-sensitive adhesive layer 12. The Therefore, from the viewpoint of easily performing the peeling, the pressure-sensitive adhesive layer 12 is preferably composed of a curable pressure-sensitive adhesive, and the pressure-sensitive adhesive strength is reduced by curing.
  • the pressure-sensitive adhesive layer 12 When the pressure-sensitive adhesive layer 12 is composed of a curable pressure-sensitive adhesive, the pressure-sensitive adhesive may be an energy ray-curable pressure-sensitive adhesive or a thermosetting pressure-sensitive adhesive.
  • the adhesive layer 12 and the adhesive layer 13 are cured at different stages, when the adhesive layer 13 has thermosetting properties, the adhesive layer 12 is made of an energy ray curable adhesive.
  • the adhesive layer 13 is composed of a thermosetting adhesive when the adhesive layer 13 has energy ray curability.
  • the pressure-sensitive adhesive layer 12 is preferably composed of an energy ray-curable pressure-sensitive adhesive.
  • non-curable pressure-sensitive adhesive those having desired adhesive strength and removability are preferable, for example, acrylic pressure-sensitive adhesive, rubber-based pressure-sensitive adhesive, silicone-based pressure-sensitive adhesive, urethane-based pressure-sensitive adhesive, polyester-based pressure-sensitive adhesive, A polyvinyl ether-based pressure-sensitive adhesive or the like can be used.
  • acrylic pressure-sensitive adhesive is preferable from the viewpoint of effectively suppressing peeling at the interface between the pressure-sensitive adhesive layer 12 and the adhesive layer 13 in an unintended stage such as a dicing process.
  • the energy beam curable pressure-sensitive adhesive may be mainly composed of a polymer having energy beam curable properties, or at least one of a non-energy beam curable polymer (a polymer not having energy beam curable properties).
  • the main component may be a mixture of the monomer and / or oligomer having the above energy ray-curable group. Further, it may be a mixture of a polymer having energy ray curable properties and a non-energy ray curable polymer, a polymer having energy ray curable properties and a monomer having at least one energy ray curable group and / or It may be a mixture with an oligomer or a mixture of these three.
  • the polymer having energy ray curability is preferably a (meth) acrylic acid ester (co) polymer in which a functional group having energy ray curability (energy ray curable group) is introduced into a side chain.
  • This polymer is preferably obtained by reacting an acrylic copolymer having a functional group-containing monomer unit with an unsaturated group-containing compound having a functional group bonded to the functional group.
  • the monomer and / or oligomer having at least one energy ray-curable group for example, an ester of a polyhydric alcohol and (meth) acrylic acid or the like can be used.
  • non-energy ray curable polymer component for example, an acrylic copolymer having the functional group-containing monomer unit described above can be used.
  • the storage elastic modulus at 23 ° C. of the pressure-sensitive adhesive layer 12 is preferably 1 ⁇ 10 3 Pa or more, particularly 1 ⁇ 10. It is preferable that it is 4 Pa or more.
  • the storage elastic modulus is preferably 1 ⁇ 10 9 Pa or less, and particularly preferably 1 ⁇ 10 8 Pa or less.
  • the said storage elastic modulus shall say the storage elastic modulus before hardening, when the adhesive layer 12 is comprised from a curable adhesive. Since the storage elastic modulus at 23 ° C.
  • the measuring method of the storage elastic modulus in 23 degreeC of the adhesive layer 12 is as showing to the test example mentioned later.
  • the thickness of the pressure-sensitive adhesive layer 12 is not particularly limited, for example, it is preferably 1 ⁇ m or more, and particularly preferably 10 ⁇ m or more.
  • the thickness is preferably, for example, 100 ⁇ m or less, and particularly preferably 50 ⁇ m or less.
  • the thickness of the pressure-sensitive adhesive layer 12 is 1 ⁇ m or more, the pressure-sensitive adhesive layer 12 can exhibit good adhesive force.
  • the said thickness is 100 micrometers or less, it becomes possible to suppress that the adhesive layer 12 becomes unnecessary thickness, and it becomes possible to reduce cost.
  • the material constituting the base material 11 is not particularly limited. However, when the manufacturing sheet 2 is a dicing sheet integrated adhesive sheet, the material constituting the base material 11 is preferably a material generally used for the base material constituting the dicing sheet.
  • the material of the base material 11 is polyethylene, polypropylene, polybutene, polybutadiene, polymethylpentene, polyvinyl chloride, vinyl chloride copolymer, polyethylene terephthalate, polybutylene terephthalate, polyurethane, ethylene vinyl acetate copolymer.
  • the material constituting the base material 11 is preferably a material generally used for the base material constituting the back grind sheet.
  • a material of such a base material 11 what consists of resin, such as a polyethylene terephthalate, polyethylene, a polypropylene, an ethylene-vinyl acetate copolymer, is mentioned, The mixture of 1 type, or 2 or more types of these is used. Can be used.
  • the surface on the pressure-sensitive adhesive layer 12 side of the substrate 11 may be subjected to surface treatment such as primer treatment, corona treatment, plasma treatment, etc., in order to improve the adhesion with the pressure-sensitive adhesive layer 12.
  • the tensile modulus of elasticity of the substrate 11 at 23 ° C. is preferably 100 MPa or more, particularly preferably 200 MPa or more, Furthermore, it is preferable that it is 300 MPa or more. Further, the tensile elastic modulus is preferably 5000 MPa or less, particularly preferably 1000 MPa or less, and further preferably 400 MPa or less. Since the tensile elastic modulus at 23 ° C. of the base material 11 is within the above range, when the manufacturing sheet 2 is affixed to the semiconductor wafer, the through electrodes or bumps existing on the semiconductor wafer are satisfactorily applied to the adhesive layer 13. It becomes possible to embed.
  • the manufacturing sheet 2 when making the manufacturing sheet 2 into a dicing sheet integrated adhesive sheet, the manufacturing sheet 2 is expanded and the space
  • the measuring method of the tensile elasticity modulus in 23 degreeC of the base material 11 is as showing to the test example mentioned later.
  • the thickness (T1) of the base material 11 is not particularly limited, for example, it is preferably 10 ⁇ m or more, and particularly preferably 15 ⁇ m or more. Further, the thickness (T1) is, for example, preferably 500 ⁇ m or less, and particularly preferably 100 ⁇ m or less. Since the thickness (T1) of the base material 11 is within the above range, the value of the ratio (T2 / T1) of the thickness (T2) of the adhesive layer 12 to the thickness (T1) of the base material 11 described above is set. It becomes easy to set the above-mentioned range, and the handling property when sticking the manufacturing sheets 1 and 2 to the semiconductor wafer becomes excellent. As a result, it is possible to effectively manufacture a laminated circuit having excellent quality.
  • the configuration of the release sheet 14 is arbitrary, and examples thereof include a plastic film such as a polyester film such as polyethylene terephthalate, polybutylene terephthalate, and polyethylene naphthalate, and a polyolefin film such as polypropylene and polyethylene. It is preferable that a peeling process is performed on these peeling surfaces (surfaces in contact with the adhesive layer 13).
  • the release agent used for the release treatment include silicone-based, fluorine-based, and long-chain alkyl-based release agents.
  • a sheet 1 for manufacturing a 3D integrated layered circuit according to the first embodiment can be manufactured in the same manner as a sheet for manufacturing a conventional 3D integrated layered circuit.
  • a material for forming the adhesive layer 13 and, if desired, a coating liquid further containing a solvent or a dispersion medium is prepared, and the release sheet is prepared.
  • the coating sheet is formed by applying the coating liquid on the release surface of No. 14 with a die coater, curtain coater, spray coater, slit coater, knife coater, etc., and drying the coating film. Can be manufactured.
  • the properties of the coating liquid are not particularly limited as long as it can be applied, and may contain a component for forming the adhesive layer 13 as a solute or a dispersoid. .
  • the release sheet 14 may be peeled off as a process material, or may protect the adhesive layer 13 until being attached to the semiconductor wafer.
  • a coating liquid is applied on the release surface of the release sheet 14 described above.
  • a coating film is formed and dried to form a laminate composed of the adhesive layer 13 and the release sheet 14, and the other side of the adhesive layer 13 of the laminate opposite to the release sheet 14 is provided as another release sheet. It can affix on the 14 peeling surface, and can obtain the laminated body which consists of peeling sheet 14 / adhesive layer 13 / release sheet 14.
  • the release sheet 14 in this laminate may be peeled off as a process material, or the adhesive layer 13 may be protected until being attached to a semiconductor wafer.
  • the three-dimensional integrated circuit manufacturing sheet 2 according to the second embodiment can be manufactured in the same manner as the conventional three-dimensional integrated circuit manufacturing sheet 2. For example, a laminate of the adhesive layer 13 and the release sheet 14 and a laminate of the pressure-sensitive adhesive layer 12 and the base material 11 are respectively produced, and the lamination is performed so that the adhesive layer 13 and the pressure-sensitive adhesive layer 12 are in contact with each other.
  • seat 2 for manufacture can be obtained by bonding a body.
  • the laminate of the adhesive layer 13 and the release sheet 14 is prepared by preparing the above-described coating liquid for forming the adhesive layer 13 and applying the coating liquid onto the release surface of the release sheet 14 by the application method described above. It can be obtained by forming a film and drying the coating film.
  • the solvent examples include organic solvents such as toluene, ethyl acetate, and methyl ethyl ketone.
  • organic solvents such as toluene, ethyl acetate, and methyl ethyl ketone.
  • the solid content concentration is 5% by mass or more, occurrence of repellency or the like is suppressed when forming a coating film, and the solvent can be easily dried, resulting in variations in the thickness and physical properties of the adhesive layer 13. It becomes easier to suppress. Moreover, aggregation of the filler in a coating liquid is suppressed because the said solid content concentration is 55 mass% or less, it becomes easy to send a coating liquid, and it generate
  • the viscosity at 25 ° C. of the coating solution measured with a B-type viscometer is preferably 20 mPa ⁇ s or more, and particularly preferably 25 mPa ⁇ s or more.
  • the viscosity is preferably 500 mPa ⁇ s or less, and particularly preferably 100 mPa ⁇ s or less.
  • the laminate of the pressure-sensitive adhesive layer 12 and the base material 11 is prepared by preparing a coating liquid containing a material constituting the pressure-sensitive adhesive layer 12 and, if desired, further a solvent or a dispersion medium. It can be obtained by coating on one side to form a coating film and drying the coating film. Moreover, as another production method of the laminate of the pressure-sensitive adhesive layer 12 and the base material 11, the pressure-sensitive adhesive layer 12 is formed on the release surface of the process release sheet, and then the pressure-sensitive adhesive layer 12 is formed on the base material 11. The laminate of the pressure-sensitive adhesive layer 12 and the substrate 11 may be obtained by transferring to one side and peeling the process release sheet from the pressure-sensitive adhesive layer 12.
  • a three-dimensional integrated multilayer circuit can be manufactured using the sheets 1 and 2 for manufacturing a three-dimensional integrated multilayer circuit according to the present embodiment. Below, the example of the manufacturing method is demonstrated.
  • the three-dimensional integrated laminated circuit manufacturing sheets 1 and 2 according to this embodiment are attached to one side of a semiconductor wafer having through electrodes. Specifically, the surface on the adhesive layer 13 side of the three-dimensional integrated laminated circuit manufacturing sheets 1 and 2 is attached to one side of the semiconductor wafer.
  • the sheets 1 and 2 for manufacturing a three-dimensional integrated circuit according to this embodiment have a 90 ° C. melt viscosity of 1.0 ⁇ 10 0 to 5.0 ⁇ 10 before the material constituting the adhesive layer 13 is cured. Since it is 5 Pa ⁇ s, it is possible to satisfactorily follow the unevenness caused by the through electrodes of the semiconductor wafer, and to suppress the generation of voids at the interface between the adhesive layer 13 and the semiconductor wafer.
  • a semiconductor wafer having a through electrode may be weak in strength. Therefore, the semiconductor wafer may be reinforced by fixing to a support such as support glass via a temporary fixing material. In this case, the surface of the laminated body on the semiconductor wafer side and the three-dimensional integrated laminated circuit manufacturing sheets 1 and 2 are bonded together, and then the support is peeled off together with the temporary fixing material.
  • a dicing sheet is further laminated.
  • the dicing sheet may be attached to the semiconductor wafer first, and the manufacturing sheet 1 may be attached to the surface of the semiconductor wafer opposite to the dicing sheet.
  • the manufacturing sheet 1 may be attached to the semiconductor wafer first, and the dicing sheet may be attached to the surface of the semiconductor wafer opposite to the manufacturing sheet 1.
  • you may affix a dicing sheet on the surface at the side of the manufacturing sheet 1 of the laminated body obtained by sticking the manufacturing sheet 1 with respect to a semiconductor wafer.
  • the 3D integrated laminated circuit manufacturing sheet 2 according to the second embodiment it is not necessary to further stack the dicing sheet, and the following dicing process can be performed on the manufacturing sheet 2.
  • the semiconductor wafer is cut into individual chips (dicing process).
  • the adhesive layer 13 is also cut together with the semiconductor wafer.
  • the method for cutting the wafer is not particularly limited, and it is performed by various conventionally known dicing methods. For example, there is a method of cutting a semiconductor wafer using a dicing blade. Also, other dicing methods such as laser dicing may be employed.
  • the semiconductor chip After the dicing process, pick up the semiconductor chip. At this time, the semiconductor chip is picked up with the adhesive layer 13 separated into pieces. That is, the semiconductor chip to which the adhesive layer 13 is attached is peeled from the pressure-sensitive adhesive layer of the dicing sheet or the pressure-sensitive adhesive layer 12 of the sheet 2 for manufacturing a three-dimensional integrated laminated circuit.
  • the adhesive layer 12 is comprised from an energy-beam curable adhesive, it is preferable to irradiate an energy ray with respect to the adhesive layer 12 before a pick-up. As a result, the adhesive strength of the pressure-sensitive adhesive is reduced, so that the semiconductor chip can be easily picked up.
  • the interval between the semiconductor chips may be expanded by expanding the dicing sheet or the sheet 2 for manufacturing a three-dimensional integrated laminated circuit before the pickup.
  • the semiconductor chip with an adhesive layer is placed on the circuit board.
  • the semiconductor chip with an adhesive layer is positioned on the circuit board so that the electrodes on the semiconductor chip side and the electrodes on the circuit board face each other.
  • the semiconductor chip with an adhesive layer and the circuit board are heated and pressurized, and then cooled.
  • the semiconductor chip and the circuit board are bonded via the adhesive layer 13, and the electrode of the semiconductor chip and the electrode of the chip mounting portion on the circuit board are electrically connected via the solder bumps formed on the semiconductor chip.
  • the soldering conditions depend on the metal composition to be used. For example, in the case of Sn—Ag, it is preferable to heat at 200 to 300 ° C. for 1 to 30 seconds.
  • the adhesive layer 13 interposed between the semiconductor chip and the circuit board is cured.
  • Curing can be performed, for example, by heating at 100 to 200 ° C. for 1 to 120 minutes. Moreover, you may perform this hardening process on pressurization conditions. Further, such a curing step may be omitted when the curing of the adhesive layer 13 is completed in the above-described solder bonding step.
  • a new semiconductor chip with an adhesive layer is stacked on the semiconductor chip bonded onto the circuit board as described above.
  • the surface on the adhesive layer 13 side of the new semiconductor chip with an adhesive layer and the surface of the semiconductor chip laminated on the circuit board opposite to the circuit board are in contact with each other, and the two semiconductor chips Lamination is performed so that the through electrodes are electrically connected to each other.
  • solder bonding is performed between the penetrating electrode of the newly stacked semiconductor chip and the penetrating electrode of the semiconductor chip stacked on the circuit board, and an adhesive layer 13 interposed between the semiconductor chips is further formed. Harden.
  • the solder bonding and the curing of the adhesive layer 13 at this time can be performed by the method and conditions described above. Thereby, a laminated body in which two semiconductor chips are laminated on the circuit board is obtained.
  • the plurality of semiconductor chips become adhesive layers.
  • a laminated circuit bonded with 13 cured products can be obtained.
  • the average linear expansion coefficient of the cured product of the adhesive layer 13 is 45 ppm or less, the generation of stress between the semiconductor chip and the cured product of the adhesive layer 13 is suppressed. Therefore, for example, even after being subjected to a long-term reliability test such as a temperature cycle test, the connection resistance at the connection portion hardly changes and has high reliability.
  • each time one semiconductor chip is laminated the solder bonding and the adhesive layer 13 are cured, but a plurality of semiconductor chips are laminated for process efficiency. After that, the solder bonding between these semiconductor chips and the curing of the adhesive layer 13 interposed between these semiconductor chips may be finally performed collectively.
  • Examples 1 to 5 Comparative Example 1
  • a composition containing the constituent components shown in Table 1 was diluted with methyl ethyl ketone so that the solid content concentration was 40% by mass to obtain a coating solution. It was 50 mPa * s when the viscosity at 25 degrees C of the said coating liquid was measured using the B-type viscosity meter.
  • the coating liquid is applied onto a silicone-treated release film (SP-PET 381031 manufactured by Lintec Corporation), and the resulting coating film is dried in an oven at 100 ° C. for 1 minute, thereby bonding to a thickness of 45 ⁇ m.
  • the 1st laminated body which consists of an agent layer and a peeling film was obtained.
  • the pressure-sensitive adhesive composition obtained as described above was applied to one side of an ethylene-methacrylic acid copolymer (EMAA) film (thickness: 100 ⁇ m) as a base material to form a coating film. Thereafter, the coating film was dried at 100 ° C. for 1 minute. This obtained the 2nd laminated body which consists of a 10-micrometer-thick adhesive layer and a base material.
  • EEMA ethylene-methacrylic acid copolymer
  • seat for three-dimensional integrated laminated circuit manufacture was obtained by bonding the surface by the side of the adhesive layer in a 1st laminated body, and the surface by the side of the adhesive layer in a 2nd laminated body.
  • Example 6 A first laminate is prepared using a composition containing the constituents shown in Table 1, and a three-dimensional integrated laminate is obtained in the same manner as in Example 1 except that polyethylene terephthalate (thickness: 100 ⁇ m) is used as a base material. A circuit manufacturing sheet was manufactured.
  • Example 7 A composition containing the constituent components shown in Table 1 was diluted with methyl ethyl ketone so that the solid content concentration was 40% by mass to obtain a coating solution. It was 150 mPa * s when the viscosity at 25 degrees C of the said coating liquid was measured using the B-type viscosity meter. A sheet for producing a three-dimensional integrated laminated circuit was prepared in the same manner as in Example 1 except that an adhesive layer was formed using the coating solution and the thickness of the base material was changed as described in Table 2. Obtained.
  • Example 2 A composition containing the components shown in Table 1 was diluted with methyl ethyl ketone so that the solid content concentration became 55% by mass to obtain a coating solution. It was 150 mPa * s when the viscosity at 25 degrees C of the said coating liquid was measured using the B-type viscosity meter. A sheet for producing a three-dimensional integrated laminated circuit was obtained in the same manner as in Example 1 except that the adhesive layer was formed using the coating solution.
  • Example 3 A composition containing the components shown in Table 1 was diluted with methyl ethyl ketone so that the solid content concentration became 55% by mass to obtain a coating solution. It was 150 mPa * s when the viscosity at 25 degrees C of the said coating liquid was measured using the B-type viscosity meter. A sheet for producing a three-dimensional integrated laminated circuit was prepared in the same manner as in Example 1 except that an adhesive layer was formed using the coating solution and the thickness of the base material was changed as described in Table 2. Obtained.
  • Epoxy resin 2 Bis-F type liquid epoxy resin, manufactured by Japan Epoxy Resin, product name “YL-983U”, epoxy equivalent 184
  • Epoxy resin 3 long-chain Bis-F modified epoxy resin, manufactured by Japan Epoxy Resin, product name “YL-7175”
  • Triphenylmethane type epoxy resin Triphenylmethane type epoxy resin, manufactured by Nippon Kayaku Co., Ltd., product name “EPPN-502H”, epoxy equivalent 168 Curing catalyst 2PHZ-PW: 2-phenyl-4,5-dihydroxymethylimidazole, manufactured by Shikoku Kasei Kogyo Co., Ltd., product name “2PHZ-PW”, melting point 230 ° C.
  • 2MZA-PW 2,4-diamino-6- [2′-methylimidazolyl- (1 ′)]-ethyl-s-triazine, manufactured by Shikoku Kasei Kogyo Co., Ltd., product name “2MZA-PW”, melting point 250 ° C.
  • Flux component 2-methylglutaric acid Wako Pure Chemical Industries, melting point 80-82 ° C ⁇
  • Adipic acid Wako Pure Chemical Industries, melting point 152 ° C
  • Rosin derivative Arakawa Chemical Industries, softening point 124-134 ° C
  • Inorganic filler / Surface-modified silica filler manufactured by Admatechs, product name “Admanano”, average particle size 100 nm, maximum particle size 450 nm
  • the glass transition temperature (Tg) of the high molecular weight component was measured with a temperature profile of ⁇ 70 ° C. to 150 ° C. using a DSC (PYRIS Diamond DSC) manufactured by PerkinElmer Co., Ltd. at a heating / cooling rate of 10 ° C./min. In practice, the inflection point was confirmed and the glass transition temperature was determined. Further, the weight average molecular weight (Mw) of the above component is a weight average molecular weight in terms of standard polystyrene measured (GPC measurement) using a gel permeation chromatograph (manufactured by Tosoh Corporation, HLC-8020) under the following conditions. .
  • Test Example 1 Measurement of 90 ° C.
  • Melt Viscosity A sample for measurement having a thickness of 15 mm was prepared by laminating a plurality of adhesive layers using the first laminate produced in Examples and Comparative Examples. The melt viscosity of the obtained measurement sample was measured using a flow tester (manufactured by Shimadzu Corporation, CFT-100D) under the conditions of a load of 50 kgf, a temperature range of 50 to 120 ° C., and a temperature increase rate of 10 ° C./min. The melt viscosity values at 90 ° C. are shown in Table 2.
  • Test Example 8 Measurement of tensile elastic modulus at 23 ° C. of base material
  • the base materials used in Examples and Comparative Examples were cut into test pieces of 15 mm ⁇ 140 mm, and tensile at 23 ° C. in accordance with JIS K7127: 1999.
  • the elastic modulus was measured. Specifically, the above test piece was set to a chuck distance of 100 mm with a tensile tester (manufactured by Shimadzu Corporation, Autograph AG-IS 500N), and then a tensile test was performed at a speed of 200 mm / min.
  • the elastic modulus (MPa) was measured. The results are shown in Table 2.
  • Test Example 9 Measurement of exothermic onset temperature and exothermic peak temperature by differential scanning calorimetry Using the first laminates produced in Examples and Comparative Examples, the thickness was determined by laminating a plurality of adhesive layers. A 15 mm measurement sample was prepared. The obtained measurement sample was heated from room temperature to 300 ° C. at a temperature rising rate of 10 ° C./min using a differential scanning calorimeter (TA Instruments, Q2000). From the DSC curve thus obtained, the temperature at which heat generation starts (heat generation start temperature) (TS) and the heat generation peak temperature (TP) were determined. The results are shown in Table 2.
  • Temperature cycle test A wafer for evaluation having a bump formed on one surface and a pad formed on the other surface was prepared, and a fully automatic multi-wafer mounter (RAD-2700F / 12, manufactured by Lintec Corporation). The three-dimensional integrated circuit manufacturing sheets manufactured in Examples and Comparative Examples were attached to the surface of the evaluation wafer on which the bumps were formed, and further fixed to the ring frame.
  • RAD-2700F fully automatic multi-wafer mounter
  • the evaluation wafer was diced together with the adhesive layer using a full auto dicing saw (DFD651, manufactured by Disco Corporation), and diced into chips having a size of 7.3 mm ⁇ 7.3 mm in plan view.
  • DMD651 full auto dicing saw
  • the chip was picked up together with the separated adhesive layer, and then flip chip bonded to the substrate. Thereafter, the second-stage chip with the adhesive layer was flip-chip bonded onto the first-stage chip temporarily placed on the substrate. This procedure was repeated to produce a semiconductor device in which a total of five stages of chips were stacked on the substrate.
  • a temperature cycle test was performed in which the obtained semiconductor device was subjected to 1000 cycles in an environment in which ⁇ 55 ° C., 10 minutes and 125 ° C., 10 minutes was one cycle.
  • the connection resistance value between the semiconductor chips was measured with a digital multimeter, and the change rate of the connection resistance value in the semiconductor device after the test with respect to the connection resistance value in the semiconductor device before the test was measured.
  • connection reliability was evaluated according to the following evaluation criteria. The results are shown in Table 2.
  • X The change rate of the connection resistance value exceeds 20%.
  • Test Example 11 Evaluation of Embeddability A plurality of semiconductor devices were manufactured by the method described in Test Example 10. The four sides of five semiconductor devices randomly selected from these semiconductor devices are observed with a digital microscope to confirm the presence or absence of cracks in the bumps and the state of embedding the bumps in the adhesive layer. The thickness in the stacking direction on the surface was measured. Based on these results, the embedding property of the bumps in the three-dimensional integrated laminated circuit manufacturing sheets obtained in Examples and Comparative Examples was evaluated according to the following evaluation criteria. The results are shown in Table 2. ⁇ : In all the five semiconductor devices, no crack was generated in the bump, the bump was satisfactorily embedded in the adhesive layer, and the thickness in the stacking direction was the same between the four side surfaces. X: Among five semiconductor devices, there are cracks in the bumps, insufficient embedding of the bumps in the adhesive layer, or thicknesses in the stacking direction that are not the same between the four side surfaces .
  • the sheet for manufacturing the three-dimensional integrated laminated circuit obtained in the examples had good results of the temperature cycle test and had high connection reliability.
  • the sheet for producing a three-dimensional integrated laminated circuit obtained in the example was excellent in the embedding property of the bumps.
  • the sheet for manufacturing a three-dimensional integrated laminated circuit according to the present invention has high connection reliability when semiconductor chips are connected to each other, and therefore can be suitably used for joining various semiconductor chips.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

貫通電極を有する複数の半導体チップの間に介在され、前記複数の半導体チップを相互に接着し、三次元集積積層回路とするために用いられる三次元集積積層回路製造用シート１であって、三次元集積積層回路製造用シート１は、少なくとも硬化性の接着剤層１３を備え、接着剤層１３を構成する材料は、硬化前における９０℃での溶融粘度が１．０×１００～５．０×１０５Ｐａ・ｓであり、硬化物の０～１３０℃における平均線膨張係数が４５ｐｐｍ以下である三次元集積積層回路製造用シート１。かかる三次元集積積層回路製造用シート１は、半導体チップ間の接続抵抗が変化し難く、高い信頼性を有する三次元集積積層回路を製造することができる。

Description

三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
　本発明は、三次元集積積層回路の製造に適したシート、および当該シートを使用した三次元集積積層回路の製造方法に関するものである。
　近年の電子回路の大容量化、高機能化の観点から、複数の半導体チップを立体的に積層した三次元集積積層回路（以下「積層回路」という場合がある。）の開発が進んでいる。このような積層回路においては、小型化・高機能化のために、回路形成面からその反対面に貫通する貫通電極（ＴＳＶ）を有する半導体チップが使用される。この場合、積層された半導体チップ同士は、それぞれに備わる貫通電極（または貫通電極の端部に設けられたバンプ）同士の接触によって電気的に接続される。
　このような積層回路を製造する場合、上述した電気的接続と機械的強度とを確保するために、樹脂組成物を用いて、貫通電極同士を電気的に接続しつつ半導体チップ同士を接着することが行われる。例えば、特許文献１には、一般的にＮＣＦ（Non-Conductive Film）と呼ばれるフィルム状の接着剤を半導体チップ間に介在させて、半導体チップ同士を接着する方法が提案されている。
　ところで、このような接着剤には、温度サイクル試験下においても半導体チップ間の接続抵抗が変化しないといった高い信頼性が要求される。
特開２０１０－０１０３６８号公報
　しかし、従来の接着剤では、温度サイクル試験において良好な結果が必ずしも確保できないといった問題があった。
　本発明は、このような実状に鑑みてなされたものであり、半導体チップ間の接続抵抗が変化し難く、高い信頼性を有する三次元集積積層回路を製造することができる三次元集積積層回路製造用シートを提供することを目的とする。また、本発明は、そのような三次元集積積層回路の製造方法を提供することを目的とする。
　上記目的を達成するために、第一に本発明は、貫通電極を有する複数の半導体チップの間に介在され、前記複数の半導体チップを相互に接着し、三次元集積積層回路とするために用いられる三次元集積積層回路製造用シートであって、前記三次元集積積層回路製造用シートは、少なくとも硬化性の接着剤層を備え、前記接着剤層を構成する材料は、硬化前における９０℃での溶融粘度が１．０×１００～５．０×１０５Ｐａ・ｓであり、硬化物の０～１３０℃における平均線膨張係数が４５ｐｐｍ以下であることを特徴とする三次元集積積層回路製造用シートを提供する（発明１）。
　上記発明（発明１）に係る三次元集積積層回路製造用シートでは、接着剤層の硬化前における９０℃での溶融粘度が上記範囲にあるため、接着剤層を半導体チップ間に介在させたときに、半導体チップ表面における貫通電極またはバンプによる凹凸に接着剤層が良好に追従する。また、接着剤層の硬化物の平均線膨張係数が４５ｐｐｍ以下であるため、半導体チップとの線膨張係数の差が小さくなり、接着剤層と半導体チップとの間で発生し得る応力を低減することができる。そのため、上記発明（発明１）に係る三次元集積積層回路製造用シートは、半導体チップ同士の接続信頼性を高いものとすることができる。
　上記発明（発明１）において、前記接着剤層を構成する材料の硬化物は、ガラス転移温度が１５０℃以上、３５０℃以下であることが好ましい（発明２）。
　上記発明（発明１，２）において、前記接着剤層を構成する材料の硬化物は、熱重量測定による５％質量減少温度が３５０℃以上であることが好ましい（発明３）。
　上記発明（発明１～３）において、前記接着剤層の厚さ（Ｔ２）の標準偏差は、２．０μｍ以下であることが好ましい（発明４）。
　上記発明（発明１～４）において、前記接着剤層の硬化後の２３℃における貯蔵弾性率は、１．０×１０２ＭＰａ以上、１．０×１０５ＭＰａ以下であることが好ましい（発明５）。
　上記発明（発明１～５）において、前記接着剤層は、示差走査熱量分析法により昇温速度１０℃／分で測定される発熱開始温度（ＴＳ）が、７０℃～１５０℃の範囲内であり、発熱ピーク温度（ＴＰ）が、ＴＳ＋５～６０℃であることが好ましい（発明６）。
　上記発明（発明１～６）において、前記接着剤層を構成する材料は、熱硬化性成分、高分子量成分、硬化剤および硬化触媒を含有することが好ましい（発明７）。
　上記発明（発明１～７）において、前記接着剤層を構成する材料は、フラックス成分を含有することが好ましい（発明８）。
　上記発明（発明１～８）において、前記接着剤層を構成する材料は、無機フィラーを含有することが好ましい（発明９）。
　上記発明（発明１～９）において、前記三次元集積積層回路製造用シートは、前記接着剤層の片面側に積層された粘着剤層と、前記粘着剤層における前記接着剤層とは反対の面側に積層された基材とをさらに備えることが好ましい（発明１０）。
　上記発明（発明１０）において、前記基材の厚さ（Ｔ１）に対する前記接着剤層の厚さ（Ｔ２）の比（Ｔ２／Ｔ１）は、０．０１以上、１．５以下であることが好ましい（発明１１）。
　上記発明（発明１０，１１）において、前記粘着剤層の２３℃における貯蔵弾性率は、１×１０３Ｐａ以上、１×１０９Ｐａ以下であることが好ましい（発明１２）。
　上記発明（発明１０～１２）において、前記基材の２３℃における引張弾性率は、１００ＭＰａ以上、５０００ＭＰａ以下であることが好ましい（発明１３）。
　上記発明（発明１０～１３）において、前記粘着剤層と前記基材とからなる積層体は、ダイシングシートであることが好ましい（発明１４）。
　第２に本発明は、前記三次元集積積層回路製造用シート（発明１～９）の前記接着剤層の片面または前記三次元集積積層回路製造用シート（発明１０～１４）の前記接着剤層における前記粘着剤層とは反対の面と、貫通電極を備えた半導体ウエハの少なくとも一方の面とを貼合する工程、前記半導体ウエハを、前記三次元集積積層回路製造用シートの前記接着剤層とともにダイシングし、接着剤層付き半導体チップに個片化する工程、個片化された複数の前記接着剤層付き半導体チップを、前記貫通電極同士が電気的に接続され且つ前記接着剤層と前記半導体チップとが交互に配置されるように複数積層して、半導体チップ積層体を得る工程、および前記半導体チップ積層体における前記接着剤層を硬化して、前記半導体チップ積層体を構成する前記半導体チップ同士を接着する工程を含むことを特徴とする三次元集積積層回路の製造方法を提供する（発明１５）。
　本発明の三次元集積積層回路製造用シートによれば、半導体チップ間の接続抵抗が変化し難く、高い信頼性を有する三次元集積積層回路を製造することができる。また、本発明の製造方法によれば、そのような三次元集積積層回路を製造することができる。
本発明の第１の実施形態に係る三次元集積積層回路製造用シートの断面図である。 本発明の第２の実施形態に係る三次元集積積層回路製造用シートの断面図である。
　以下、本発明の実施形態について説明する。
〔三次元集積積層回路製造用シート〕
　図１には、第１の実施形態に係る三次元集積積層回路製造用シート１の断面図が示される。図１に示すように、本実施形態に係る三次元集積積層回路製造用シート１（以下「製造用シート１」という場合がある。）は、接着剤層１３と、当該接着剤層１３の少なくとも一方の面に積層された剥離シート１４とを備える。なお、剥離シート１４は省略されてもよい。
　また、図２には、第２の実施形態に係る三次元集積積層回路製造用シート２の断面図が示される。図２に示すように、本実施形態に係る三次元集積積層回路製造用シート２（以下「製造用シート２」という場合がある。）は、基材１１と、基材１１の少なくとも一方の面側に積層された粘着剤層１２と、粘着剤層１２における基材１１とは反対の面側に積層された接着剤層１３とを備える。なお、接着剤層１３における粘着剤層１２とは反対の面には、剥離シート１４が積層されてもよい。
　第２の実施形態に係る三次元集積積層回路製造用シート２において、基材１１と粘着剤層１２とからなる積層体は、ダイシングシートであってもよく、この場合、製造用シート２は、ダイシングシート一体型接着シートとなる。また、上記積層体は、バックグラインドシートであってもよく、この場合、製造用シート２は、バックグラインドシート一体型接着シートとなる。
　本実施形態に係る三次元集積積層回路製造用シート１，２は、貫通電極を有する複数の半導体チップの間に介在され、当該複数の半導体チップを相互に接着し、三次元集積積層回路とするために用いられるものである。貫通電極は、その一端または両端が、半導体チップの表面から突出していてもよい。また、半導体チップは、さらにバンプを備えていてもよく、この場合、当該バンプは、貫通電極の一端または両端に設けられていてもよい。
１．接着剤層
（１）物性
　本実施形態に係る三次元集積積層回路製造用シート１，２において、接着剤層１３は、硬化性を有する。ここで、硬化性を有するとは、接着剤層１３が加熱等によって硬化し得ることをいう。すなわち、接着剤層１３は、製造用シート１，２を構成している状態では未硬化である。接着剤層１３は、熱硬化性であってもよく、または、エネルギー線硬化性であってもよい。しかしながら、製造用シート１，２を積層回路の製造方法に用いる場合に硬化を良好に行うことができるという観点から、接着剤層１３は、熱硬化性であることが好ましい。具体的には、製造用シート１，２を積層回路の製造方法に用いる際、後述するように、接着剤層１３は、半導体ウエハに貼付された状態で個片化される。これにより、半導体チップと個片化された接着剤層１３との積層体が得られる。当該積層体は、その接着剤層１３側の面が半導体チップの積層体上に貼付され、その状態で、接着剤層１３の硬化が行われる。一般的に、半導体チップはエネルギー線に対する透過性を有しないか、当該透過性が非常に低い場合が多く、そのような場合であっても、接着剤層１３が熱硬化性を有するものであれば、接着剤層１３を速やかに硬化させることが可能となる。
（１－１）溶融粘度
　本実施形態に係る三次元集積積層回路製造用シート１，２において、接着剤層１３を構成する材料は、硬化前における９０℃での溶融粘度（以下、「９０℃溶融粘度」ということがある。）が、上限値として５．０×１０５Ｐａ・ｓ以下であり、好ましくは１．０×１０５Ｐａ・ｓ以下であり、特に好ましくは５．０×１０４Ｐａ・ｓ以下である。９０℃溶融粘度が上記上限値以下であると、接着剤層１３を電極間に介在させたときに、半導体チップの表面における貫通電極またはバンプに起因する凹凸に良好に追従し、半導体チップと接着剤層１３との界面にボイドが発生するのを防止することができる。また、９０℃溶融粘度は、下限値として１．０×１００Ｐａ・ｓ以上であり、好ましくは１．０×１０１Ｐａ・ｓ以上であり、特に好ましくは１．０×１０２Ｐａ・ｓ以上である。９０℃溶融粘度が上記下限値以上であると、接着剤層１３を構成する材料がフローし過ぎることがなく、接着剤層１３貼付時や半導体チップの積層時において装置の汚染を防止することができる。そのため、本実施形態に係る三次元集積積層回路製造用シート１，２は、構成する材料の９０℃溶融粘度が上記範囲にあることで、高い信頼性を有するものとなる。
　ここで、接着剤層１３を構成する材料の９０℃溶融粘度は、フローテスターを用いて測定した値であり、試験方法の詳細は後述する実施例にて示すとおりである。
（１－２）平均線膨張係数
　本実施形態において、接着剤層１３を構成する材料は、硬化物の０～１３０℃における平均線膨張係数（以下、単に「平均線膨張係数」ということがある。）が、上限値として４５ｐｐｍ以下であり、好ましくは３５ｐｐｍ以下であり、特に好ましくは２５ｐｐｍ以下である。平均線膨張係数が上記上限値以下であると、硬化物からなる接着剤層１３と半導体チップとの線膨張係数の差が小さくなり、かかる差に基づき接着剤層１３と半導体チップとの間で発生し得る応力を低減することができる。これにより、本実施形態に係る三次元集積積層回路製造用シート１，２は、半導体チップ同士の接続信頼性を高いものとすることができ、特に実施例で示す温度サイクル試験において高い接続信頼性を示すものとなる。
　一方、平均線膨張係数の下限値は特に制限されないが、フィルム形成性の観点から、５ｐｐｍ以上であることが好ましく、１０ｐｐｍ以上であることがより好ましい。
　ここで、接着剤層１３を構成する材料の平均線膨張係数は、熱機械分析装置を用いて測定した値であり、試験方法の詳細は後述する実施例にて示すとおりである。
（１－３）ガラス転移温度
　本実施形態において、接着剤層１３を構成する材料は、硬化物のガラス転移温度（Ｔｇ）が、下限値として１５０℃以上であることが好ましく、２００℃以上であることがさらに好ましく、２４０℃以上であることが特に好ましい。硬化物のガラス転移温度が上記下限値以上であると、温度サイクル試験時に硬化物が変形せず、応力が発生しづらくなるため、好ましい。一方、硬化物のガラス転移温度の上限値は特に制限されないが、硬化物の脆化を抑制する観点から、３５０℃以下であることが好ましく、３００℃以下であることがより好ましい。
　ここで、接着剤層１３を構成する材料の硬化物のガラス転移温度は、動的粘弾性測定機器（ティー・エイ・インスツルメント社製，ＤＭＡ Ｑ８００）を用い、周波数１１Ｈｚ、振幅１０μｍ、昇温速度３℃／分で、０℃から３００℃まで昇温させて引張モードによる粘弾性を測定したときの、ｔａｎδ（損失弾性率／貯蔵弾性率）の最大点の温度である。ガラス転移温度の試験方法の詳細は後述する実施例にて示すとおりである。
（１－４）５％質量減少温度
　本実施形態に係る三次元集積積層回路製造用シート１，２において、接着剤層１３を構成する材料の硬化物は、熱重量測定による５％質量減少温度が、３５０℃以上であることが好ましく、特に３６０℃以上であることが好ましい。当該５％質量減少温度が３５０℃以上であることで、接着剤層１３の硬化物が高温に対する耐性に優れたものとなる。そのため、積層回路の製造等において、当該硬化物が高温に曝された場合であっても、当該硬化物の含有成分の分解に伴う揮発成分の発生等が抑制され、積層回路の性能が良好に維持される。なお、当該５％質量減少温度の上限としては特に限定されないものの、当該５％質量減少温度は、通常５００℃以下であることが好ましい。当該５％質量減少温度の測定方法は、後述する試験例に示す通りである。
（１－５）貯蔵弾性率
　本実施形態に係る三次元集積積層回路製造用シート１，２において、接着剤層１３の硬化後の２３℃における貯蔵弾性率は、１．０×１０２ＭＰａ以上であることが好ましく、特に１．０×１０３ＭＰａ以上であることが好ましい。また、当該貯蔵弾性率は、１．０×１０５ＭＰａ以下であることが好ましく、特に１．０×１０４ＭＰａ以下であることが好ましい。当該貯蔵弾性率が上記範囲であることで、積層回路を製造する場合に、半導体チップと個片化された接着剤層１３とが交互に積層されてなる積層体が良好な強度を有するものとなる。その結果、さらに半導体チップを積層する場合や当該積層体を取り扱う際であっても、積層体した状態が良好に維持され、優れた品質を有する積層回路を製造することができる。なお、当該貯蔵弾性率の測定方法は、後述する試験例に示す通りである。
（１－６）示差走査熱量分析法による発熱開始温度および発熱ピーク温度
　本実施形態に係る三次元集積積層回路製造用シート１，２において、硬化前における接着剤層１３は、示差走査熱量分析（ＤＳＣ）法により昇温速度１０℃／分で測定される発熱開始温度（ＴＳ）が、７０℃～１５０℃の範囲内であることが好ましく、特に１００℃～１５０℃の範囲内であることが好ましく、さらには１２０℃～１５０℃の範囲内であることが好ましい。当該発熱開始温度（ＴＳ）が上記範囲であることで、例えば、ダイシングブレードにより半導体ウエハをダイシングする際に生じる熱を受けた場合のような、意図しない段階において接着剤層１３が硬化することが抑制されるとともに、製造用シート１，２の保存安定性にも優れる。特に、積層回路を作製するため、半導体チップを複数積層した後に、半導体チップ間に存在する複数の接着剤層１３を一括で硬化させる場合には、半導体チップの積層が完了する前といった意図しない段階において接着剤層１３が硬化することを抑制することができる。
　本実施形態に係る三次元集積積層回路製造用シート１，２において、硬化前における接着剤層１３は、示差走査熱量分析（ＤＳＣ）法により昇温速度１０℃／分で測定される発熱ピーク温度（ＴＰ）が、発熱開始温度（ＴＳ）＋５～６０℃であることが好ましく、特にＴＳ＋５～５０℃であることが好ましく、さらにはＴＳ＋１０～４０℃であることが好ましい。当該発熱ピーク温度（ＴＰ）が上述の範囲であることで、接着剤層１３を硬化させる際に、硬化の始まりから完了までの時間が比較的短いものとなる。一般的に、ＮＣＦといった接着剤を使用して積層回路を製造する場合、接着剤の硬化に時間を要する。そのため、積層回路の製造におけるタクトタイムは、接着剤の硬化の時間によって規定されることが多い。したがって、上記の通り接着剤層１３が硬化するまでの時間が短いことで、タクトタイムを効果的に短縮することが可能となる。特に、積層回路を製造する際、プロセスの効率化のために、半導体チップを複数積層（仮置き）した後に、半導体チップ間に存在する複数の接着剤層１３を最後に一括で硬化させる場合がある。そのような場合であっても、当該発熱ピーク温度（ＴＰ）が上述の範囲であることで、半導体チップの積層が完了する前といった意図しない段階において、工程の初期に積層した半導体チップ間に存在する接着剤層１３が硬化することを抑制することができる。
　なお、示差走査熱量分析法による発熱開始温度および発熱ピーク温度の測定方法は、後述する試験例に示す通りである。
（１－７）接着剤層の厚さ等
　本実施形態に係る三次元集積積層回路製造用シート１，２において、接着剤層１３の厚さ（Ｔ２）は、２μｍ以上であることが好ましく、特に５μｍ以上であることが好ましく、さらには１０μｍ以上であることが好ましい。また、当該厚さ（Ｔ２）は、５００μｍ以下であることが好ましく、特に３００μｍ以下であることが好ましく、さらには１００μｍ以下であることが好ましい。接着剤層１３の厚さ（Ｔ２）が２μｍ以上であることで、半導体チップに存在する貫通電極またはバンプを、接着剤層１３に良好に埋め込むことが可能となる。また、接着剤層１３の厚さ（Ｔ２）が５００μｍ以下であることで、貫通電極を有する半導体チップを、接着剤層１３を介して接着する際に、接着剤層１３が側面に染み出しすぎることがなく、信頼性の高い半導体装置を製造することができる。なお、接着剤層１３の厚さ（Ｔ２）は、製造用シート１において、５０ｍｍ間隔で合計１００点を測定した際の平均値とする。
　本実施形態に係る三次元集積積層回路製造用シート１，２において、接着剤層１３の厚さ（Ｔ２）の標準偏差は、２．０μｍ以下であることが好ましく、特に１．８μｍ以下であることが好ましく、さらには１．６μｍ以下であることが好ましい。当該標準偏差が２．０μｍ以下であることで、製造用シート１，２を使用して、半導体ウエハの貫通電極またはバンプを接着剤層１３に埋め込むときにボイドの発生をより確実に防止することができ、均一な厚さを有し、品質の良好な積層回路を効果的に製造することができる。特に、積層回路は半導体チップを複数積層して得られるため、積層回路の厚さを均一にすることが困難となるが、接着剤層１３の厚さの標準偏差が上記の範囲である製造用シート１，２を使用することで、半導体ウエハの貫通電極またはバンプを接着剤層１３に埋め込むときにボイドの発生をより確実に防止することができ、均一な厚さを有する積層回路を得やすくなる。なお、接着剤層１３の厚さ（Ｔ２）の標準偏差の測定方法は、後述する試験例に示す通りである。
　基材１１を備える第２の実施形態に係る三次元集積積層回路製造用シート２において、基材１１の厚さ（Ｔ１）に対する接着剤層１３の厚さ（Ｔ２）の比（Ｔ２／Ｔ１）は、０．０１以上であることが好ましく、特に０．１以上であることが好ましく、さらには０．４以上であることが好ましい。また、当該比（Ｔ２／Ｔ１）は、１．５以下であることが好ましく、特に１．０以下であることが好ましく、さらには０．９以下であることが好ましい。当該比（Ｔ２／Ｔ１）が上記範囲であることで、基材１１と接着剤層１３との厚さのバランスが良好なものとなり、半導体ウエハに製造用シート２を貼付する際のハンドリング性が優れるとともに、当該貼付の際の貼付適性を調整することが容易となる。その結果、当該貼付を良好に行うことができ、優れた品質を有する積層回路を製造することが可能となる。特に、当該比（Ｔ２／Ｔ１）が０．０１以上であることで、製造用シート１における基材１１の相対的な厚みが比較的小さいものとなり、製造用シート１の相対的な剛性が比較的低く抑えられる。その結果、製造用シート１を半導体ウエハに貼付する時に、半導体ウエハに存在する貫通電極またはバンプを、接着剤層１３に良好に埋め込み易くなる。一方、当該比（Ｔ２／Ｔ１）が１．５以下であることで、製造用シート１における基材１１の相対的な厚みが比較的大きいものとなり、製造用シート１の相対的な剛性が比較的高く維持される。その結果、製造用シート１のハンドリング性が優れたものとなり、半導体ウエハに製造用シート１を貼付し易くなる。なお、基材１１の厚さ（Ｔ１）は、製造用シート１において、５０ｍｍ間隔で合計１００点を測定した際の平均値とする。
（２）材料
　本実施形態に係る三次元集積積層回路製造用シート１，２において、接着剤層１３は、前述した９０℃溶融粘度および平均線膨張係数を満たす材料によって構成される。
（２－１）熱硬化性成分
　接着剤層１３を構成する材料は、熱硬化性成分を含有することが好ましい。熱硬化性成分としては、半導体チップの接続用に通常用いられる接着剤成分であれば特に限定されない。具体的には、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂、ポリエステル樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂、フェノキシ樹脂などが挙げられ、これらは１種を単独でまたは２種以上を組み合わせて用いることができる。これらの中でも、接着性等の観点から、エポキシ樹脂およびフェノール樹脂が好ましく、エポキシ樹脂が特に好ましい。
　エポキシ樹脂は、加熱を受けると三次元網状化し、強固な硬化物を形成する性質を有する。このようなエポキシ樹脂としては、従来より公知の種々のエポキシ樹脂が用いられるが、具体的には、ビスフェノールＡ、ビスフェノールＦ、レゾルシノール、フェニルノボラック、クレゾールノボラック等のフェノール類のグリシジルエーテル；ブタンジオール、ポリエチレングリコール、ポリプロピレングリコール等のアルコール類のグリシジルエーテル；フタル酸、イソフタル酸、テトラヒドロフタル酸等のカルボン酸のグリシジルエーテル；アニリンイソシアヌレート等の窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型もしくはアルキルグリシジル型のエポキシ樹脂；ビニルシクロヘキサンジエポキシド、３，４－エポキシシクロヘキシルメチル－３，４－ジシクロヘキサンカルボキシレート、２－（３，４－エポキシ）シクロヘキシル－５，５－スピロ（３，４－エポキシ）シクロヘキサン－ｍ－ジオキサン等のように、分子内の炭素－炭素二重結合を例えば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。その他、ビフェニル骨格、ジシクロヘキサジエン骨格、ナフタレン骨格等を有するエポキシ樹脂を用いることもできる。これらエポキシ樹脂は、１種を単独で、または２種以上を組み合わせて用いることができる。
　接着剤層１３を構成する材料における上記熱硬化性成分の含有量は、接着剤層１３を構成する材料の合計量を基準として、下限値が５質量％以上であることが好ましく、１０質量％以上であることがさらに好ましい。また、上記熱硬化性成分の含有量は、上限値が７５質量％以下であることが好ましく、５５質量％以下であることがさらに好ましい。上記熱硬化性成分の含有量が、上記範囲であることで、前述した発熱開始温度および発熱ピーク温度を前述した範囲に調整し易くなる。
（２－２）硬化剤・硬化触媒
　接着剤層１３を構成する材料が前述した熱硬化性成分を含有する場合、当該材料はさらに硬化剤および硬化触媒を含有することが好ましい。
　硬化剤としては、特に限定されないが、フェノール類、アミン類、チオール類等が挙げられ、前述した熱硬化成分の種類に応じて適宜選択することができる。例えば、硬化性成分としてエポキシ樹脂を使用する場合には、エポキシ樹脂との反応性等の観点から、フェノール類が好ましい。
　フェノール類としては、例えば、ビスフェノールＡ、テトラメチルビスフェノールＡ、ジアリルビスフェノールＡ、ビフェノール、ビスフェノールＦ、ジアリルビスフェノールＦ、トリフェニルメタン型フェノール、テトラキスフェノール、ノボラック型フェノール、クレゾールノボラック樹脂等が挙げられ、これらは１種を単独でまたは２種以上を組み合わせて用いることができる。
　また、硬化触媒としては、特に限定されないが、イミダゾール系、リン系、アミン系等が挙げられ、前述した熱硬化成分等の種類に応じて適宜選択することができる。また、硬化触媒として、所定の条件下においては活性化せず、半田を溶融させる高温の圧着温度以上に加熱されたときに活性化する潜在性硬化触媒を使用することが好ましい。さらに、当該潜在性硬化触媒は、マイクロカプセル化した潜在性硬化触媒として使用することも好ましい。
　例えば、硬化性成分としてエポキシ樹脂を使用する場合には、エポキシ樹脂との反応性、保存安定性、硬化物の物性、硬化速度等の観点から、硬化触媒として、イミダゾール系硬化触媒を使用することが好ましい。イミダゾール系硬化触媒としては、公知ものが使用できるが、優れた硬化性、保存安定性及び接続信頼性の観点から、トリアジン骨格を有するイミダゾール触媒が好ましい。これらは単独で用いてもよく、または２種以上を併用して用いてもよい。また、これらはマイクロカプセル化した潜在性硬化触媒として用いてもよい。イミダゾール系硬化触媒の融点は、優れた硬化性、保存安定性および接続信頼性の観点から、２００℃以上であることが好ましく、特に２５０℃以上であることが好ましい。
　本実施形態において、接着剤層１３を構成する材料における硬化触媒の含有量は、接着剤層１３を構成する材料の合計量を基準として、下限値が０．１質量％以上であることが好ましく、０．２質量％以上であることがさらに好ましく、０．４質量％以上であることが特に好ましい。また、上記硬化触媒の含有量は、上限値が１０質量％以下であることが好ましく、５質量％以下であることがさらに好ましく、３質量％以下であることが特に好ましい。接着剤層１３を構成する材料において、硬化触媒の含有量が上記下限値以上であると、熱硬化性成分を十分に硬化させることができる。一方、硬化触媒の含有量が上記上限値以下であると、接着剤層１３の保存安定性が良好となる。
（２－３）高分子量成分
　上記接着剤層１３を構成する材料は、前述した熱硬化性成分以外の高分子量成分を含有することが好ましい。当該高分子量成分を含有することで、当該材料の９０℃溶融粘度と、平均線膨張係数とが、前述した数値範囲を満たしやすくなる。
　高分子量成分としては、例えば、（メタ）アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン樹脂、ポリプロピレン樹脂、スチレン－ブタジエン－スチレン共重合体、スチレン－エチレン－ブチレン－スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂をはじめとするポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル－ブタジエン共重合体、アクリロニトリル－ブタジエン－アクリル酸共重合体、アクリロニトリル－ブタジエン－スチレン共重合体、ポリ酢酸ビニル、ナイロン等が挙げられ、１種を単独でまたは２種以上を組み合わせて用いることができる。
　なお、本明細書における「（メタ）アクリル酸」は、アクリル酸およびメタクリル酸の両方を意味する。「（メタ）アクリル系樹脂」等の他の類似用語についても同様である。
　前述した高分子量成分の中でも、ポリビニルアセタール樹脂、およびポリエステル樹脂、フェノキシ樹脂からなる群より選択される１種以上を用いることが好ましい。上記製造用シートを構成する材料は、これらの高分子量成分を含有することで、９０℃溶融粘度および平均線膨張係数が、ともに低い値となり、その結果これらの値を前述した数値範囲内とすることが容易になる。
　ここで、ポリビニルアセタール樹脂は、ポリ酢酸ビニルを鹸化することにより得られるポリビニルアルコールを、アルデヒドによりアセタール化して得られるものである。アセタール化に用いられるアルデヒドとしては、ｎ－ブチルアルデヒド、ｎ－ヘキシルアルデヒド、ｎ－バレルアルデヒド等が挙げられる。ポリビニルアセタール樹脂としては、ｎ－ブチルアルデヒドを用いてアセタール化したポリビニルブチラール樹脂を用いることも好ましい。
　ポリエステル樹脂としては、例えば、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンオキサレート樹脂等のジカルボン酸成分およびジオール成分を重縮合して得られるポリエステル樹脂；これらにポリイソシアネート化合物を反応させて得るウレタン変性ポリエステル樹脂等の変性ポリエステル樹脂；アクリル樹脂および／またはビニル樹脂をグラフト化したポリエステル樹脂などが挙げられ、１種を単独でまたは２種以上を組み合わせて用いることができる。
　また、接着剤層１３を構成する材料は、上記高分子量成分としてポリビニルアセタール樹脂、またはポリエステル樹脂を含有する場合、さらにフェノキシ樹脂を含有することが特に好ましい。フェノキシ樹脂をさらに含有する場合、接着剤層１３を構成する材料は、９０℃溶融粘度および平均線膨張係数が前述した数値範囲をさらに満たしやすくなる。
　フェノキシ樹脂としては、特に限定されないが、例えば、ビスフェノールＡタイプ、ビスフェノールＦタイプ、ビスフェノールＡ／ビスフェノールＦ共重合タイプ、ビフェノールタイプ、ビフェニルタイプ等が例示される。
　上記高分子量成分は、軟化点の下限値が５０℃以上であることが好ましく、１００℃以上であることがさらに好ましく、１２０℃以上であることが特に好ましい。また、上記高分子量成分は、軟化点の上限値が２００℃以下であることが好ましく、１８０℃以下であることがさらに好ましく、１５０℃以下であることが特に好ましい。軟化点が上記下限値以上である高分子量成分を含有させることにより、接着剤層１３を構成する材料の平均線膨張係数を低減させることができ、前述した数値範囲を満たしやすくなる。また、軟化点が上記上限値以下であると、接着剤層１３の脆化を抑制することができる。なお、軟化点は、ＡＳＴＭ Ｄ１５２５に基づいて測定した値とする。
　上記高分子量成分は、ガラス転移温度の下限値が５０℃以上であることが好ましく、６０℃以上であることがさらに好ましく、８０℃以上であることが特に好ましい。また、上記高分子量成分は、ガラス転移温度の上限値が２５０℃以下であることが好ましく、２００℃以下であることがさらに好ましく、１８０℃以下であることが特に好ましい。ガラス転移温度が上記下限値以上である高分子量成分を含有させることにより、接着剤層１３を構成する材料の平均線膨張係数を低減させることができ、前述した数値範囲を満たしやすくなる。また、ガラス転移温度が上記上限値以下であると、他の材料との相溶性に優れたものとなる。なお、高分子量成分のガラス転移温度は、示差走査熱量分析計を用いて測定した値であり、具体的な測定方法は、後述する実施例にて示す。
　上記高分子量成分は、重量平均分子量が１万以上であることが好ましく、３万以上であることがさらに好ましく、５万以上であることが特に好ましい。また、上限値が１００万以下であることが好ましく、７０万以下であることがさらに好ましく、５０万以下であることが特に好ましい。重量平均分子量が上記下限値以上であると、フィルム形成性を維持しつつ、溶融粘度も低下させることが可能なため、好ましい。また、重量平均分子量が上記上限値以下であると、熱硬化性分等の低分子量成分との相溶性が向上するため、好ましい。なお、本明細書における重量平均分子量は、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）法により測定した標準ポリスチレン換算の値である。
　接着剤層１３を構成する材料における上記高分子量成分の含有量は、接着剤層１３を構成する材料の合計量を基準として、下限値が３質量％以上であることが好ましく、５質量％以上であることがさらに好ましく、７質量％以上であることが特に好ましい。また、上記高分子量成分の含有量は、上限値が９５質量％以下であることが好ましく、９０質量％以下であることがさらに好ましく、８０質量％以下であることが特に好ましい。上記高分子量成分の含有量が、上記下限値以上であると、接着剤層１３を構成する材料の９０℃溶融粘度をさらに低い値とすることができ、前述した数値範囲を満たしやすくなる。一方、上記高分子量成分の含有量が上記上限値以下であると、接着剤層１３を構成する材料の平均線膨張係数をさらに低減することができ、前述した数値範囲を満たしやすくなる。
（２－４）無機フィラー
　接着剤層１３を構成する材料は、無機フィラーを含有することが好ましい。接着剤層１３を構成する材料は、無機フィラーを含有することで、平均線膨張係数が低い値となるため、本実施形態に係る三次元集積積層回路製造用シート１，２を用いたときに、半導体チップ同士の接続信頼性を高いものとすることができる。
　本実施形態において使用し得る無機フィラーは、特に限定されないが、シリカ、アルミナ、ガラス、酸化チタン、マイカ、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ほう酸アルミウイスカ、窒化ほう素、結晶性シリカ、非晶性シリカ、ムライト、コージェライト等の複合酸化物、モンモリロナイト、スメクタイト等を例示することができ、これらは１種を単独でまたは２種以上を組み合わせて用いることができる。これらの中でもシリカフィラーが好ましい。シリカフィラーの形状としては、球状が好ましい。
　また、上記無機フィラーは、シランカップリング剤などで表面修飾されたものであることが好ましい。無機フィラーが表面修飾されている場合、フィラーと他の成分との間に結合を形成することができ、その結果、接着剤層１３を構成する材料が増粘することが抑えられ、低い溶融粘度とすることができると共に、当該材料の平均線膨張係数をより低減することができる。上記シランカップリング剤としては、溶融粘度を低下させ易いという観点から、アルキル基、ビニル基、アクリロイル基、メタクリロイル基、フェニル基、アミノフェニル基などの疎水性官能基を持つシランカップリング剤が好ましい。
　上記無機フィラーの平均粒径は、下限値が１０ｎｍ以上であることが好ましく、２０ｎｍ以上であることがさらに好ましく、３０ｎｍ以上であることが特に好ましい。また、上記無機フィラーの平均粒径は、上限値が２００ｎｍ以下であることが好ましく、１５０ｎｍ以下であることがさらに好ましく、１００ｎｍ以下であることが特に好ましい。無機フィラーの平均粒径が上記下限値以上であると、シートの透明性と低い溶融粘度とを両立することができる。また、無機フィラーの平均粒径が上記上限値以下であると、接着剤層１３を構成する材料における９０℃溶融粘度を低い値に維持することができる。
　また、上記無機フィラーの最大粒子径は、１０００ｎｍ以下であることが好ましく、５００ｎｍ以下であることがさらに好ましい。無機フィラーの最大粒子径が１０００ｎｍ以下であることで、接着剤層１３中に無機フィラーを充填し易くなり、結果として、接着剤層１３を構成する材料の平均線膨張係数が前述した数値範囲を満たし易く、シートの透明性と低い溶融粘度とを両立することができる。また、無機フィラーの最大粒子径が１０００ｎｍ以下であることで、積層回路における貫通電極（または貫通電極の端部に設けられたバンプ）同士が電気的に接続し易くなり、高い信頼性を有する積層回路を効果的に製造することができる。
　また、接着剤層１３を構成する材料における無機フィラーの含有量は、接着剤層１３を構成する材料の合計量を基準として、下限値が３５質量％以上であることが好ましく、４０質量％以上であることがさらに好ましく、５０質量％以上であることが特に好ましい。また、上記無機フィラーの含有量は、上限値が６４質量％以下であることが好ましく、６０質量％以下であることがさらに好ましく、５６質量％以下であることが特に好ましい。接着剤層１３を構成する材料において、無機フィラーの含有量が上記下限値以上であると、当該材料の平均線膨張係数をより低減することができ、前述した数値範囲を満たしやすくなる。一方、無機フィラーの含有量が上記上限値以下であると、当該材料の９０℃溶融粘度を低い値に維持することができ、前述した数値範囲を満たしやすくなる。
（２－５）フラックス機能を有する成分
　本実施形態において、半導体チップの貫通電極またはバンプが半田で接合される場合、接着剤層１３を構成する材料は、フラックス機能を有する成分（以下「フラックス成分」ということがある。）を含有することが好ましい。フラックス成分は、電極表面に形成された金属酸化膜を除去する作用を有するものであり、半田による電極間の電気的接続をより確実なものとし、半田接合部における接続信頼性を高めることができる。
　フラックス成分としては、特に限定されないが、フェノール性水酸基および／またはカルボキシル基を有する成分であることが好ましく、カルボキシル基を有する成分であることが特に好ましい。カルボキシル基を有する成分は、フラックス機能を有するとともに、後述するエポキシ樹脂を熱硬化性成分として用いた場合に硬化剤としての作用をも有する。そのため、カルボキシル基を有する成分は、半田接合が完了した後は硬化剤として反応し消費されるため、過剰のフラックス成分に起因した不具合を抑制することができる。
　具体的なフラックス成分としては、例えば、グルタル酸、２－メチルグルタル酸、オルトアニス酸、ジフェノール酸、アジピン酸、アセチルサリチル酸、安息香酸、ベンジル酸、アゼライン酸、ベンジル安息香酸、マロン酸、２，２－ビス（ヒドロキシメチル）プロピオン酸、サリチル酸、ｏ－メトキシ安息香酸、ｍ－ヒドロキシ安息香酸、コハク酸、２，６－ジメトキシメチルパラクレゾール、安息香酸ヒドラジド、カルボヒドラジド、マロン酸ジヒドラジド、コハク酸ジヒドラジド、グルタル酸ジヒドラジド、サリチル酸ヒドラジド、イミノジ酢酸ジヒドラジド、イタコン酸ジヒドラジド、クエン酸トリヒドラジド、チオカルボヒドラジド、ベンゾフェノンヒドラゾン、４，４’－オキシビスベンゼンスルホニルヒドラジド、アジピン酸ジヒドラジド、ロジン誘導体などが挙げられ、これらは１種を単独でまたは２種以上を組み合わせて用いることができる。
　ロジン誘導体としてはガムロジン、トールロジン、ウッドロジン、重合ロジン、水素添加ロジン、ホルミル化ロジン、ロジンエステル、ロジン変性マレイン酸樹脂、ロジン変性フェノール樹脂、ロジン変性アルキド樹脂、などが挙げられる。
　これらの中でも、２－メチルグルタル酸、アジピン酸およびロジン誘導体から選択される少なくとも１つを使用することが特に好ましい。２－メチルグルタル酸およびアジピン酸は、接着剤層１３を構成する材料において、分子量が比較的小さいながらも分子内にカルボキシル基を２つ有するため、少量の添加であってもフラックス機能に優れ、本実施形態では特に好適に用いることができる。ロジン誘導体は軟化点が高く、低線膨張係数化を維持しつつ、フラックス性を付与することが出来るため、本実施形態では特に好適に用いることができる。
　フラックス成分の融点および軟化点の少なくとも一方は、８０℃以上であることが好ましく、１１０℃以上であることがより好ましく、１３０℃以上がさらに好ましい。フラックス成分の融点および軟化点の少なくとも一方が上記範囲であると、より優れたフラックス機能を得ることができ、アウトガスなども低減できるため好ましい。なお、フラックス成分の融点および軟化点の上限値は特に限定されないものの、例えば半田の融点以下であればよい。
　本実施形態において、接着剤層１３を構成する材料におけるフラックス成分の含有量は、接着剤層１３を構成する材料の合計量を基準として、下限値が１質量％以上であることが好ましく、３質量％以上であることがさらに好ましく、５質量％以上であることが特に好ましい。また、上記フラックス成分の含有量は、上限値が２０質量％以下であることが好ましく、１５質量％以下であることがさらに好ましく、１０質量％以下であることが特に好ましい。接着剤層１３を構成する材料において、フラックス成分の含有量が上記下限値以上であると、半田による電極間の電気的接続をより確実なものとし、半田接合部における接続信頼性をさらに高めることができる。一方、フラックス成分の含有量が上記上限値以下であると、過剰のフラックス成分に起因するイオンマイグレーション等の不具合を防止することができる。
（２－６）その他の成分
　接着剤層１３は、当該接着剤層１３を構成する材料として、さらに、可塑剤、安定剤、粘着付与材、着色剤、カップリング剤、帯電防止剤、酸化防止剤、導電性粒子等を含有してもよい。
　例えば、接着剤層１３を構成する材料が導電性粒子等を含有することで、三次元集積積層回路製造用シート１，２に異方導電性が付与されると、半田接合を補完する態様にて、または半田接合とは異なる態様にて、半導体チップ同士を電気的に接合することができる。
２．粘着剤層
（１）材料
　粘着剤層１２を備える第２の実施形態に係る三次元集積積層回路製造用シート２において、粘着剤層１２は、非硬化性粘着剤から構成されてもよく、または硬化性粘着剤から構成されてもよい。後述する通り、本実施形態に係る三次元集積積層回路製造用シート２を積層回路の製造方法に使用する場合、接着剤層１３が、基材１１と粘着剤層１２との積層体から剥離される。そのため、当該剥離を容易に行う観点から、粘着剤層１２は、硬化性粘着剤から構成され、硬化により粘着力が低下するものであることが好ましい。
　粘着剤層１２が硬化性粘着剤から構成される場合、当該粘着剤は、エネルギー線硬化性粘着剤であってもよく、または熱硬化性粘着剤であってもよい。ここで、粘着剤層１２と接着剤層１３とは異なる段階で硬化させるものであるため、接着剤層１３が熱硬化性を有する場合には、粘着剤層１２はエネルギー線硬化性粘着剤から構成されることが好ましく、接着剤層１３がエネルギー線硬化性を有する場合には、粘着剤層１２は熱硬化性粘着剤から構成されることが好ましい。しかしながら、接着剤層１３は前述した理由から熱硬化性を有することが好ましいため、粘着剤層１２は、エネルギー線硬化性粘着剤から構成されることが好ましい。
　上記非硬化性粘着剤としては、所望の粘着力および再剥離性を有するものが好ましく、例えば、アクリル系粘着剤、ゴム系粘着剤、シリコーン系粘着剤、ウレタン系粘着剤、ポリエステル系粘着剤、ポリビニルエーテル系粘着剤等を使用することができる。これらの中でも、ダイシング工程といった意図しない段階における、粘着剤層１２と接着剤層１３との界面での剥離を効果的に抑制する観点から、アクリル系粘着剤が好ましい。
　上記エネルギー線硬化性粘着剤としては、エネルギー線硬化性を有するポリマーを主成分とするものであってもよいし、非エネルギー線硬化性ポリマー（エネルギー線硬化性を有しないポリマー）と少なくとも１つ以上のエネルギー線硬化性基を有するモノマーおよび／またはオリゴマーとの混合物を主成分とするものであってもよい。また、エネルギー線硬化性を有するポリマーと非エネルギー線硬化性ポリマーとの混合物であってもよいし、エネルギー線硬化性を有するポリマーと少なくとも１つ以上のエネルギー線硬化性基を有するモノマーおよび／またはオリゴマーとの混合物であってもよいし、それら３種の混合物であってもよい。
　上記エネルギー線硬化性を有するポリマーは、側鎖にエネルギー線硬化性を有する官能基（エネルギー線硬化性基）が導入された（メタ）アクリル酸エステル（共）重合体であることが好ましい。この重合体は、官能基含有モノマー単位を有するアクリル系共重合体と、その官能基に結合する官能基を有する不飽和基含有化合物とを反応させて得られるものであることが好ましい。
　上記少なくとも１つ以上のエネルギー線硬化性基を有するモノマーおよび／またはオリゴマーとしては、例えば、多価アルコールと（メタ）アクリル酸とのエステル等を使用することができる。
　非エネルギー線硬化性ポリマー成分としては、例えば、前述した官能基含有モノマー単位を有するアクリル系共重合体を使用できる。
（２）物性等
　本実施形態に係る三次元集積積層回路製造用シート２において、粘着剤層１２の２３℃における貯蔵弾性率は、１×１０３Ｐａ以上であることが好ましく、特に１×１０４Ｐａ以上であることが好ましい。また、当該貯蔵弾性率は、１×１０９Ｐａ以下であることが好ましく、特に１×１０８Ｐａ以下であることが好ましい。なお、当該貯蔵弾性率は、粘着剤層１２が硬化性粘着剤から構成される場合には硬化前の貯蔵弾性率をいうものとする。粘着剤層１２の２３℃における貯蔵弾性率が上記範囲であることで、半導体ウエハに製造用シート２を貼付する際に、半導体ウエハに存在する貫通電極またはバンプを、接着剤層１３に良好に埋め込むことが可能となる。また、製造用シート１，２を使用して、半導体ウエハのバンプが形成されていない面をバックグラインドする場合には、半導体ウエハの反りやディンプルの発生を抑制することができる。なお、粘着剤層１２の２３℃における貯蔵弾性率の測定方法は、後述する試験例に示す通りである。
　粘着剤層１２の厚さは、特に限定されないものの、例えば、１μｍ以上であることが好ましく、特に１０μｍ以上であることが好ましい。また、当該厚さは、例えば、１００μｍ以下であることが好ましく、特に５０μｍ以下であることが好ましい。粘着剤層１２の厚さが１μｍ以上であることで、粘着剤層１２が良好な粘着力を発揮することができる。また、当該厚さが１００μｍ以下であることで、粘着剤層１２が不要な厚さとなることが抑制され、コストを低減することが可能となる。
３．基材
（１）材料
　基材１１を備える第２の実施形態に係る三次元集積積層回路製造用シート２において、基材１１を構成する材料としては、特に限定されない。しかしながら、製造用シート２を、ダイシングシート一体型接着シートとする場合、基材１１を構成する材料は、ダイシングシートを構成する基材に一般的に使用される材料であることが好ましい。例えば、このような基材１１の材料としては、ポリエチレン、ポリプロピレン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、塩化ビニル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリウレタン、エチレン酢酸ビニル共重合体、アイオノマー、エチレン・（メタ）アクリル酸共重合体、エチレン・（メタ）アクリル酸エステル共重合体、ポリスチレン、ビニルポリイソプレン、ポリカーボネート、ポリオレフィン等が挙げられ、これらのうちの１種または２種以上の混合物を用いることができる。
　また、製造用シート２を、バックグラインドシート一体型接着シートとする場合、基材１１を構成する材料は、バックグラインドシートを構成する基材に一般的に使用される材料であることが好ましい。例えば、このような基材１１の材料としては、ポリエチレンテレフタレート、ポリエチレン、ポリプロピレン、エチレン・酢酸ビニル共重合体等の樹脂からなるものが挙げられ、これらのうちの１種または２種以上の混合物を用いることができる。
　基材１１の粘着剤層１２側の面は、粘着剤層１２との密着性を高めるために、プライマー処理、コロナ処理、プラズマ処理等の表面処理が施されてもよい。
（２）物性等
　本実施形態に係る三次元集積積層回路製造用シート２において、基材１１の２３℃における引張弾性率は、１００ＭＰａ以上であることが好ましく、特に２００ＭＰａ以上であることが好ましく、さらには３００ＭＰａ以上であることが好ましい。また、当該引張弾性率は、５０００ＭＰａ以下であることが好ましく、特に１０００ＭＰａ以下であることが好ましく、さらには４００ＭＰａ以下であることが好ましい。基材１１の２３℃における引張弾性率が上記範囲内であることで、半導体ウエハに製造用シート２を貼付する際に、半導体ウエハに存在する貫通電極またはバンプを、接着剤層１３に良好に埋め込むことが可能となる。また、製造用シート２を、ダイシングシート一体型接着シートとする場合、基材１１の２３℃における引張弾性率が上記範囲内であることで、製造用シート２をエキスパンドして半導体チップ同士の間隔を拡げる際に、基材１１が破断しにくくなるため好ましい。なお、基材１１の２３℃における引張弾性率の測定方法は、後述する試験例に示す通りである。
　基材１１の厚さ（Ｔ１）は、特に限定されないものの、例えば、１０μｍ以上であることが好ましく、特に１５μｍ以上であることが好ましい。また、当該厚さ（Ｔ１）は、例えば、５００μｍ以下であることが好ましく、特に１００μｍ以下であることが好ましい。基材１１の厚さ（Ｔ１）が上記範囲であることで、前述した、基材１１の厚さ（Ｔ１）に対する接着剤層１２の厚さ（Ｔ２）の比（Ｔ２／Ｔ１）の値を、前述の範囲に設定し易くなり、半導体ウエハに製造用シート１，２を貼付する際のハンドリング性が優れたものとなる。その結果、品質に優れた積層回路を効果的に製造することが可能となる。
４．剥離シート
　剥離シート１４の構成は任意であり、例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステルフィルム、ポリプロピレン、ポリエチレン等のポリオレフィンフィルムなどのプラスチックフィルムが挙げられる。これらの剥離面（接着剤層１３と接する面）には、剥離処理が施されていることが好ましい。剥離処理に使用される剥離剤としては、例えば、シリコーン系、フッ素系、長鎖アルキル系等の剥離剤が挙げられる。
　剥離シートの厚さについては特に制限はないが、通常２０μｍ以上、２５０μｍ以下である。
５．三次元集積積層回路製造用シートの製造方法
　第１の実施形態に係る三次元集積積層回路製造用シート１は、従来の三次元集積積層回路製造用シートと同様に製造することができる。例えば、剥離シート１４を備える三次元集積積層回路製造用シート１を製造する場合、接着剤層１３を構成する材料、および所望によりさらに溶媒または分散媒を含有する塗工液を調製し、剥離シート１４の剥離面上に、ダイコーター、カーテンコーター、スプレーコーター、スリットコーター、ナイフコーター等によりその塗工液を塗布して塗膜を形成し、当該塗膜を乾燥させることにより製造用シート２を製造することができる。塗工液は、塗布を行うことが可能であればその性状は特に限定されず、接着剤層１３を形成するための成分を溶質として含有する場合もあれば、分散質として含有する場合もある。剥離シート１４は工程材料として剥離してもよいし、半導体ウエハに貼付するまでの間、接着剤層１３を保護していてもよい。
　また、三次元集積積層回路製造用シート１の両面に２層の剥離シート１４がそれぞれ積層された積層体の製造方法としては、前述の剥離シート１４の剥離面上に塗工液を塗布して塗膜を形成し、これを乾燥させて接着剤層１３と剥離シート１４とからなる積層体を形成し、この積層体の接着剤層１３における剥離シート１４とは反対の面を他の剥離シート１４の剥離面に貼付して、剥離シート１４／接着剤層１３／剥離シート１４からなる積層体を得ることができる。この積層体における剥離シート１４は工程材料として剥離してもよいし、半導体ウエハに貼付するまでの間、接着剤層１３を保護していてもよい。
　第２の実施形態に係る三次元集積積層回路製造用シート２は、従来の三次元集積積層回路製造用シート２と同様に製造することができる。例えば、接着剤層１３と剥離シート１４との積層体、および粘着剤層１２と基材１１との積層体をそれぞれ作製し、接着剤層１３と粘着剤層１２とが接するようにこれらの積層体を貼合することで、製造用シート２を得ることができる。
　接着剤層１３と剥離シート１４との積層体は、接着剤層１３を形成するための前述した塗工液を調製し、剥離シート１４の剥離面上に、前述した塗布方法により塗布して塗膜を形成し、当該塗膜を乾燥させることで得ることができる。
　上記溶媒としては、トルエン、酢酸エチル、メチルエチルケトンの有機溶媒等が挙げられる。これらの有機溶媒を配合して、適度な固形分濃度の溶液とすることで、接着剤層１３の厚さ（Ｔ２）のばらつきを抑制し、厚さ（Ｔ２）について前述の標準偏差を有する接着剤層１３を形成することが容易となる。特に、塗工液の固形分濃度は、塗工液を均一に塗工する観点から、５質量％以上であることが好ましく、特に１０質量％以上であることが好ましい。また、同様の観点から、当該固形分濃度は、５５質量％以下であることが好ましく、５０質量％以下であることが好ましい。当該固形分濃度が５質量％以上であることで、塗膜を形成する際にハジキ等の発生が抑制されるとともに、溶媒を十分乾燥させ易くなり、接着剤層１３の厚さや物性のばらつきをより抑制し易くなる。また、当該固形分濃度が５５質量％以下であることで、塗工液中のフィラーの凝集が抑制され、塗工液を送液し易くなり、塗布方向に垂直な方向に連続して発生する塗布ムラ（横段ムラ）の発生が抑制され、接着剤層１３の厚さのばらつきの発生をより抑制することができる。上記塗工液のＢ型粘度計により測定される２５℃における粘度は、２０ｍＰａ・ｓ以上であることが好ましく、特に２５ｍＰａ・ｓ以上であることが好ましい。また、当該粘度は、５００ｍＰａ・ｓ以下であることが好ましく、特に１００ｍＰａ・ｓ以下であることが好ましい。
　粘着剤層１２と基材１１との積層体は、粘着剤層１２を構成する材料、および所望によりさらに溶媒または分散媒を含有する塗工液を調製し、前述した塗布方法によって、基材１１の片面に塗布して塗膜を形成し、当該塗膜を乾燥させることで得ることができる。また、粘着剤層１２と基材１１との積層体の別の作製方法として、工程用剥離シートの剥離面上に粘着剤層１２を形成し、その後、当該粘着剤層１２を基材１１の片面に転写し、工程用剥離シートを粘着剤層１２から剥離することで、粘着剤層１２と基材１１との積層体を得てもよい。
〔三次元集積積層回路の製造方法〕
　本実施形態に係る三次元集積積層回路製造用シート１，２を使用して、三次元集積積層回路を製造することができる。以下に、その製造方法の例を説明する。
　最初に、貫通電極を有する半導体ウエハの片面に、本実施形態に係る三次元集積積層回路製造用シート１，２を貼付する。具体的には、三次元集積積層回路製造用シート１，２の接着剤層１３側の面を、半導体ウエハの片面に貼付する。ここで、本実施形態に係る三次元集積積層回路製造用シート１，２は、接着剤層１３を構成する材料の硬化前における９０℃溶融粘度が１．０×１００～５．０×１０５Ｐａ・ｓであるため、半導体ウエハの貫通電極による凹凸に良好に追従し、接着剤層１３と半導体ウエハとの界面におけるボイドの発生を抑制することができる。
　なお、貫通電極を有する半導体ウエハは、強度が弱い場合がある。そのため、仮固定材を介してサポートガラス等の支持体に固定することで、半導体ウエハを補強してもよい。この場合は、当該積層体の半導体ウエハ側の面と三次元集積積層回路製造用シート１，２とを貼り合わせた後に、仮固定材とともに支持体を剥離する。
　第１の実施形態に係る三次元集積積層回路製造用シート１を使用する場合、さらにダイシングシートを積層する。この場合、半導体ウエハに対してダイシングシートを先に貼付し、製造用シート１を、当該半導体ウエハにおけるダイシングシートとは反対側の面に貼付してもよい。また、半導体ウエハに対して製造用シート１を先に貼付し、ダイシングシートを、当該半導体ウエハにおける製造用シート１とは反対側の面に貼付してもよい。あるいは、半導体ウエハに対して製造用シート１を貼付して得た積層体の製造用シート１側の面に、ダイシングシートを貼付してもよい。一方、第２の実施形態に係る三次元集積積層回路製造用シート２を使用する場合、ダイシングシートをさらに積層する必要はなく、当該製造用シート２上において以下のダイシング工程を行うことができる。
　次に、半導体ウエハを個別のチップに切断する（ダイシング工程）。このとき、半導体ウエハとともに、接着剤層１３も切断する。ウエハの切断方法は特に限定されず、従来公知の種々のダイシング方法により行われる。例えば、ダイシングブレードを用いて半導体ウエハを切断する方法が挙げられる。また、レーザーダイシング等の他のダイシング方法を採用してもよい。
　ダイシング工程の後、半導体チップをピックアップする。このとき、当該半導体チップは、個片化された接着剤層１３が貼付した状態でピックアップされる。すなわち、接着剤層１３が貼付した半導体チップが、ダイシングシートの粘着剤層または三次元集積積層回路製造用シート２の粘着剤層１２から剥離されることになる。なお、粘着剤層１２がエネルギー線硬化性粘着剤から構成される場合には、ピックアップの前に、粘着剤層１２に対してエネルギー線を照射することが好ましい。これにより当該粘着剤の粘着力が低下するため、半導体チップのピックアップが容易となる。また、必要に応じて、ピックアップの前に、ダイシングシートまたは三次元集積積層回路製造用シート２をエキスパンドすることにより、半導体チップ同士の間隔を拡げてもよい。
　続いて、接着剤層付き半導体チップを、回路基板上に載置する。接着剤層付き半導体チップは、半導体チップ側の電極と回路基板上の電極とが対向するように位置合わせされ、回路基板上に載置される。
　さらに、接着剤層付き半導体チップと回路基板とを加熱・加圧した後、冷却する。これにより、半導体チップと回路基板とが、接着剤層１３を介して接着され、半導体チップの電極と回路基板におけるチップ搭載部の電極とが、半導体チップに形成された半田バンプを介し、電気的に接合される。半田接合の条件は、使用する金属組成物にもよるが、例えばＳｎ－Ａｇの場合、２００～３００℃で１～３０秒間加熱することが好ましい。
　半田接合が行われたら、半導体チップと回路基板との間に介在する接着剤層１３を硬化させる。硬化は、例えば、１００～２００℃で１～１２０分間加熱することにより行うことができる。また、かかる硬化工程は、加圧条件下で行ってもよい。また、かかる硬化工程は、上述の半田接合の工程で接着剤層１３の硬化が終了する場合には省略してもよい。
　続いて、上記のように回路基板上に接着された半導体チップ上に、新たな接着剤層付き半導体チップを積層する。このとき、新たな接着剤層付き半導体チップにおける接着剤層１３側の面と、回路基板上に積層された半導体チップにおける回路基板とは反対側の面とが接触し、且つ２つの半導体チップの貫通電極同士が電気的に接続されるように積層する。その後、新たに積層された半導体チップの貫通電極と、回路基板上に積層された半導体チップの貫通電極との間で半田接合を行い、さらに、これらの半導体チップ間に介在する接着剤層１３を硬化させる。このときの半田接合および接着剤層１３の硬化は、上述した方法および条件によって行うことができる。これにより、回路基板上に２つの半導体チップが積層されてなる積層体が得られる。
　以上のような、回路基板上に積層された半導体チップ上に接着剤層付き半導体チップを積層し、半田接合および接着剤層１３の硬化を行う手順を繰り返して、複数の半導体チップが接着剤層１３の硬化物で接着された積層回路を得ることができる。かかる積層回路においては、接着剤層１３の硬化物の平均線膨張係数が４５ｐｐｍ以下であるため、半導体チップと接着剤層１３の硬化物との間の応力発生が抑制される。そのため、例えば温度サイクル試験等の長期信頼性試験に付した後であっても、接続部での接続抵抗が変化し難く、高い信頼性を有するものとなる。
　なお、以上説明した積層回路の製造方法では、半導体チップを１つ積層するごとに、半田接合および接着剤層１３の硬化を行っているが、プロセスの効率化のために、半導体チップを複数積層した後に、これらの半導体チップ間における半田接合およびこれらの半導体チップ間に介在する接着剤層１３の硬化を最後に一括で行ってもよい。
　以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
　以下、実施例および試験例等を示すことにより本発明をさらに詳細に説明するが、本発明は下記の試験例等に何ら限定されるものではない。
〔実施例１～５，比較例１〕
　表１に示す構成成分を含有する組成物を、メチルエチルケトンにて固形分濃度が４０質量％となるように希釈し、塗工液を得た。当該塗工液の２５℃における粘度を、Ｂ型粘度計を用いて測定したところ、５０ｍＰａ・ｓであった。当該塗工液を、シリコーン処理された剥離フィルム（リンテック社製，ＳＰ－ＰＥＴ３８１０３１）上に塗布し、得られた塗膜をオーブンにて１００℃で１分間乾燥することで、厚さ４５μｍの接着剤層と剥離フィルムとからなる第１の積層体を得た。
　２－エチルヘキシルアクリレート８０質量部、メチルアクリレート１０質量部および２－ヒドロキシエチルアクリレート１０質量部を共重合してなるアクリル共重合体（重量平均分子量：７０万）１００質量部（固形分換算値；以下同じ）と、イソシアネート系架橋剤（ポリウレタン工業社製，コロネートＬ）１０質量部とを混合し、粘着剤組成物を調製した。
　上記のように得られた粘着剤組成物を、基材としてのエチレン－メタクリル酸共重合体（ＥＭＡＡ）フィルム（厚さ：１００μｍ）の片面に塗布し、塗膜を形成した。その後、塗膜を１００℃で１分間乾燥させた。これにより、厚さ１０μｍの粘着剤層と基材とからなる第２の積層体を得た。
　続いて、第１の積層体における接着剤層側の面と、第２の積層体における粘着剤層側の面とを貼り合わせることで、三次元集積積層回路製造用シートを得た。
〔実施例６〕
　表１に示す構成成分を含有する組成物を使用して第１の積層体を作製し、基材としてポリエチレンテレフタレート（厚さ：１００μｍ）を使用する以外、実施例１と同様に三次元集積積層回路製造用シートを製造した。
〔実施例７〕
　表１に示す構成成分を含有する組成物を、メチルエチルケトンにて固形分濃度が４０質量％となるように希釈し、塗工液を得た。当該塗工液の２５℃における粘度を、Ｂ型粘度計を用いて測定したところ、１５０ｍＰａ・ｓであった。当該塗工液を使用して接着剤層を形成し、基材の厚さを表２に記載されるように変更する以外は、実施例１と同様にして三次元集積積層回路製造用シートを得た。
〔比較例２〕
　表１に示す構成成分を含有する組成物を、メチルエチルケトンにて固形分濃度が５５質量％となるように希釈し、塗工液を得た。当該塗工液の２５℃における粘度を、Ｂ型粘度計を用いて測定したところ、１５０ｍＰａ・ｓであった。当該塗工液を使用して接着剤層を形成した以外は、実施例１と同様にして三次元集積積層回路製造用シートを得た。
〔比較例３〕
　表１に示す構成成分を含有する組成物を、メチルエチルケトンにて固形分濃度が５５質量％となるように希釈し、塗工液を得た。当該塗工液の２５℃における粘度を、Ｂ型粘度計を用いて測定したところ、１５０ｍＰａ・ｓであった。当該塗工液を使用して接着剤層を形成し、基材の厚さを表２に記載されるように変更する以外は、実施例１と同様にして三次元集積積層回路製造用シートを得た。
　ここで、表１に示す構成成分の詳細は以下の通りである。
高分子量成分
・ポリビニルアセタール樹脂：ガラス転移温度８６℃，重量平均分子量１３万
・ポリビニルブチラール樹脂：ガラス転移温度７１℃，重量平均分子量１１万
・ポリエステル樹脂：ガラス転移温度８３℃，重量平均分子量４万
・ビスフェノールＡ（ＢｉｓＡ）型フェノキシ樹脂：ガラス転移温度８４℃，重量平均分子量６万
・ビスフェノールＡ（ＢＰＡ）／ビスフェノールＦ（ＢＰＦ）共重合型フェノキシ樹脂：東都化成社製，製品名「ＺＸ－１３５６－２」，ガラス転移温度７１℃，重量平均分子量６万
・ポリアクリル酸エステル：ガラス転移温度－２８℃，重量平均分子量８０万
熱硬化性成分
・ビスフェノールＡ（ＢｉｓＡ）型エポキシ樹脂：エポキシ当量１８０－１９０ｇ／ｅｑ
・エポキシ樹脂１：トリス（ヒドロキシフェニル）メタン型固形エポキシ樹脂，ジャパンエポキシレジン社製，製品名「Ｅ１０３２Ｈ６０」，５％重量減少温度３５０℃，固形，融点６０℃
・エポキシ樹脂２：Ｂｉｓ－Ｆ型液状エポキシ樹脂，ジャパンエポキシレジン社製，製品名「ＹＬ－９８３Ｕ」，エポキシ当量１８４
・エポキシ樹脂３：長鎖Ｂｉｓ－Ｆ変性型エポキシ樹脂，ジャパンエポキシレジン社製，製品名「ＹＬ－７１７５」
・トリフェニルメタン型エポキシ樹脂：トリフェニルメタン型エポキシ樹脂，日本化薬社製，製品名「ＥＰＰＮ－５０２Ｈ」，エポキシ当量１６８
硬化触媒
・２ＰＨＺ－ＰＷ：２－フェニル－４，５－ジヒドロキシメチルイミダゾール，四国化成工業社製，製品名「２ＰＨＺ－ＰＷ」，融点２３０℃
・２ＭＺＡ－ＰＷ：２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン，四国化成工業社製，製品名「２ＭＺＡ－ＰＷ」，融点２５０℃
フラックス成分
・２－メチルグルタル酸：和光純薬工業社製，融点８０～８２℃
・アジピン酸：和光純薬工業社製，融点１５２℃
・ロジン誘導体：荒川化学工業製，軟化点１２４～１３４℃
無機フィラー
・表面修飾シリカフィラー：アドマテックス社製，製品名「アドマナノ」，平均粒径１００ｎｍ，最大粒子径４５０ｎｍ
　ここで、上記高分子量成分のガラス転移温度（Ｔｇ）は、パーキンエルマー社製ＤＳＣ（PYRIS Diamond DSC）を用い、昇降温速度１０℃／分で－７０℃から１５０℃の温度プロファイルでの測定を実施し、変曲点を確認しガラス転移温度を求めたものである。また、上記構成成分の重量平均分子量（Ｍｗ）は、ゲル浸透クロマトグラフ装置（東ソー社製，ＨＬＣ－８０２０）を用い、下記条件にて測定（ＧＰＣ測定）した標準ポリスチレン換算の重量平均分子量である。
＜ＧＰＣ測定条件＞
・カラム　　：「ＴＳＫ　ｇｕａｒｄ　ｃｏｌｕｍｎ　ＨＸＬ－Ｌ」、「ＴＳＫ　ｇｅｌ　Ｇ２５００ＨＸＬ」、「ＴＳＫ　ｇｅｌ　Ｇ２０００ＨＸＬ」、「ＴＳＫ　ｇｅｌ　Ｇ１０００ＨＸＬ」（いずれも東ソー社製）を順次連結したもの
・カラム温度：４０℃
・展開溶媒　：テトラヒドロフラン
・流速　　　：１．０ｍＬ／ｍｉｎ
・検出器　　：示差屈折計
・標準試料　：ポリスチレン
〔試験例１〕９０℃溶融粘度の測定
　実施例および比較例で作製した第１の積層体を使用して、接着剤層を複数積層することにより、厚さ１５ｍｍの測定用サンプルを作製した。得られた測定用サンプルについて、フローテスター（島津製作所社製，ＣＦＴ－１００Ｄ）を用い、荷重５０ｋｇｆ、温度範囲５０～１２０℃、昇温速度１０℃／ｍｉｎの条件で溶融粘度を測定した。９０℃における溶融粘度の値を表２に示す。
〔試験例２〕平均線膨張係数の測定
　実施例および比較例で作製した第１の積層体を、１５×４．５ｍｍに切断し、測定用サンプルとした。得られたサンプルを１６０℃で１時間処理することにより接着剤層を硬化させた。得られた硬化物について、熱機械分析装置（ブルカー・エイエックス社製，ＴＭＡ４０３０ＳＡ）を用い、荷重２ｇ、温度範囲０～３００℃、昇温速度５℃／ｍｉｎの条件にて線膨張係数を測定した。得られた結果より、０～１３０℃での平均線膨張係数を算出した。結果を表２に示す。
〔試験例３〕硬化物のガラス転移温度の測定
　実施例および比較例で作製した第１の積層体を、５×２０ｍｍに切断し、測定用サンプルとした。得られたサンプルを１６０℃で１時間処理することにより接着剤層を硬化させた。得られた硬化物について、動的粘弾性測定機器（ティー・エイ・インスツルメント社製，ＤＭＡ Ｑ８００）を使用し、周波数１１Ｈｚ、振幅１０μｍ、昇温速度３℃／分で、０℃から３００℃まで昇温させたときの引張モードによる粘弾性を測定し、この測定で得られたｔａｎδ（損失弾性率／貯蔵弾性率）の最大点の温度をガラス転移温度（Ｔｇ）とした。測定結果を表２に示す。
〔試験例４〕５％質量減少温度の測定
　実施例および比較例で作製した第１の積層体を、１５×４．５ｍｍに切断し、測定用サンプルとした。得られたサンプルを１６０℃で１時間処理することにより接着剤層を硬化させた。得られた硬化物について、ＪＩＳ　Ｋ７１２０：１９８７に準拠して、示差熱・熱重量同時測定装置（島津製作所社製，ＤＴＧ－６０）を用い、流入ガスを窒素として、ガス流入速度１００ｍｌ／ｍｉｎ、昇温速度２０℃／ｍｉｎで、４０℃から５５０℃まで昇温させて熱重量測定を行った。得られた熱重量曲線に基づいて、温度１００℃での質量に対して質量が５％減少する温度（５％質量減少温度）を求めた。結果を表２に示す。
〔試験例５〕接着剤層の厚さおよび当該厚さの標準偏差の測定
　実施例および比較例で作製した第１の積層体について、接着剤層の厚さ（Ｔ２）を、５０ｍｍ間隔で合計１００点測定した。この測定結果に基づいて、厚さ（Ｔ２）の平均値（μｍ）および厚さ（Ｔ２）の標準偏差（μｍ）を算出した。結果を表２に示す。
〔試験例６〕接着剤層の硬化後の２３℃における貯蔵弾性率の測定
　試験例３における、硬化後の接着剤層の粘弾性の測定結果から、接着剤層の硬化後の２３℃における貯蔵弾性率（ＭＰａ）を読み取った。結果を表２に示す。
〔試験例７〕粘着剤層の２３℃における貯蔵弾性率の測定
　実施例および比較例で調製した粘着剤組成物を、シリコーン処理された剥離シートフィルム（リンテック社製，ＳＰ－ＰＥＴ３８１０３１）上に塗布し、得られた塗膜を乾燥することで、粘着剤層を形成した。その後、形成した粘着剤層を複数積層することにより、厚さ８００μｍの粘着剤層の積層体を得た。この粘着剤層の積層体を直径１０ｍｍの円形に打ち抜き、これを測定用試料とした。
　動的粘弾性測定装置（ティー・エイ・インスツルメント社製，ＡＲＥＳ）により、周波数１Ｈｚ、測定温度範囲－５０～１５０℃、昇温速度３℃／ｍｉｎの条件で貯蔵弾性率（Ｐａ）を測定した。結果を表２に示す。
〔試験例８〕基材の２３℃における引張弾性率の測定
　実施例および比較例で用いた基材を１５ｍｍ×１４０ｍｍの試験片に裁断し、ＪＩＳ Ｋ７１２７：１９９９に準拠して、２３℃における引張弾性率を測定した。具体的には、上記試験片を、引張試験機（島津製作所社製，オートグラフＡＧ－ＩＳ ５００Ｎ）にて、チャック間距離１００ｍｍに設定した後、２００ｍｍ／ｍｉｎの速度で引張試験を行い、引張弾性率（ＭＰａ）を測定した。結果を表２に示す。
〔試験例９〕示差走査熱量分析法による発熱開始温度および発熱ピーク温度の測定
　実施例および比較例で作製した第１の積層体を使用して、接着剤層を複数積層することにより、厚さ１５ｍｍの測定用サンプルを作製した。得られた測定用サンプルを、示差走査熱量計（ＴＡインスツルメント社製，Ｑ２０００）を用いて、昇温速度１０℃／分で常温から３００℃まで加熱した。これにより得られるＤＳＣ曲線から、発熱が開始する温度（発熱開始温度）（ＴＳ）、および発熱ピーク温度（ＴＰ）を求めた。結果を表２に示す。
〔試験例１０〕温度サイクル試験
　一方の面にバンプが形成され、他方の面にパッドが形成されている評価用ウエハを用意し、フルオートマルチウエハマウンタ（リンテック社製，ＲＡＤ－２７００Ｆ／１２）を用いて、当該評価用ウエハのバンプが形成されている側の面に、実施例および比較例で製造した三次元集積積層回路製造用シートを貼付し、さらにリングフレームに固定した。
　続いて、フルオートダイシングソー（ディスコ社製，ＤＦＤ６５１）を用いて、接着剤層とともに評価用ウエハをダイシングし、平面視で７．３ｍｍ×７．３ｍｍのサイズを有するチップに個片化した。
　次いで、フリップチップボンダー（東レエンジニアリング社製，ＦＣ３０００Ｗ）を用いて、個片化された接着剤層とともにチップをピックアップした後、基板にフリップチップボンディングした。その後、基板上に仮置きした第１段目のチップ上に、第２段目の接着剤層付きチップをフリップチップボンディングした。この手順を繰り返し、基板上に合計５段のチップが積層されてなる半導体装置を作製した。
　得られた半導体装置を、－５５℃，１０分および１２５℃，１０分を１サイクルとする環境下に１０００サイクル付す温度サイクル試験を行った。当該試験前後の半導体装置について、半導体チップ間の接続抵抗値をデジタルマルチメーターで測定し、試験前の半導体装置における接続抵抗値に対する、試験後の半導体装置における接続抵抗値の変化率を測定した。そして、以下の評価基準に従って接続信頼性を評価した。結果を表２に示す。
　○：接続抵抗値の変化率が２０％以下である。
　×：接続抵抗値の変化率が２０％超である。
〔試験例１１〕埋込性の評価
　試験例１０に記載される方法により半導体装置を複数製造した。これらの半導体装置から無作為に選択した５個の半導体装置の４側面をデジタル顕微鏡で観察し、バンプにおけるクラックの発生の有無、および接着剤層へのバンプの埋め込みの状態を確認するとともに、それぞれの面における積層方向の厚さを測定した。これらの結果に基づいて、以下の評価基準に従って、実施例および比較例で得た三次元集積積層回路製造用シートにおけるバンプの埋込性を評価した。結果を表２に示す。
　○：５個の半導体装置全てにおいて、バンプにクラックが発生しておらず、バンプが接着剤層に良好に埋め込まれており、積層方向の厚さが４側面間で同一である。
　×：５個の半導体装置のうち、バンプにクラックが発生しているか、接着剤層へのバンプの埋め込みが不十分であるか、または積層方向の厚さが４側面間で同一でないものがある。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　表２から分かるように、実施例で得られた三次元集積積層回路製造用シートは、温度サイクル試験の結果が良好であり、高い接続信頼性を有するものであった。また、実施例で得られた三次元集積積層回路製造用シートは、バンプの埋込性にも優れていた。
　本発明に係る三次元集積積層回路製造用シートは、半導体チップ同士を接続したときに高い接続信頼性を有するため、種々の半導体チップを接合するのに好適に利用することができる。
１，２…三次元集積積層回路製造用シート
　１１…基材
　１２…粘着剤層
　１３…接着剤層
　１４…剥離シート

Claims (15)

  1. 　貫通電極を有する複数の半導体チップの間に介在され、前記複数の半導体チップを相互に接着し、三次元集積積層回路とするために用いられる三次元集積積層回路製造用シートであって、
    　前記三次元集積積層回路製造用シートは、少なくとも硬化性の接着剤層を備え、
    　前記接着剤層を構成する材料は、硬化前における９０℃での溶融粘度が１．０×１００～５．０×１０５Ｐａ・ｓであり、硬化物の０～１３０℃における平均線膨張係数が４５ｐｐｍ以下である
    ことを特徴とする三次元集積積層回路製造用シート。
  2. 　前記接着剤層を構成する材料の硬化物は、ガラス転移温度が１５０℃以上、３５０℃以下であることを特徴とする請求項１に記載の三次元集積積層回路製造用シート。
  3. 　前記接着剤層を構成する材料の硬化物は、熱重量測定による５％質量減少温度が３５０℃以上であることを特徴とする請求項１または２に記載の三次元集積積層回路製造用シート。
  4. 　前記接着剤層の厚さ（Ｔ２）の標準偏差は、２．０μｍ以下であることを特徴とする請求項１～３のいずれか一項に記載の三次元集積積層回路製造用シート。
  5. 　前記接着剤層の硬化後の２３℃における貯蔵弾性率は、１．０×１０２ＭＰａ以上、１．０×１０５ＭＰａ以下であることを特徴とする請求項１～４のいずれか一項に記載の三次元集積積層回路製造用シート。
  6. 　前記接着剤層は、示差走査熱量分析法により昇温速度１０℃／分で測定される発熱開始温度（ＴＳ）が、７０℃～１５０℃の範囲内であり、発熱ピーク温度（ＴＰ）が、ＴＳ＋５～６０℃であることを特徴とする請求項１～５のいずれか一項に記載の三次元集積積層回路製造用シート。
  7. 　前記接着剤層を構成する材料は、熱硬化性成分、高分子量成分、硬化剤および硬化触媒を含有することを特徴とする請求項１～６のいずれか一項に記載の三次元集積積層回路製造用シート。
  8. 　前記接着剤層を構成する材料は、フラックス成分を含有することを特徴とする請求項１～７のいずれか一項に記載の三次元集積積層回路製造用シート。
  9. 　前記接着剤層を構成する材料は、無機フィラーを含有することを特徴とする請求項１～８のいずれか一項に記載の三次元集積積層回路製造用シート。
  10. 　前記三次元集積積層回路製造用シートは、前記接着剤層の片面側に積層された粘着剤層と、前記粘着剤層における前記接着剤層とは反対の面側に積層された基材とをさらに備えることを特徴とする請求項１～９のいずれか一項に記載の三次元集積積層回路製造用シート。
  11. 　前記基材の厚さ（Ｔ１）に対する前記接着剤層の厚さ（Ｔ２）の比（Ｔ２／Ｔ１）は、０．０１以上、１．５以下であることを特徴とする請求項１０に記載の三次元集積積層回路製造用シート。
  12. 　前記粘着剤層の２３℃における貯蔵弾性率は、１×１０３Ｐａ以上、１×１０９Ｐａ以下であることを特徴とする請求項１０または１１に記載の三次元集積積層回路製造用シート。
  13. 　前記基材の２３℃における引張弾性率は、１００ＭＰａ以上、５０００ＭＰａ以下であることを特徴とする請求項１０～１２のいずれか一項に記載の三次元集積積層回路製造用シート。
  14. 　前記粘着剤層と前記基材とからなる積層体は、ダイシングシートであることを特徴とする請求項１０～１３のいずれか一項に記載の三次元集積積層回路製造用シート。
  15. 　請求項１～９のいずれか一項に記載の三次元集積積層回路製造用シートの前記接着剤層の片面または請求項１０～１４のいずれか一項に記載の三次元集積積層回路製造用シートの前記接着剤層における前記粘着剤層とは反対の面と、貫通電極を備えた半導体ウエハの少なくとも一方の面とを貼合する工程、
    　前記半導体ウエハを、前記三次元集積積層回路製造用シートの前記接着剤層とともにダイシングし、接着剤層付き半導体チップに個片化する工程、
    　個片化された複数の前記接着剤層付き半導体チップを、前記貫通電極同士が電気的に接続され且つ前記接着剤層と前記半導体チップとが交互に配置されるように複数積層して、半導体チップ積層体を得る工程、および
    　前記半導体チップ積層体における前記接着剤層を硬化して、前記半導体チップ積層体を構成する前記半導体チップ同士を接着する工程
    を含むことを特徴とする三次元集積積層回路の製造方法。
PCT/JP2017/005141 2016-04-05 2017-02-13 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法 WO2017175480A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780004485.3A CN108475670B (zh) 2016-04-05 2017-02-13 三维集成层叠电路制造用片及三维集成层叠电路的制造方法
KR1020187021489A KR102571295B1 (ko) 2016-04-05 2017-02-13 삼차원 집적 적층 회로 제조용 시트 및 삼차원 집적 적층 회로의 제조 방법
JP2017528241A JP6174292B1 (ja) 2016-04-05 2017-02-13 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016076187 2016-04-05
JP2016-076187 2016-04-05

Publications (1)

Publication Number Publication Date
WO2017175480A1 true WO2017175480A1 (ja) 2017-10-12

Family

ID=60000383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/005141 WO2017175480A1 (ja) 2016-04-05 2017-02-13 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法

Country Status (3)

Country Link
KR (1) KR102571295B1 (ja)
TW (1) TWI701800B (ja)
WO (1) WO2017175480A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111684623A (zh) * 2018-06-20 2020-09-18 株式会社Lg化学 具有电极接片与集流体之间改进的连接结构的电极组件及该电极组件的制造方法
CN111712946A (zh) * 2018-06-20 2020-09-25 株式会社Lg化学 在电极接片与集流体之间具有改进的连接结构的电极组件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2011063678A (ja) * 2009-09-16 2011-03-31 Toray Ind Inc 半導体用接着組成物、それを用いた半導体装置
JP2011187571A (ja) * 2010-03-05 2011-09-22 Nitto Denko Corp ダイシング・ダイボンドフィルム
JP2012216837A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
JP2013203795A (ja) * 2012-03-27 2013-10-07 Lintec Corp 接着剤組成物、接着シートおよび半導体装置の製造方法
WO2014069638A1 (ja) * 2012-11-05 2014-05-08 リンテック株式会社 粘着シート
JP2014197675A (ja) * 2013-03-07 2014-10-16 住友ベークライト株式会社 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101939825B (zh) * 2008-02-07 2013-04-03 住友电木株式会社 半导体用膜、半导体装置的制造方法以及半导体装置
EP2693476A4 (en) * 2011-03-31 2014-10-15 Mitsubishi Chem Corp LAMINATED THREE-DIMENSIONAL INTEGRATED CIRCUIT AND INTERLAYER LOAD MATERIAL FOR INTEGRATED LAMINATED THREE-DIMENSIONAL CIRCUIT
JP2013033952A (ja) 2011-06-29 2013-02-14 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP2016035971A (ja) 2014-08-01 2016-03-17 積水化学工業株式会社 貫通電極付き半導体チップ用接着フィルム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2011063678A (ja) * 2009-09-16 2011-03-31 Toray Ind Inc 半導体用接着組成物、それを用いた半導体装置
JP2011187571A (ja) * 2010-03-05 2011-09-22 Nitto Denko Corp ダイシング・ダイボンドフィルム
JP2012216837A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
JP2013203795A (ja) * 2012-03-27 2013-10-07 Lintec Corp 接着剤組成物、接着シートおよび半導体装置の製造方法
WO2014069638A1 (ja) * 2012-11-05 2014-05-08 リンテック株式会社 粘着シート
JP2014197675A (ja) * 2013-03-07 2014-10-16 住友ベークライト株式会社 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111684623A (zh) * 2018-06-20 2020-09-18 株式会社Lg化学 具有电极接片与集流体之间改进的连接结构的电极组件及该电极组件的制造方法
CN111712946A (zh) * 2018-06-20 2020-09-25 株式会社Lg化学 在电极接片与集流体之间具有改进的连接结构的电极组件及其制造方法
US12015177B2 (en) 2018-06-20 2024-06-18 Lg Energy Solution, Ltd. Electrode assembly with improved connection between current collector and electrode tab and method of manufacturing the same

Also Published As

Publication number Publication date
KR20180131528A (ko) 2018-12-10
TWI701800B (zh) 2020-08-11
TW201803080A (zh) 2018-01-16
KR102571295B1 (ko) 2023-08-25

Similar Documents

Publication Publication Date Title
JP6670156B2 (ja) 回路部材接続用シートおよび半導体装置の製造方法
JP6536919B2 (ja) 半導体接着用樹脂組成物および半導体用接着フィルムおよびダイシングダイボンディングフィルム
WO2013008757A1 (ja) ダイシングテープ一体型接着シート、半導体装置、多層回路基板及び電子部品
TW201421553A (zh) 半導體裝置之製造方法及半導體裝置
JP2005303275A (ja) ダイシングダイボンドシート
JP5115096B2 (ja) 接着フィルム
JP2012089630A (ja) 半導体用フィルムおよび半導体装置
JP2012167174A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JPWO2020013250A1 (ja) 半導体装置の製造方法、熱硬化性樹脂組成物及びダイシング・ダイボンディング一体型フィルム
JP3754700B1 (ja) 半導体用接着フィルム及びこれを用いた半導体装置
JP2018145346A (ja) 回路部材接続用シートおよび半導体装置の製造方法
WO2017175480A1 (ja) 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
TW201446923A (zh) 底部塡充用接著膜、背面硏削用帶一體型底部塡充用接著膜、切割帶一體型底部塡充用接著膜及半導體裝置
WO2017175481A1 (ja) 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
JP2012195414A (ja) ダイシングテープ一体型接着シート、多層回路基板、電子部品及び半導体装置
JP6174292B1 (ja) 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
JP6174293B1 (ja) 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
JP2012216651A (ja) 半導体装置
WO2017090439A1 (ja) 回路部材接続用樹脂シート
JP2012094586A (ja) 半導体装置の製造方法
WO2015046082A1 (ja) 半導体装置の製造方法
WO2017090440A1 (ja) 回路部材接続用樹脂シート
CN112673071B (zh) 非导电膜和半导体层合体的制造方法
JP2022503600A (ja) 非導電性フィルムおよび半導体積層体の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017528241

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20187021489

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17778859

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17778859

Country of ref document: EP

Kind code of ref document: A1