CN103430284A - 降低在多道炉中生长的半导体结晶片的电阻率范围的方法 - Google Patents

降低在多道炉中生长的半导体结晶片的电阻率范围的方法 Download PDF

Info

Publication number
CN103430284A
CN103430284A CN2011800645735A CN201180064573A CN103430284A CN 103430284 A CN103430284 A CN 103430284A CN 2011800645735 A CN2011800645735 A CN 2011800645735A CN 201180064573 A CN201180064573 A CN 201180064573A CN 103430284 A CN103430284 A CN 103430284A
Authority
CN
China
Prior art keywords
type dopant
growth
area
crucible
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800645735A
Other languages
English (en)
Inventor
布莱恩·D·科尔南
加里·J·塔尔诺斯基
黄卫东
斯科特·瑞茨玛
克里斯汀·理查森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evergreen Solar Inc
Original Assignee
Evergreen Solar Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Evergreen Solar Inc filed Critical Evergreen Solar Inc
Publication of CN103430284A publication Critical patent/CN103430284A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/007Pulling on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)
  • Silicon Compounds (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明公开了一种用于降低在多道生长炉中生产的半导体结晶片的电阻率范围的方法。提供了一种用于生长结晶片的炉,其包括具有材料导入区和包括多个晶体片生长道的晶体生长区的坩埚。所述坩埚被配置成产生从所述材料导入区朝向离材料导入区最远的晶体片生长道的总体单向的材料流动。将以高于痕量的量掺杂有p-型掺杂剂和n-型掺杂剂两者的硅导入到所述材料导入区中。掺杂的硅在坩埚中形成被称为熔体的熔融物质。在所述晶体生长区的每个生长道处从所述熔体形成结晶片。对所述硅进料进行共掺杂能够降低在各条道中形成的结晶片之间的电阻率变动。

Description

降低在多道炉中生长的半导体结晶片的电阻率范围的方法
技术领域
总的来说,本发明涉及结晶片半导体的制造,更具体来说,本发明涉及降低在多道结晶片生长炉的不同道中制造的结晶片的性质变动。
背景技术
结晶片半导体晶体可以形成各种电子装置的基础。例如,马萨诸塞州Marlborough的Evergreen Solar,Inc.从结晶片半导体晶体形成太阳能电池,Evergreen Solar将所述晶体命名为STRING RIBBONTM晶体。
硅片的连续生长消除了对批量生产的硅进行切割以形成晶片的需要。例如,在一种实施方式中,将两条高温材料的细丝通过坩埚的底部向上导入,所述坩埚包括一浅层被称为“熔体”的熔融硅。放下晶种至熔体中,使其与两条细丝相连,然后将其从熔体向上竖直拉出。在晶种底端与熔体之间的界面处形成弯液面,并且熔融硅在紧靠熔体上方凝固成固体片。细丝起到使生长中的片的边缘稳定的作用。在此以其全文引为参考的美国专利号7,507,291,描述了一种在单个坩埚中同时生长多个用细丝稳定的结晶片的方法。每个片生长在多道炉的“道”中。因此,与在单道炉中制造结晶片相比,制造晶片的成本降低了。
在多道炉中,所述道被安排成使得硅进料邻近第一道被导入、其流过第一道、然后以逐步方式流过后续的道,每个结晶片将掺有不同浓度的掺杂元素。这种变化性是由于每种掺杂剂在固相(结晶片)和液相(熔体)中的溶解性差异造成的。每种掺杂剂以与熔体中的存在量不同的量掺入到结晶片中,正如具体掺杂剂的偏析系数所度量的。大多数元素在Si中的偏析系数小于1。偏析系数是固化片中的掺杂剂浓度与液相中的掺杂剂浓度之比。由于掺杂元素的偏析系数小于1,每种掺杂剂在结晶片中的量小于在形成它的液体中的量。由于每种掺杂剂的偏析系数小于1,当将结晶片从熔体中提取出来时,熔体中每种掺杂剂的浓度最初将升高。随着时间将达到稳态条件,这时熔体中掺杂剂的浓度恒定,并且被移除到带状物中的掺杂剂的量等于进料中供应的掺杂剂的量。
此外,当熔体从材料导入点通过每个生长道以总体单向方式流动时,固相和液相之间的这种溶解性差异引起熔体中的掺杂剂浓度从进料导入点起随着道的位置而增加。具体掺杂剂的偏析系数差异引起在炉的不同道中生产的结晶片之间电阻率的进一步变动。结晶片的电阻率取决于晶体中掺杂元素的净载流子浓度。例如,硼和磷是在硅晶片加工中使用的典型掺杂元素。当净载流子浓度p-n>0时,晶片为p-型,其中p是空穴浓度,n是电子浓度。当p-n<0时,硅晶片为n-型。对于低浓度[B]和[P]——其中[X]是晶片中元素“X”的浓度——来说,通常假设所有载流子被完全电离,并且p-n=[B]-[P]。因此,当[B]-[P]>0时,硅晶片为p-型,而当[B]-[P]<0,硅晶片为n-型。由于偏析系数的差异,从熔体萃取到结晶片中的硼的量比磷更大。这意味着当[P]非常小时,对于在最接近硅进料导入点的道中生长的结晶片来说,[B]-[P]将小于在最远离进料导入点的道中生长的结晶片的[B]-[P]。得到的熔体中掺杂剂浓度的分布情况,将使在不同道中生产的片具有一定范围的电阻率,这在所述片被加工成光伏太阳能电池时,能够影响每个片将光转化成电的效率。
本发明优选实施方式的概述
在本发明的实施方式中,在多道炉中生长结晶半导体片。所述炉包括配置有材料导入区和包括多个晶体片生长道的晶体生长区的坩埚。所述坩埚被配置成产生从所述导入区朝向离材料导入区最远的晶体片生长道的总体单向的材料流动。在所述材料导入区处接收用p-型掺杂剂和n-型掺杂剂共掺杂的硅。所述n-型掺杂剂与所述p-型掺杂剂的以重量计的浓度比超过0.1。掺杂的硅在坩埚中形成熔体,并且在至少一个结晶片生长道中从所述熔体生长p-型结晶片。将硅与适合水平的掺杂剂共掺杂能够减少在所述炉的各个道中生长的结晶片之间的电导率变动。在本发明的一种特定实施方式中,所述p-型掺杂剂是硼,所述n-型掺杂剂是磷,并且磷与硼以重量计的浓度比在0.4至1.0的范围内。在本发明的另一种特定实施方式中,p-型掺杂剂是硼,n-型掺杂剂是砷,并且砷与硼以重量计的浓度比在0.9至2.5的范围内。
在本发明的另一种实施方式中,在多道炉中生长结晶半导体片。所述炉包括配置有材料导入区和包括多个晶体片生长道的晶体生长区的坩埚。所述坩埚被配置成产生从所述导入区朝向离材料导入区最远的晶体片生长道的总体单向的材料流动。在所述材料导入区处接收用p-型掺杂剂和n-型掺杂剂共掺杂的硅。所述p-型掺杂剂与所述n-型掺杂剂的以重量计的浓度比超过0.1。掺杂的硅在坩埚中形成熔体,并且在至少一个结晶片生长道中从所述熔体生长n-型结晶片。将硅与适合水平的掺杂剂共掺杂能够减少在所述炉的各个道中生长的结晶片之间的电导率变动。在本发明的一种特定实施方式中,所述p-型掺杂剂是镓,所述n-型掺杂剂是磷,并且镓与磷以重量计的浓度比在4.0至30.0的范围内。在本发明的另一种特定实施方式中,p-型掺杂剂是镓,n-型掺杂剂是砷,并且镓与砷以重量计的浓度比在1.0至13.0的范围内。
在本发明的另一种优选实施方式中,在多道炉中生长结晶半导体片。所述炉包括配置有材料导入区和包括多个晶体片生长道的晶体生长区的坩埚。所述坩埚被配置成产生从所述导入区朝向离材料导入区最远的晶体片生长道的总体单向的材料流动。在所述材料导入区处接收用p-型掺杂剂和n-型掺杂剂共掺杂的硅。所述p-型掺杂剂和n-型掺杂剂以超过痕量的量存在于进料中。掺杂的硅在坩埚中形成熔体,并且在至少一个结晶片生长道中从所述熔体生长结晶片。将硅与适合水平的掺杂剂共掺杂能够减少在所述炉的各个道中生长的结晶片之间的电导率变动。
在本发明的另一种实施方式中,任何上述实施方式还可以在坩埚中包括材料移除区,不少于0.5%的在材料导入区处导入的材料在材料移除区中被移除。这样的材料移除主要减少所述结晶片中的金属杂质。
附图简述
通过参考下面的详细描述并同时参考附图,本发明的上述特点将更容易理解,在所述附图中:
图1示意显示了能够实施本发明的示例性实施方式的结晶片生长炉;
图2示意显示了图1中示出的生长炉的局部剖视图;
图3A示意显示了被配置成与本发明的示例性实施方式一起使用的坩埚;
图3B示意显示了含有液体硅并生长多个结晶片的坩埚;以及
图4示出了根据本发明的示例性实施方式形成结晶片的过程。
具体实施方式的详细描述
本申请与题为“形成晶体的***和方法”(System and Method ofForming a Crystal)的美国专利申请系列号11/741,372相关,在此以其全文引为参考。
在本发明的优选实施方式中,提供了一种减少在多道生长炉中生产的半导体结晶片的电阻率变动的方法。提供了一种用于生长结晶片的炉,其包括具有材料导入区和包括多个晶体片生长道的晶体生长区的坩埚。所述坩埚被配置成产生从所述导入区朝向离材料导入区最远的晶体片生长道的总体单向的材料流动。将以高于痕量的量掺杂有p-型掺杂剂和n-型掺杂剂两者的硅导入到所述材料导入区中。掺杂的硅在坩埚中形成被称为熔体的熔融物质。在所述晶体生长区的每个生长道处形成结晶片。硅进料与适合水平的掺杂剂的共掺杂能够降低在各条道处形成的结晶片之间的电阻率变动。所述坩埚可以任选具有材料移除区,在那里将熔融材料从坩埚中移除。所述结晶片生长道通常位于所述材料移除区与所述材料导入区之间。
图1示意显示了可以与本发明的示例性实施方式一起使用的结晶片生长炉10。除了其他部件之外,炉10具有外罩12,其形成基本上不含氧气(以防止燃烧)的密封内部空间。内部空间不含氧气,但是具有一定浓度的另一种气体例如氩气或气体的组合。除了其他部件之外,外罩内部空间还含有坩埚14和其他部件(它们中的一些在下面讨论),用于基本上同时生长4个硅结晶片32。结晶片32可以是广泛的各种晶体类型中的任一种,例如多晶体、单晶体、聚晶体、微晶体或半晶体。外罩12中的进料入口18提供了将硅进料导入内部坩埚14的手段,同时任选的窗口16允许检查内部部件。
应该指出,对硅结晶片32的讨论是示例性的。例如,晶体可以从硅之外的材料或硅与某些其他材料的组合来形成。作为另一个实例,示例性实施方式可以形成非结晶片。此外,尽管对本发明的示例性实施方式进行描述所针对的是具有4个生长道并且所述结晶片大体上彼此并列平行排成一线的炉,但其他实施方式可以使用更多的生长道或更少的生长道,并且生长道相对于彼此的布置可以不同。
图2示意显示了图1中示出的结晶片生长炉10的部分剖视图。除了其他部件之外,该视图示出了上面提到的坩埚14,其承载在外罩12内的内部平台20上,并具有基本上平坦的顶表面。如图3A中所示,坩埚14具有细长形状,并具有沿着其长度并行排列的用于生长硅结晶片32的区域。尽管对本发明的示例性实施方式进行描述所针对的是具有4个生长道并且所述结晶片大体上彼此并列平行排成一线的该示例性炉,但与本发明实施方式一起使用的其他炉可以使用更多的生长道或更少的生长道,并且生长道相对于彼此的布置可以不同。
坩埚14由石墨形成,并电阻加热至能够将硅维持在高于其熔点的温度。为了提高坩埚中的单向液体流动,坩埚14具有比其宽度大得多的长度。例如,坩埚14的长度可以比其宽度大3倍或以上。当然,在其他情况下,坩埚14不以这种方式伸长。例如,坩埚14可以具有多少有点正方形的形状或者非矩形形状。
坩埚14可以被视为具有三个分开但毗邻的区域,即1)用于从外罩进料入口18接收硅进料的导入区22,2)用于生长4个结晶片32的晶体区24,以及3)用于移除坩埚14所包含的一部分熔融硅(即进行排出操作)的移除区26。在所示的示例性炉中,移除区26具有便于硅移除的端口34。然而,正如在下面详细讨论的,其他示例性炉不具有这样的端口34。
晶体区24可以被视为形成4个分开的晶体子区域,其各自生长单个结晶片32。就此而言,每个晶体子区域具有一对细丝孔28,分别用于接收最终形成生长的硅结晶片32的边缘区域的两个高温细丝。然而,每个子区域还可以被视为由一对任选的流动控制脊30限定。因此,每个子区域具有形成其边界的一对脊30,以及用于接收细丝的一对细丝孔28。如图3B中所示,中间晶体子区域与相邻的晶体子区域共有脊30。此外,除了分隔晶体子区域之外,脊30还存在对熔融硅流动的一定程度的流体阻力,因此提供了控制流体沿着坩埚14流动的手段。
图3B示意显示了具有浅周壁31的坩埚14的实例。此外,该图示出了含有液体硅并生长4个硅片晶体32的坩埚14的实施方式。正如所示,最接近导入区22的被称为第一子区域的晶体子区域生长“片D”,而第二子区域生长“片C”。第三子区域生长“片B”,最接近移除区26的第四子区域生长“片A”。正如本技术领域的专业人员已知的,可以通过引导两个高温材料细丝通过坩埚14中的细丝孔28,来进行硅结晶片的连续生长。细丝使生长中的结晶片32的边缘稳定,并且正如上面指出的,最终形成生长中的结晶片32的边缘区域。
正如在图3B中所示的,向上拉出的熔融硅与细丝和现有的凝固结晶片32在紧邻熔融硅顶表面的上方整合。在该位置(被称为“界面”)处,固体结晶片32通常从其结晶结构中排出一部分杂质。除了其他成分之外,这样的杂质可以包括铁、碳和钨。因此,杂质被排回到熔融硅中,由此提高晶体区24内的杂质浓度。在该过程中,优选以非常低速率将每个结晶片32从熔融硅中抽出。例如,可以以每分钟约1英寸的速率从熔融硅中拉出每个结晶片32。
坩埚14被构造成使熔融硅以非常低的速率从导入区22流向移除区26。如果该流速太高,生长的带状物下方的熔体区域将经受高混合力。正是这种低流速,使熔融硅内的一部分杂质、包括被生长的晶体所排出的杂质从晶体区24向移除区26流动。
几种因素对熔融硅向移除区26的流动速率有贡献。这些因素中的每一个都涉及向坩埚14添加硅或从其中移除硅。具体来说,这些因素中的第一个是由细丝通过熔体向上物理移动所引起的硅的移除。例如,以每分钟1英寸的速率移除4个片状晶体32,其中每个片状晶体32具有约3英寸的宽度和约190微米至约300微米之间范围内的厚度,则每分钟移除约3克熔融硅。这些影响流速的因素中的第二个是从移除区26选择性移除/排出熔融硅。
因此,为了维持基本上恒定的熔体高度,***根据坩埚14中的所需熔体高度添加新的硅进料。就此而言,除了其他方式之外,***可以检测坩埚14的电阻的变化,所述电阻是它所含有的熔体的函数。因此,***可以根据坩埚14的电阻和熔体液位,在需要时,向坩埚14添加新的硅进料。例如,在某些实施方式中,一般通过约每一秒添加一颗直径约为几毫米的总体球形的硅粒,来维持熔体高度。对于与硅进料向坩埚14的添加和熔体高度的维持相关的其他信息,参见例如下面的美国专利(其公开内容在此以其全文引为参考):US 6,090,199,US 6,200,383和US 6,217,649。
因此,坩埚14内熔融硅的流速由这种总体上连续/间歇的硅向坩埚14的添加和从坩埚14的移除所引起。预期在适合的低流速下,各种形式的坩埚14的几何构造和形状,将使熔融硅通过总体单向的流动流向移除区26。通过这种总体单向的流动,绝大多数熔融硅(基本上所有的熔融硅)直接流向移除区26。
进料共掺杂
在多道结晶片生长炉例如上述炉中,获得的硅进料通常仅含有痕量水平的p-型和n-型掺杂剂。按照惯例,将进料用p-型掺杂剂掺杂以产生p-型结晶片,或用n-型掺杂剂掺杂以产生n-型结晶片。例如,在导入坩埚之前,可以将硅进料用p-型掺杂剂硼掺杂,以产生p-型结晶片。值得注意的是,一般不用一种以上类型的掺杂剂对进料进行掺杂(即共掺杂),这是由于除了本发明人已知的其他原因之外,共掺杂与单一掺杂剂方法相比引起附加的成本。
对于4道炉来说,使用导入有下列特征的硅进料:
·硼(p-型掺杂剂),浓度为以重量计约十亿分之95,
·磷(n-型掺杂剂),浓度为以重量计约十亿分之0.1(痕量),以及
·熔体排出移除率=1%,
模拟表明,使用这些参数生长的片的电阻率为:
Figure BDA00003485144100081
注:道D与材料导入区相邻,而道A离材料导入区最远。熔体的流动总体为从道D向道A单向。本说明书中对于结晶片的电阻率给出的所有结果都源自于模拟而不是物理测量。还应指出,在本说明书以及任何权利要求项中,硼或磷的“痕量”是进料中的这些掺杂剂的小于以重量计十亿分之10的任何浓度。
在4个道中生长的结晶片的平均电阻率为1.88ohm-cm。随着道的位置从材料导入区起增加,生长的片的电阻率降低。发生这种电阻率的降低是由于从道D向道A,熔体中硼的浓度增加。在不同道中熔体中硼的浓度出现增加,是由于(1)存在从道D向道A的总体单向的熔体流动,以及(2)硼的偏析系数小于1(约0.8)。因此,在道中的熔体中,仅有一部分硼通过该道中结晶片的生长而被移除。当在不同道中熔体中的硼浓度增加时,结晶片中载流子浓度的净差值[B]-[P]相应地增加。[B]-[P]的增加引起从道D中生长的片到道A中生长的片,电阻率下降约0.7ohm-cm。可以使用本技术领域已知的任何方法例如旋涂,将硅进料用硼掺杂剂掺杂。
A.产生具有降低的电阻率范围的P-型结晶片的共掺杂
1.硼和磷掺杂剂
在本发明的优选实施方式中,根据需要将硅进料与硼和/或磷掺杂(即共掺杂),以对于p-型结晶片来说获得大于0.1的P与B的浓度比。进料的掺杂可以通过本技术领域中已知的任何手段例如旋涂等来进行。图4示出了向坩埚添加共掺杂的硅400,在炉的道中形成结晶片402和任选地从坩埚定期排出硅熔体404的过程。
例如,对于4道炉来说,使用导入有下列特征的硅进料:
·硼(p-型掺杂剂),浓度为以重量计约115ppb,
·磷(n-型掺杂剂),浓度为以重量计约十亿分之70,以及
·熔体排出移除率=1%,
因此,在材料导入区[P]/[B]=0.61。
模拟表明,使用这些参数生长的片的电阻率为:
Figure BDA00003485144100101
尽管对于这些条件来说,在4个道中生长的片的平均电阻率与以前没有共掺杂情况下的模拟相同,但对于在4个道中生长的片来说,电阻率的跨度减小到0.19ohm-cm,降低了72%。
n-型掺杂剂磷和p-型掺杂剂硼两者以非痕量存在于硅进料中(共掺杂),起到减小在炉的几个道中生长的结晶片的电阻率跨度的作用。正如上面指出的,在这些条件下生长的结晶片的电阻率取决于净载流子浓度p-n≈[B]-[P],因此取决于结晶片中硼和磷掺杂剂的浓度。由于偏析系数的差异,硼以比磷更高的量从熔体提取到结晶片中。因此,当进料在熔体中从导入点附近的道D朝向道A流动时,由于P的偏析系数小于B的偏析系数的一半,熔体中[B]的增加将比熔体中[P]的增加更慢。[P]的更迅速的增加,通过对导入点处磷的浓度相对于硼的浓度进行适当选择来缓和,即磷以比硼更低的浓度存在于进料中。这两种相反的因素起到减小在炉的不同道中生长的结晶片之间的[B]-[P]的变动的作用。上述结果在熔体排出移除率为1%的情况下获得,其中熔体排出移除率是在材料导入区处导入的进料从坩埚的移除区移除的百分率。
在本发明的其他实施方式中,可以将进料中[P]与[B]之比设定到不同比率,获得道之间的电阻率跨度的相应改变。例如,对于4道炉来说,使用导入有下列特征的硅进料:
·硼(p-型掺杂剂),浓度为以重量计约115ppb,
·磷(n-型掺杂剂),浓度为以重量计约十亿分之46,以及
·熔体排出移除率=1%,
因此,在材料导入区[P]/[B]=0.40。
模拟表明,使用这些参数生长的片的电阻率为:
Figure BDA00003485144100111
4个道的平均电阻率仍为1.88ohm-cm。尽管电阻率的范围小于没有共掺杂时的电阻率范围,但降低没有[P]/[B]=0.61时那样显著。
在另一个实例中,对于4道炉来说,使用导入有下列特征的硅进料:
·硼(p-型掺杂剂),浓度为以重量计约138ppb,
·磷(n-型掺杂剂),浓度为以重量计约十亿分之138,以及
·熔体排出移除率=1%,
因此,在材料导入区[P]/[B]=1.0。
模拟表明,使用这些参数生长的片的电阻率为:
Figure BDA00003485144100112
4个道中生长的片的平均电阻率仍为1.88ohm-cm。在这种情况下,尽管电阻率的范围小于没有共掺杂时的电阻率范围,但范围的降低也没有[P]/[B]=0.61时那样显著。事实上,当[P]/[B]之比增加到超过约1.1时,与没有共掺杂的情况相比,电阻率范围可能增加,因为硅进料中磷浓度的增加过度补偿了磷与硼相比较低的偏析系数。
应该指出,所提供的P和B的掺杂水平仅仅是作为实例而不是为了限制。可以对共掺杂剂P和B的水平进行调整,以获得在各个道中生长的结晶片的其他所需平均电阻率。此外,尽管上面的实例针对4道炉,但本发明的实施方式可适用于任何具有多个结晶片生长道的炉。在本发明的特定实施方式中,对进料进行掺杂以使磷与硼以重量计的浓度比在0.4至1.0的范围内。所有这些变动都在权利要求书中所述的本发明的范围之内。
2.硼和砷掺杂剂
在本发明的其他实施方式中,可以用磷和硼之外的掺杂剂来掺杂硅进料以获得p-型结晶片。例如,p-型掺杂剂可以包括硼,而n-型掺杂剂可以包括砷。
对于没有共掺杂的4道炉来说,在下述条件下使用导入有下列特征的硅进料:
·硼(p-型掺杂剂),浓度为以重量计约63ppb,
·砷(n-型掺杂剂,仅仅痕量),浓度为以重量计约0.1ppb,以及
·熔体排出移除率=0.5%,
模拟表明,使用这些参数生长的结晶片的电阻率为:
Figure BDA00003485144100121
这些p-型结晶片的平均电导率约为2.75ohm-cm。
对于具有共掺杂的4道炉来说,使用导入有下列特征的硅进料:
·硼(p-型掺杂剂),浓度为以重量计约69ppb,
·砷(n-型掺杂剂),浓度为以重量计约十亿分之62,以及
·熔体排出移除率=0.5%,
因此,材料导入区中[As]/[B]=0.9。
模拟表明,使用这些参数生长的结晶片的电阻率为:
所有片的平均电导率为2.75ohm-cm。因此,与不对进料进行共掺杂时形成的片相比,结晶片中的电阻率范围减小约50%。
对于具有共掺杂的4道炉来说,使用导入有下列特征的硅进料:
·硼(p-型掺杂剂),浓度为以重量计约83ppb,
·砷(n-型掺杂剂),浓度为以重量计约十亿分之208,以及
·熔体排出移除率=0.5%,
因此,材料导入区中[As]/[B]=2.49。
模拟表明,使用这些参数生长的结晶片的电阻率为:
Figure BDA00003485144100132
因此,与不对进料进行共掺杂时形成的片相比,结晶片中的电阻率范围减小约80%。在本发明的特定实施方式中,砷与硼掺杂剂以重量计的浓度比在0.9至2.5的范围内。
用于硅的硼-磷和硼-砷共掺杂剂,仅仅作为实例提供而不是作为限制,以显示共掺杂对电阻率范围减小的影响。通过对硅进料进行共掺杂在p-型结晶片中减小电阻率范围,适用于其他p-型和n-型掺杂剂组合。所有这样的组合都在权利要求书中所描述的本发明的范围之内。
B.产生具有降低的电阻率范围的N-型结晶片的共掺杂
采取类似方式,可以使用共掺杂来降低在多道炉的道中生长的n-型结晶片之间的电阻率范围。
1.砷和镓掺杂剂
在本发明的其他实施方式中,例如,n-型掺杂剂可以包括砷,而p-型掺杂剂可以包括镓。
对于没有共掺杂的4道炉来说,使用导入有下列特征的硅进料:
·砷(n-型掺杂剂),浓度为以重量计约216ppb,
·镓(p-型掺杂剂,仅仅痕量),浓度为以重量计约0.1ppb,以及
·熔体排出移除率=1%,
模拟表明,使用这些参数生长的结晶片的电阻率为:
Figure BDA00003485144100141
这些n型结晶片的平均电导率约为2.75ohm-cm。
在本发明的另一种实施方式中,对于4道炉来说,使用导入有下列特征的硅进料:
·砷(n-型掺杂剂),浓度为以重量计约243ppb,
·镓(p-型掺杂剂),浓度为以重量计约438ppb,以及
·熔体排出移除率=0.5%,
因此,材料导入区中[Ga]/[As]=1.8。
模拟表明,使用这些参数生长的片的电阻率为:
Figure BDA00003485144100142
因此,与没有对进料进行共掺杂时形成的片相比,结晶片的电阻率范围减小约31%。片的平均电阻率仍为2.75ohm-cm。
在本发明的另一种实施方式中,对于4道炉来说,使用导入有下列特征的硅进料:
·砷(n-型掺杂剂),浓度为以重量计约290ppb,
·镓(p-型掺杂剂),浓度为以重量计约1105ppb,以及
·熔体排出移除率=1%,
因此,材料导入区中[Ga]/[As]=3.81。
模拟表明,使用这些参数生长的片的电阻率为:
Figure BDA00003485144100151
因此,与没有对进料进行共掺杂时形成的片相比,结晶片的电阻率范围减小约59%。片的平均电阻率仍为2.75ohm-cm。
在本发明的另一种实施方式中,对于4道炉来说,使用导入有下列特征的硅进料:
·砷(n-型掺杂剂),浓度为以重量计约513ppb,
·镓(p-型掺杂剂),浓度为以重量计约6265ppb,以及
·熔体排出移除率=5%,
因此,材料导入区中[Ga]/[As]=12.2。
模拟表明,使用这些参数生长的片的电阻率为:
Figure BDA00003485144100152
因此,与没有对进料进行共掺杂时形成的片相比,结晶片的电阻率范围减小约64%。片的平均电阻率仍为2.75ohm-cm。在本发明的特定实施方式中,镓与砷掺杂剂以重量计的浓度比在1.0至13.0的范围内。
2.磷和镓掺杂剂
以类似方式,可以使用共掺杂来降低多道炉中生长的n-型结晶片之间的电阻率范围,其中n-型掺杂剂可以包括磷,而p-型掺杂剂可以包括镓。
对于没有共掺杂的4道炉来说,使用导入有下列特征的硅进料:
·镓(p-型掺杂剂,仅仅痕量),浓度为以重量计约0.1ppb,
·磷(n-型掺杂剂),浓度为以重量计约79ppb,以及
·熔体排出移除率=0.5%,
模拟表明,使用这些参数生长的结晶片的电阻率为:
这些n型结晶片的平均电导率约为2.75ohm-cm。
在本发明的另一种实施方式中,对于4道炉来说,使用导入有下列特征的硅进料:
·镓(p-型掺杂剂),浓度为以重量计约378ppb,
·磷(n-型掺杂剂),浓度为以重量计约90ppb,以及
·熔体排出移除率=0.5%,
因此,材料导入区中[Ga]/[P]=4.2。
模拟表明,使用这些参数生长的片的电阻率为:
Figure BDA00003485144100171
因此,与没有对进料进行共掺杂时形成的片相比,结晶片的电阻率范围减小约33%。片的平均电阻率仍为2.75ohm-cm。
在本发明的另一种实施方式中,对于4道炉来说,使用导入有下列特征的硅进料:
·镓(p-型掺杂剂),浓度为以重量计约4955ppb,
·磷(n-型掺杂剂),浓度为以重量计约170ppb,以及
·熔体排出移除率=0.5%,
因此,材料导入区中[Ga]/[P]=29.1。
模拟表明,使用这些参数生长的片的电阻率为:
Figure BDA00003485144100172
因此,与没有对进料进行共掺杂时形成的片相比,结晶片的电阻率范围减小约62%。片的平均电阻率仍为2.75ohm-cm。在本发明的特定实施方式中,镓与砷掺杂剂以重量计的浓度比在4.0至30.0的范围内。
镓-磷和镓-砷共掺杂剂,仅仅作为实例提供而不是作为限制。通过对进料进行共掺杂在n-型结晶片中减小电阻率范围,适用于其他p-型和n-型掺杂剂组合。所有这样的组合都在权利要求书中所描述的本发明的范围之内。
上面描述的本发明的实施方式仅仅旨在进行示例,并且对于本技术领域的专业人员来说,显然可以进行大量修改。例如,多道生长炉不必具有材料移除区,并且所述方法适用于上面描述的示例性炉之外的其他生长炉构造。所有这样的范围和修改打算包含在权利要求任一项中所定义的本发明的范围之内。

Claims (18)

1.生长结晶半导体片的方法,所述方法包括:
提供结晶片生长炉,所述炉包括配置有材料导入区和包括多个晶体片生长道的晶体生长区的坩埚,所述坩埚被配置成产生从所述导入区朝向离材料导入区最远的晶体片生长道的总体单向的材料流动;
在所述材料导入区处接收掺杂有p-型掺杂剂和n-型掺杂剂的硅,其中所述n-型掺杂剂与所述p-型掺杂剂的以重量计的浓度比超过0.1,掺杂的硅形成熔体;以及
在至少两个结晶片生长道中从所述熔体生长p-型结晶片。
2.权利要求1的方法,其中所述p-型掺杂剂包括硼,以及所述n-型掺杂剂包括磷。
3.权利要求2的方法,其中所述n-型掺杂剂与所述p-型掺杂剂的以重量计的浓度比在0.4至1.0的范围内。
4.权利要求1的方法,其中所述p-型掺杂剂包括硼,以及所述n-型掺杂剂包括砷。
5.权利要求4的方法,其中所述n-型掺杂剂与所述p-型掺杂剂的以重量计的浓度比在0.9至2.5的范围内。
6.权利要求1的方法,其还包括:
在材料移除区处从坩埚移除材料,所述晶体生长区位于所述材料导入区与所述材料移除区之间,其中被移除的材料的百分率不少于在所述材料导入区处被导入的材料的0.5%。
7.生长结晶半导体片的方法,所述方法包括:
提供结晶片生长炉,所述炉包括配置有材料导入区和包括多个晶体片生长道的晶体生长区的坩埚,所述坩埚被配置成产生从所述导入区朝向离材料导入区最远的晶体片生长道的总体单向的材料流动;
在所述材料导入区处接收掺杂有p-型掺杂剂和n-型掺杂剂的硅,其中所述p-型掺杂剂与所述n-型掺杂剂的以重量计的浓度比超过0.1,掺杂的硅形成熔体;以及
在至少两个结晶片生长道中从所述熔体生长n-型结晶片。
8.权利要求7的方法,其中所述p-型掺杂剂包括镓,以及所述n-型掺杂剂包括磷。
9.权利要求8的方法,其中所述p-型掺杂剂与所述n-型掺杂剂的以重量计的浓度比在4.0至30.0的范围内。
10.权利要求9的方法,其中所述p-型掺杂剂包括镓,以及所述n-型掺杂剂包括砷。
11.权利要求10的方法,其中所述p-型掺杂剂与所述n-型掺杂剂的以重量计的浓度比在1.0至13.0的范围内。
12.权利要求7的方法,其还包括:
在材料移除区处从坩埚移除材料,所述晶体生长区位于所述材料导入区与所述材料移除区之间,其中被移除的材料的百分率不少于在所述材料导入区处被导入的材料的0.5%。
13.生长结晶半导体片的方法,所述方法包括:
提供结晶片生长炉,所述炉包括配置有材料导入区和包括多个晶体片生长道的晶体生长区的坩埚,所述坩埚被配置成产生从所述导入区朝向离材料导入区最远的晶体片生长道的总体单向的材料流动;
在所述材料导入区处接收掺杂有p-型掺杂剂和n-型掺杂剂的硅,其中在掺杂的硅中所述n-型掺杂剂的量超过痕量并且所述p-型掺杂剂的量超过痕量,掺杂的硅形成熔体;以及
在至少两个结晶片生长道中从所述熔体生长结晶片。
14.权利要求13的方法,其中所述p-型掺杂剂包括硼,以及所述n-型掺杂剂包括磷。
15.权利要求13的方法,其中所述p-型掺杂剂包括硼,以及所述n-型掺杂剂包括砷。
16.权利要求13的方法,其中所述p-型掺杂剂包括镓,以及所述n-型掺杂剂包括磷。
17.权利要求13的方法,其中所述p-型掺杂剂包括镓,以及所述n-型掺杂剂包括磷。
18.权利要求13的方法,其还包括:
在材料移除区处从坩埚移除材料,所述晶体生长区位于所述材料导入区与所述材料移除区之间,其中被移除的材料的百分率不少于在所述材料导入区处被导入的材料的0.5%。
CN2011800645735A 2010-11-23 2011-11-21 降低在多道炉中生长的半导体结晶片的电阻率范围的方法 Pending CN103430284A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/952,288 US20120125254A1 (en) 2010-11-23 2010-11-23 Method for Reducing the Range in Resistivities of Semiconductor Crystalline Sheets Grown in a Multi-Lane Furnace
US12/952,288 2010-11-23
PCT/US2011/061694 WO2012071341A2 (en) 2010-11-23 2011-11-21 Method for reducing the range in resistivities of semiconductor crystalline sheets grown in a multi-lane furnace

Publications (1)

Publication Number Publication Date
CN103430284A true CN103430284A (zh) 2013-12-04

Family

ID=46063113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800645735A Pending CN103430284A (zh) 2010-11-23 2011-11-21 降低在多道炉中生长的半导体结晶片的电阻率范围的方法

Country Status (9)

Country Link
US (1) US20120125254A1 (zh)
EP (1) EP2643847A4 (zh)
JP (1) JP2014503452A (zh)
KR (1) KR20130117821A (zh)
CN (1) CN103430284A (zh)
CA (1) CA2818755A1 (zh)
MX (1) MX2013005859A (zh)
SG (1) SG190393A1 (zh)
WO (1) WO2012071341A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233089A (ja) * 2014-06-10 2015-12-24 株式会社サイオクス 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661200A (en) * 1980-01-07 1987-04-28 Sachs Emanuel M String stabilized ribbon growth
JPS57132372A (en) * 1981-02-09 1982-08-16 Univ Tohoku Manufacture of p-n junction type thin silicon band
JP3875314B2 (ja) * 1996-07-29 2007-01-31 日本碍子株式会社 シリコン結晶プレートの育成方法、シリコン結晶プレートの育成装置、シリコン結晶プレートおよび太陽電池素子の製造方法
US7407550B2 (en) * 2002-10-18 2008-08-05 Evergreen Solar, Inc. Method and apparatus for crystal growth
US6814802B2 (en) * 2002-10-30 2004-11-09 Evergreen Solar, Inc. Method and apparatus for growing multiple crystalline ribbons from a single crucible
NO322246B1 (no) * 2004-12-27 2006-09-04 Elkem Solar As Fremgangsmate for fremstilling av rettet storknede silisiumingots
WO2008026688A1 (fr) * 2006-08-30 2008-03-06 Kyocera Corporation Procédé de formation d'un moule pour la production d'un lingot de silicium, procédé de production d'un substrat pour élément de cellule solaire, procédé de production d'un élément de cellule solaire et moule pour la production d'un lingot de silicium
US20080134964A1 (en) * 2006-12-06 2008-06-12 Evergreen Solar, Inc. System and Method of Forming a Crystal
US20080220544A1 (en) * 2007-03-10 2008-09-11 Bucher Charles E Method for utilizing heavily doped silicon feedstock to produce substrates for photovoltaic applications by dopant compensation during crystal growth
US20100148403A1 (en) * 2008-12-16 2010-06-17 Bp Corporation North America Inc. Systems and Methods For Manufacturing Cast Silicon

Also Published As

Publication number Publication date
WO2012071341A2 (en) 2012-05-31
KR20130117821A (ko) 2013-10-28
JP2014503452A (ja) 2014-02-13
SG190393A1 (en) 2013-06-28
EP2643847A2 (en) 2013-10-02
EP2643847A4 (en) 2014-06-18
WO2012071341A3 (en) 2012-10-04
US20120125254A1 (en) 2012-05-24
MX2013005859A (es) 2014-02-27
CA2818755A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
CN102912424B (zh) 提高直拉单晶硅轴向电阻率均匀性的方法及得到的单晶硅
CN108138354A (zh) 生产被挥发性掺杂剂掺杂的单晶锭的方法
JP5470349B2 (ja) p型シリコン単結晶およびその製造方法
US20180291524A1 (en) Methods for producing single crystal ingots doped with volatile dopants
CN104846437B (zh) 电阻率分布均匀的掺镓晶体硅及其制备方法
US8043428B2 (en) Process for production of silicon single crystal
CN110382748A (zh) 形成具有经改善的电阻率控制的单晶硅晶锭的方法
CN104790027A (zh) 硅锭以及制造硅锭的方法
CN106222742B (zh) 一种晶体硅及其制备方法
CN106574395A (zh) 单晶生长装置及使用该装置的单晶生长方法
KR20220062052A (ko) 연속 쵸크랄스키 방법을 사용하여 질소 도핑된 단결정 실리콘 잉곳을 성장시키기 위한 방법들 및 이 방법에 의해 성장되는 단결정 실리콘 잉곳
Sachs et al. Edge stabilized ribbon (ESR) growth of silicon for low cost photovoltaics
CN105586633A (zh) 制造硅锭的方法和硅锭
CN105951173A (zh) N型单晶硅晶锭及其制造方法
CN102605418A (zh) 太阳能电池基板、太阳能电池的制造方法及其使用的坩埚
CN101306817B (zh) 重掺硅中磷、砷、锑、硼的去除装置
JP5372105B2 (ja) n型シリコン単結晶およびその製造方法
CN105951172A (zh) N型/p型单晶硅晶锭的制造方法
CN110158148A (zh) 晶硅及其晶体生长工艺
CN105970284B (zh) 一种p型单晶硅片及其制造方法
CN103430284A (zh) 降低在多道炉中生长的半导体结晶片的电阻率范围的方法
CN103343385A (zh) 一种异形尺寸的直拉单晶硅及其生长方法
CN1289723C (zh) 用于六英寸及八英寸重掺磷直拉硅单晶制造的熔体上部保温装置
CN115613125A (zh) 一种硅料掺杂剂的掺杂工艺
CN102839415A (zh) 一种太阳能电池用掺镓单晶硅的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204