JP2015233089A - 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子 - Google Patents

化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子 Download PDF

Info

Publication number
JP2015233089A
JP2015233089A JP2014119635A JP2014119635A JP2015233089A JP 2015233089 A JP2015233089 A JP 2015233089A JP 2014119635 A JP2014119635 A JP 2014119635A JP 2014119635 A JP2014119635 A JP 2014119635A JP 2015233089 A JP2015233089 A JP 2015233089A
Authority
JP
Japan
Prior art keywords
electron mobility
compound semiconductor
layer
high electron
mobility transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014119635A
Other languages
English (en)
Inventor
目黒 健
Takeshi Meguro
健 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sciocs Co Ltd
Original Assignee
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sciocs Co Ltd filed Critical Sciocs Co Ltd
Priority to JP2014119635A priority Critical patent/JP2015233089A/ja
Publication of JP2015233089A publication Critical patent/JP2015233089A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】高電子移動度トランジスタ部の電子移動度を少なくとも単体品の高電子移動度トランジスタと同程度とすることが可能な化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子を提供する。
【解決手段】基板200上に高電子移動度トランジスタ構造300とヘテロバイポーラトランジスタ構造400とを積層してなる化合物半導体素子用エピタキシャルウェハ100において、高電子移動度トランジスタ構造300は、n型不純物の濃度が1.0×1018cm-3以上3.0×1018cm-3以下であるサブコレクタ層401を有しているものである。
【選択図】図1

Description

本発明は、基板上に高電子移動度トランジスタ(HEMT;High Electron Mobility Transistor)構造とヘテロバイポーラトランジスタ(HBT;Heterojunction Bipolar Transistor)構造とを積層してなる化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子に関する。
ヘテロバイポーラトランジスタは、低歪で超高速動作が可能であり、主に携帯電話や無線ローカルエリアネットワーク(LAN;Local Area Network)等の送信部におけるパワーアンプ(PA;Power Amplifier)として使用されている。
このヘテロバイポーラトランジスタと高電子移動度トランジスタとを併せ持つものがBiHEMT(又はBiFET)であり(例えば、特許文献1を参照)、これにより、ヘテロバイポーラトランジスタからなるパワーアンプの周辺回路の一部を集積化してワンチップ化することが可能となり、モジュールの小型化や伝送経路の短縮化(伝送損失の低減)を実現することができることから、モジュール特性の向上等の優位性を確保することが可能となる。
BiHEMTは、基本的には、化合物半導体からなる基板上に高電子移動度トランジスタ構造を形成し、高電子移動度トランジスタ構造上にヘテロバイポーラトランジスタ構造を形成した多層構造となっている。
高電子移動度トランジスタ構造をヘテロバイポーラトランジスタ構造よりも下層側、即ち基板側に形成する理由は、高電子移動度トランジスタには、高性能な高抵抗バッファ層が必須であり、これを実現するためには、高電子移動度トランジスタ構造をヘテロバイポーラトランジスタ構造よりも基板側に形成する方が有利だからである。
なお、ヘテロバイポーラトランジスタ構造を高電子移動度トランジスタ構造よりも下層側に形成する場合も少なからず存在するが、この場合、高電子移動度トランジスタに必須となる高抵抗バッファ層を相当に厚くエピタキシャル成長させる必要があるため、前者の構造と比較して価格面で不利になる。
BiHEMT中の高電子移動度トランジスタ構造やヘテロバイポーラトランジスタ構造の構造や材質は、基本的には、従来から存在する高電子移動度トランジスタやヘテロバイポーラトランジスタの単体品と同一であり、単にこれらの単体品が積層されているに過ぎない。
高電子移動度トランジスタ構造とヘテロバイポーラトランジスタ構造とを分離するために、専ら選択エッチングし易いInGaPや、これよりもやや選択性に劣るが容易にエピタキシャル成長させることができるAlAsからなる分離層が使用されている。
同一の基板上に積層された高電子移動度トランジスタ構造とヘテロバイポーラトランジスタ構造は、高電子移動度トランジスタ部やヘテロバイポーラトランジスタ部として同一の場所で同時に使用することができず、配線パターンや電極部等を除くと、何れか一方のみが使用されるような排他的な使い方をされることになる。
高電子移動度トランジスタ構造は、少なくとも、電流リークを防止すると共に歪を緩衝するためのバッファ層と、電子を供給するための第1の電子供給層と、電子が走行するためのチャネル層と、電子を供給するための第2の電子供給層と、ショットキー電極と接触すると共に耐圧を確保するためのショットキー層と、n型キャリアが高濃度に添加(ドーピング)されると共に電極となる金属との接触抵抗を小さくするためのコンタクト層と、を基板上に順に積層してなる。
そして、コンタクト層上に高電子移動度トランジスタ構造とヘテロバイポーラトランジスタ構造とを分離すると共にInGaPやAlAsからなる分離層が形成されている。
また、ヘテロバイポーラトランジスタ構造は、少なくとも、外部に電流を取り出すためのサブコレクタ層と、電子を集めるためのコレクタ層と、電子の流れを制御するためのベース層と、電子を放射するためのエミッタ層と、外部から電流を注入するためのエミッタコンタクト層と、を分離層上に順に積層してなる。
これらの薄膜多層構造は、有機金属気相成長(MOVPE;Metal Organic Vapor Phase Epitaxy、又はMOCVD;Metal Organic Chemical Vapor Deposition)法や分子線成長(MBE;Molecular Beam Epitaxy)法等の方法により形成することができる。
有機金属気相成長法は、固体又は液体の有機金属原料をガス化して供給し、昇温させた基板上で熱分解乃至化学反応させることにより、基板上に薄膜結晶をエピタキシャル成長させる方法であり、分子線成長法は、超真空中で薄膜結晶の構成元素のそれぞれを別々のルツボから蒸発させて分子線の形で昇温させた基板上に供給し、その上に薄膜結晶をエピタキシャル成長させる方法である。
但し、分子線成長法は、超真空が要求されることから、蒸気圧の高い燐系のエピタキシャル成長が苦手であり、BiHEMTの場合、専ら有機金属気相成長法が採用されている。
これらの方法により、基板上に薄膜多層構造がエピタキシャル成長されてなる化合物半導体素子用エピタキシャルウェハが完成し、その後のパターン形成、エッチング、電極(エミッタ電極、ベース電極、コレクタ電極、ソース電極、ゲート電極、及びドレイン電極)形成、保護膜形成、及びパッケージング等の加工工程を経てBiHEMTを使用した化合物半導体素子が完成する。
前述の通り、一般的なBiHEMTであれば、化合物半導体素子用エピタキシャルウェハの下半分が高電子移動度トランジスタ構造となり、上半分がヘテロバイポーラトランジスタ構造となるが、これらを高電子移動度トランジスタ部やヘテロバイポーラトランジスタ部として同一の場所に作製することはできないので排他的に使用されることになる。
また、これも一般的であるが、パワーアンプとなるヘテロバイポーラトランジスタ部の面積が大きく、バイアス回路等の周辺回路に使用される高電子移動度トランジスタ部の面積は小さい。
なお、絶縁領域が必要に応じて形成されるが、その方法としては、イオンを打ち込んで高抵抗化したり、エッチングによりトレンチを掘り込んだりする方法がある。
特開2009−081284号公報
前述の通り、BiHEMTは、従来の高電子移動度トランジスタやヘテロバイポーラトランジスタの単体品を組み合わせて作製したモジュールに対して、モジュールの小型化や伝送経路の短縮化による電気特性の向上が期待される。
しかしながら、BiHEMTの高電子移動度トランジスタ部は、単体品の高電子移動度トランジスタよりも電子移動度が劣化(低下)する問題があり、例えば、バンドによりフィルタの切り替えが必要となるマルチバンド型のパワーアンプにおいて、出力先を切り替える高性能なパワースイッチとして使用することができず、専ら制御回路としての使用に限定されていた。
そこで、本発明の目的は、高電子移動度トランジスタ部の電子移動度を少なくとも単体品の高電子移動度トランジスタと同程度とすることが可能な化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子を提供することにある。
この目的を達成するために創案された本発明は、基板上に高電子移動度トランジスタ構造とヘテロバイポーラトランジスタ構造とを積層してなる化合物半導体素子用エピタキシャルウェハにおいて、前記高電子移動度トランジスタ構造は、n型不純物の濃度が1.0×1018cm-3以上3.0×1018cm-3以下であるサブコレクタ層を有している化合物半導体素子用エピタキシャルウェハである。
前記n型不純物は、Si、S、又はGeの何れか一つであると良い。
また、本発明は、前記化合物半導体素子用エピタキシャルウェハを使用して作製されている化合物半導体素子である。
本発明によれば、高電子移動度トランジスタ部の電子移動度を少なくとも単体品の高電子移動度トランジスタと同程度とすることが可能な化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子を提供することができる。
本発明に係る化合物半導体素子用エピタキシャルウェハの構造を示す概略図である。 本発明に係る化合物半導体素子の構造を示す概略図である。 サブコレクタ層におけるn型不純物の濃度と高電子移動度トランジスタ部の電子移動度との関係を示す図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図1に示すように、本発明の好適な実施の形態に係る化合物半導体素子用エピタキシャルウェハ100は、基板200上に高電子移動度トランジスタ構造300とヘテロバイポーラトランジスタ構造400とを積層してなる。
高電子移動度トランジスタ構造300は、半絶縁性GaAsからなる基板200上に形成されると共にアンドープ型GaAsからなる厚さが500nmのバッファ層301と、バッファ層301上に形成されると共にn型不純物としてSiを含むn型AlxGa1-xAs(x=0.3)からなる厚さが30nmの第1の電子供給層302と、第1の電子供給層302上に形成されると共にアンドープ型AlxGa1-xAs(x=0.3)からなる厚さが10nmの第1のスペーサ層303と、第1のスペーサ層303上に形成されると共にアンドープ型InxGa1-xAs(x=0.18)からなる厚さが15nmのチャネル層304と、チャネル層304上に形成されると共にアンドープ型AlxGa1-xAs(x=0.3)からなる厚さが10nmの第2のスペーサ層305と、第2のスペーサ層305上に形成されると共にn型不純物としてSiを含むn型AlxGa1-xAs(x=0.48)からなる厚さが30nmの第2の電子供給層306と、第2の電子供給層306上に形成されると共にアンドープ型AlxGa1-xAs(x=0.3)からなる厚さが30nmのショットキー層307と、ショットキー層307上に形成されると共にn型不純物としてSiを含むn型GaAsからなる厚さが600nmのコンタクト層308と、を有している。
高電子移動度トランジスタ構造300を構成する各層をエピタキシャル成長させる際には、基板200上にキャリアガスと共にIII族原料ガス、V族原料ガス、及びドーパント原料ガスを供給し、成長温度を580℃以上750℃以下、成長圧力を6666Pa、V/III比を10以上300以下とし、有機金属気相成長法により順にエピタキシャル成長させることが好ましい。
ヘテロバイポーラトランジスタ構造400は、高電子移動度トランジスタ構造300上に形成されると共にアンドープ型InxGax-1P(x=0.48)からなる厚さが10nmの分離層500を挟み、分離層500上に形成されると共にn型不純物としてSiを含むn型GaAsからなる厚さが500nmのサブコレクタ層401と、サブコレクタ層401上に形成されると共にn型不純物としてSiを含むn型GaAsからなる厚さが700nmのコレクタ層402と、コレクタ層402上に形成されると共にp型不純物としてCを含むp型GaAsからなる厚さが120nmのベース層403と、ベース層403上に形成されると共にn型不純物としてSiを含むn型InxGax-1P(x=0.48)からなる厚さが40nmのエミッタ層404と、エミッタ層404上に形成されると共にn型不純物としてSiを含むn型GaAsからなる厚さが100nmのエミッタコンタクト層405と、エミッタコンタクト層405上に形成されると共にn型不純物としてSiを含むn型InxGax-1As(0<x<1)からなる厚さが100nmのノンアロイコンタクト層406と、を有している。
分離層500は、その下層のコンタクト層308よりも低い温度でエピタキシャル成長させる必要があるため、コンタクト層308をエピタキシャル成長させた後に温度インターバルを設けて分離層500をエピタキシャル成長させることが好ましい。
具体的には、コンタクト層308をエピタキシャル成長させた後にキャリアガスとアルシン(AsH3)を供給しながら降温させた後、V族原料ガスをアルシンからホスフィン(PH3)に切り替え、成長温度を550℃以下、成長圧力を6666Pa、V/III比を10以上300以下とし、有機金属気相成長法によりエピタキシャル成長させることが好ましい。
ヘテロバイポーラトランジスタ構造400を構成する各層をエピタキシャル成長させる際には、キャリアガスとホスフィンを供給しながら昇温させた後、ホスフィンをアルシンに切り替え、高電子移動度トランジスタ構造300における電子移動度の低下を招かないように成長温度を高電子移動度トランジスタ構造300の成長温度よりも低い400℃以上580℃以下、成長圧力を6666Pa、V/III比を1以上75以下とし、有機金属気相成長法により順にエピタキシャル成長させることが好ましい。
これらの成膜工程を経て得られた化合物半導体素子用エピタキシャルウェハ100にいくつかの加工工程を施し、図2に示すように、エミッタ電極601、ベース電極602、コレクタ電極603、ソース電極604、ゲート電極605、及びドレイン電極606を形成することにより、高電子移動度トランジスタ部700とヘテロバイポーラトランジスタ部800とを有している化合物半導体素子600を作製することができる。
なお、高電子移動度トランジスタ部700とヘテロバイポーラトランジスタ部800との間には、絶縁領域900が形成されている。
さて、本実施の形態に係る化合物半導体素子用エピタキシャルウェハ100では、高電子移動度トランジスタ構造300は、n型不純物の濃度が1.0×1018cm-3以上3.0×1018cm-3以下であるサブコレクタ層401を有している。
これにより、化合物半導体素子用エピタキシャルウェハ100を使用して化合物半導体素子600を作製したときに、高電子移動度トランジスタ部700の電子移動度を少なくとも単体品の高電子移動度トランジスタと同程度とすることが可能となる。
これに対して、サブコレクタ層401におけるn型不純物の濃度を1.0×1018cm-3未満とすると、サブコレクタ層401におけるキャリア濃度の低下に伴う抵抗の増加により、ヘテロバイポーラトランジスタ部800のオン抵抗が上昇し、これが実用的な範囲を超えてしまう。また、サブコレクタ層401におけるn型不純物の濃度を3.0×1018cm-3超とすると、高電子移動度トランジスタ部700における電子移動度の低下が生じてしまう。
つまり、サブコレクタ層401におけるn型不純物の濃度を1.0×1018cm-3以上3.0×1018cm-3以下とすることにより、従来と同じ性能であれば、特性向上分を化合物半導体素子600の小型化に充てられるため、スマートフォンなど、多機能であるが故に非常に多くのデバイスを収納しなければならない高機能な携帯端末において有利になる。
これまで説明してきた実施の形態においては、サブコレクタ層のn型不純物がSiである例を説明したが、その他のIV族元素、即ちS又はGe等の何れか一つであっても構わない。
これらのn型不純物は、3.0×1018cm-3以上の高濃度に添加することが困難であり、アンチサイトや格子間に入り込むようなオーバードープをしなければ、必然的に濃度が1.0×1018cm-3以上3.0×1018cm-3以下の範囲に収まり、先の効果を奏することができる。
これらに対して、SeやTe等のVI族元素は、温度に対して負のドーピング特性を持つため、低温でしか濃度を高くすることができず、他の層をエピタキシャル成長させる際の高温下で拡散が生じてしまうので実用的ではない。
以下、本発明に係る数値限定の理由を説明する。
先ず、有機金属気相成長法により、半絶縁性GaAsからなる基板上に、アンドープ型GaAsからなる厚さが500nmのバッファ層と、n型不純物としてSiを含むn型AlxGa1-xAs(x=0.3)からなる厚さが30nmの第1の電子供給層と、アンドープ型AlxGa1-xAs(x=0.3)からなる厚さが10nmの第1のスペーサ層と、アンドープ型InxGa1-xAs(x=0.18)からなる厚さが15nmのチャネル層と、アンドープ型AlxGa1-xAs(x=0.3)からなる厚さが10nmの第2のスペーサ層と、n型不純物としてSiを含むn型AlxGa1-xAs(x=0.48)からなる厚さが30nmの第2の電子供給層と、アンドープ型AlxGa1-xAs(x=0.3)からなる厚さが30nmのショットキー層と、n型不純物としてSiを含むn型GaAsからなる厚さが600nmのコンタクト層と、を順に積層して高電子移動度トランジスタ構造を形成した。
次に、有機金属気相成長法により、高電子移動度トランジスタ構造上に、アンドープ型InxGax-1P(x=0.48)からなる厚さが10nmの分離層を挟み、n型不純物としてSiを含むn型GaAsからなる厚さが500nmのサブコレクタ層と、n型不純物としてSiを含むn型GaAsからなる厚さが700nmのコレクタ層と、p型不純物として炭素を含むp型GaAsからなる厚さが120nmのベース層と、n型不純物としてSiを含むn型InxGax-1P(x=0.48)からなる厚さが40nmのエミッタ層と、n型不純物としてSiを含むn型GaAsからなる厚さが100nmのエミッタコンタクト層と、n型不純物としてSiを含むn型InxGax-1As(0<x<1)からなる厚さが100nmのノンアロイコンタクト層と、を順に積層してヘテロバイポーラトランジスタ構造を形成した。
この際、サブコレクタ層におけるn型不純物の濃度を、サブコレクタ層におけるキャリア濃度の低下に伴う抵抗の増加により、ヘテロバイポーラトランジスタ部のオン抵抗が上昇することのない下限値である1.0×1018cm-3から、2.0×1018cm-3、3.0×1018cm-3、4.0×1018cm-3、5.0×1018cm-3と変化させることにより、複数枚の化合物半導体素子用エピタキシャルウェハを作製し、いくつかの加工工程を経てそれぞれの化合物半導体素子用エピタキシャルウェハを化合物半導体素子に加工した。
これらの化合物半導体素子について、高電子移動度トランジスタ部の電子移動度を測定した。その結果を図3に示す。
図3から分かるように、サブコレクタ層におけるn型不純物の濃度が3.0×1018cm-3を超えると、高電子移動度トランジスタ部における電子移動度の低下が顕著になる。
以上の結果から、本発明では、サブコレクタ層におけるn型不純物の濃度を1.0×1018cm-3以上3.0×1018cm-3以下に規定した。
100 化合物半導体素子用エピタキシャルウェハ
200 基板
300 高電子移動度トランジスタ構造
301 バッファ層
302 第1の電子供給層
303 第1のスペーサ層
304 チャネル層
305 第2のスペーサ層
306 第2の電子供給層
307 ショットキー層
308 コンタクト層
400 ヘテロバイポーラトランジスタ構造
401 サブコレクタ層
402 コレクタ層
403 ベース層
404 エミッタ層
405 エミッタコンタクト層
406 ノンアロイコンタクト層
500 分離層
600 化合物半導体素子
601 エミッタ電極
602 ベース電極
603 コレクタ電極
604 ソース電極
605 ゲート電極
606 ドレイン電極
700 高電子移動度トランジスタ部
800 ヘテロバイポーラトランジスタ部
900 絶縁領域

Claims (3)

  1. 基板上に高電子移動度トランジスタ構造とヘテロバイポーラトランジスタ構造とを積層してなる化合物半導体素子用エピタキシャルウェハにおいて、
    前記高電子移動度トランジスタ構造は、n型不純物の濃度が1.0×1018cm-3以上3.0×1018cm-3以下であるサブコレクタ層を有していることを特徴とする化合物半導体素子用エピタキシャルウェハ。
  2. 前記n型不純物は、Si、S、又はGeの何れか一つである請求項1に記載の化合物半導体素子用エピタキシャルウェハ。
  3. 請求項1又は2に記載の化合物半導体素子用エピタキシャルウェハを使用して作製されていることを特徴とする化合物半導体素子。
JP2014119635A 2014-06-10 2014-06-10 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子 Pending JP2015233089A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014119635A JP2015233089A (ja) 2014-06-10 2014-06-10 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014119635A JP2015233089A (ja) 2014-06-10 2014-06-10 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子

Publications (1)

Publication Number Publication Date
JP2015233089A true JP2015233089A (ja) 2015-12-24

Family

ID=54934383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014119635A Pending JP2015233089A (ja) 2014-06-10 2014-06-10 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子

Country Status (1)

Country Link
JP (1) JP2015233089A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327957A (ja) * 1995-05-30 1996-12-13 Toshiba Corp 半導体光変調器
JPH09293854A (ja) * 1996-02-29 1997-11-11 Sumitomo Chem Co Ltd 高濃度ドープ半導体およびその製造方法
JP2003007840A (ja) * 2001-06-25 2003-01-10 Nec Corp 半導体装置及び半導体装置製造方法
JP2003022976A (ja) * 2001-07-10 2003-01-24 Toshiba Corp 有機金属気相成長装置
WO2005096365A1 (ja) * 2004-03-30 2005-10-13 Nec Corporation 半導体装置
JP2006310464A (ja) * 2005-04-27 2006-11-09 Matsushita Electric Ind Co Ltd 信号歪み抑制装置
JP2011009722A (ja) * 2009-05-26 2011-01-13 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法、および電子デバイス
WO2011093473A1 (ja) * 2010-01-29 2011-08-04 富士電機システムズ株式会社 半導体装置
JP2014503452A (ja) * 2010-11-23 2014-02-13 エバーグリーン ソーラー, インコーポレイテッド 多レーンの炉内で成長させられる半導体結晶性シートの抵抗率の範囲を縮小する方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327957A (ja) * 1995-05-30 1996-12-13 Toshiba Corp 半導体光変調器
JPH09293854A (ja) * 1996-02-29 1997-11-11 Sumitomo Chem Co Ltd 高濃度ドープ半導体およびその製造方法
JP2003007840A (ja) * 2001-06-25 2003-01-10 Nec Corp 半導体装置及び半導体装置製造方法
JP2003022976A (ja) * 2001-07-10 2003-01-24 Toshiba Corp 有機金属気相成長装置
WO2005096365A1 (ja) * 2004-03-30 2005-10-13 Nec Corporation 半導体装置
JP2006310464A (ja) * 2005-04-27 2006-11-09 Matsushita Electric Ind Co Ltd 信号歪み抑制装置
JP2011009722A (ja) * 2009-05-26 2011-01-13 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法、および電子デバイス
WO2011093473A1 (ja) * 2010-01-29 2011-08-04 富士電機システムズ株式会社 半導体装置
JP2014503452A (ja) * 2010-11-23 2014-02-13 エバーグリーン ソーラー, インコーポレイテッド 多レーンの炉内で成長させられる半導体結晶性シートの抵抗率の範囲を縮小する方法

Similar Documents

Publication Publication Date Title
KR101656531B1 (ko) 반도체 장치 및 그 제조 방법
JP2013089970A (ja) 第iii族金属窒化物−絶縁半導体ヘテロ構造電界効果トランジスタ
JP2017126762A (ja) 半導体基板、半導体基板の製造方法、および電子デバイス
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
CN107004600B (zh) 异质结双极晶体管
WO2010134334A1 (ja) 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
JP2010199597A (ja) 化合物半導体装置の製造方法
US20160005841A1 (en) Heterojunction bipolar transistor
US8896028B2 (en) Semiconductor device, manufacturing method thereof, protective element, and manufacturing method thereof
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
JP2013225621A (ja) 半導体装置およびその製造方法
US9570595B2 (en) Transistor and method of making
JP2008004807A (ja) ヘテロ接合バイポーラトランジスタ
JP2013021024A (ja) トランジスタ素子
TW201409687A (zh) 雙極高電子遷移率電晶體
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
CN212182338U (zh) 半导体结构
JP2015233089A (ja) 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子
JP5487708B2 (ja) トランジスタ素子用エピタキシャルウェハの製造方法
CN111129120A (zh) 一种NPN型横向GaN/SiGe HBT器件结构及其制备方法
JPH03145139A (ja) 電界効果トランジスタとその製造方法
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
US10312324B2 (en) Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor
JP2012160662A (ja) トランジスタ用エピタキシャルウェハの製造方法
CN211743162U (zh) 一种NPN型横向SOI AlGaN/Si HBT器件结构

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180626