CN103426780A - 焊球阵列用作高度垫块及焊料固定物 - Google Patents

焊球阵列用作高度垫块及焊料固定物 Download PDF

Info

Publication number
CN103426780A
CN103426780A CN2012101486342A CN201210148634A CN103426780A CN 103426780 A CN103426780 A CN 103426780A CN 2012101486342 A CN2012101486342 A CN 2012101486342A CN 201210148634 A CN201210148634 A CN 201210148634A CN 103426780 A CN103426780 A CN 103426780A
Authority
CN
China
Prior art keywords
chip
cushion block
array
metal layer
jointing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101486342A
Other languages
English (en)
Inventor
石磊
陆爱华
薛彦迅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Original Assignee
NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONS SEMICONDUCTOR (CAYMAN) Ltd filed Critical NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority to CN2012101486342A priority Critical patent/CN103426780A/zh
Publication of CN103426780A publication Critical patent/CN103426780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明一般涉及一种半导体功率器件的贴片方法，更确切的说，本发明旨在提供一种在芯片的粘贴步骤中利用焊球阵列作为高度垫块及焊料固定物的方法。先在一金属基座顶面的贴片区设置一个由垫块构成的阵列，并在贴片区涂覆一层厚度不低于垫块高度的导电的粘合材料，之后利用粘合材料将芯片粘贴至贴片区，粘合材料及阵列位于所述背部金属层和金属基座的顶面之间。该阵列用于控制背部金属层和金属基座的顶面之间的粘合材料的厚度，以及用于固定芯片以防止其在粘合材料上发生旋转。

Description

焊球阵列用作高度垫块及焊料固定物
技术领域
本发明一般涉及一种半导体功率器件的贴片方法，更确切的说，本发明旨在提供一种在芯片的粘贴步骤中利用焊球阵列作为高度垫块及焊料固定物的方法。
背景技术
将芯片与引线框架粘合起来的步骤中，焊料的厚度控制对应用软焊料或焊锡膏或导电银浆的功率器件非常重要，诸多因素都会影响到焊料的厚度，例如芯片背部金属的成分、背部金属的的粗糙度，以及焊料浸润的好坏、引线框架的表面洁净度等。正因为焊料的厚度控制变得复杂起来，所导致的各种可靠性问题也随之而来。
在图1A所示的在竖直方向的截面图中，芯片102通过焊料101被粘贴在具有良好导电性能的金属基座100上，涂覆在基座100顶面的具导电性的焊料101的初始厚度D1，是我们原本所期望的最终厚度。但在实际生产中，经回流工序的焊料101在回流炉中的一个时间段内会呈现为熔融状态，导致此时间段内的焊料101大致上可以被看作是一个稠密的液态焊料池。一旦芯片102被下压至该焊料池之上时，芯片102就可能会在焊料池中向下塌陷下沉一段距离，如图1B所示，以致芯片102的底面离金属基座100的顶面的距离变小，焊料101的实际厚度D2小于期望的厚度D1。这一现象带来的不利影响之一就是，环绕在芯片101周边的焊料101极易顺着其侧壁攀爬至芯片102的正面，进一步腐蚀正面一侧的集成电路单元或造成短路，虽然这一过程相对缓慢，但芯片102的可靠性已经大大降低。
另外，位于焊料池之上的芯片102相当于漂浮在焊料池中，在图1C所示的俯视图中，如果定义垂直于基座100所在的平面的方向为垂直方向，则芯片102还有可能会在水平方向上沿顺时针或逆时针的方向旋转一个角度，这一现象往往是焊料熔化时自身的表面张力而导致芯片的自发、随机的动作，当芯片的尺寸越小时这一现象就愈明显。通常，芯片102的正面沿其周边设有多个金属焊盘102a，用作芯片的电极或是与外界进行信号传输的端子，如果芯片102相对于基座100的位置发生了旋转，该些金属焊盘102a的位置自然也就随之发生偏移。在引线键合制程中，往往需要在金属焊盘102a上键合一些金属引线，如果金属焊盘102a的位置偏移量超出了劈刀/瓷嘴（Bonding tool）自身的调整范围，引线将无法正常的键合到金属焊盘102a上，甚至是将引线端部击中在金属焊盘102a附近的绝缘钝化层上，这将破坏钝化层下方的电路单元，这是我们所不愿看到的。
当前已有的技术方案提供了一些解决上述问题的手段，例如开发出能够改善焊料厚度的软焊料，其成分及比例得到优化，如Pb5Sn2.5Ag0.05Te。或者将芯片设计成含有金属凸点的芯片再实施倒装焊接以辅助控制焊料的厚度。也有在引线框架的表面覆盖涂层以限制焊料的浸润程度来达到防止芯片旋转的目的等。正是鉴于这些方法的成本不菲并且效果欠佳，所以提出了下文的发明内容。
发明内容
本发明提供了一种包含有背部金属层的芯片的贴片方法，该背部金属层设置在所述芯片的背面，包括以下步骤：
在一金属基座顶面的贴片区设置多个高度一致的垫块以构成一个阵列；
在阵列区涂覆一层厚度值不低于垫块高度值的导电的粘合材料；
利用所述粘合材料将所述芯片粘贴至金属基座顶面的贴片区，所述粘合材料及由垫块所构成的所述阵列位于所述背部金属层和金属基座的顶面之间；
其中，所述阵列用于控制背部金属层和金属基座的顶面之间的所述粘合材料的厚度，以及用于固定所述芯片以防止其在所述粘合材料上发生旋转。
上述的方法，所述阵列被布置成矩形、三角形、四边形、圆形、椭圆形、扇形或其他任意多边形。
上述的方法，所述阵列的形状及面积大小均与背部金属层的形状及面积大小相同。
上述的方法，所述垫块的熔点高于粘合材料的熔点。
上述的方法，其特征在于，所述垫块为导体或绝缘体或半导体。
上述的方法，其特征在于，所述垫块的材质为铜、金、银、铝，或它们的合金。
上述的方法，所述垫块的形状为球形、椭球形、正方体、长方体、圆柱形或楔形。
上述的方法，所述粘合材料为导电银浆、软焊料或者焊锡膏。
上述的方法，形成所述垫块之前，还在所述贴片区涂覆了一层金、银、镍或镍钯金的金属涂层。
上述的方法，其特征在于，形成所述阵列的步骤包括：通过引线键合的方式将引线的球形端部键合在所述贴片区以产生一个球形垫块，并控制引线从垫块上断开，多次循环以在所述贴片区产生多个垫块从而构成所述的阵列；以及
通过改变引线的线径来改变球形垫块的球径，进而来调整背部金属层和金属基座的顶面之间的所述粘合材料的厚度。
上述的方法，所述芯片的背面完全被所述背部金属层所覆盖住。
上述的方法，所述背部金属层的面积小于所述芯片背面的面积。
上述的方法，所述阵列中的任何一个垫块均被限制在位于所述背部金属层垂直投影到金属基座顶面的投影区域之内。
此外，本发明还提供一种功率半导体器件，包括：
一金属基座，其中，在该金属基座顶面的贴片区设置有由多个高度一致的垫块所构成的一个阵列； 
设置在阵列区的一层厚度值不高于垫块高度值的导电的粘合材料；以及
利用所述粘合材料粘贴至所述贴片区的一芯片，所述芯片的背面设置有一层背部金属层，所述粘合材料及所述阵列位于所述背部金属层和金属基座的顶面之间；
其中，所述阵列控制背部金属层和金属基座的顶面之间的所述粘合材料的厚度，以及支撑住所述芯片以防止其在所述粘合材料上发生旋转。
上述的功率半导体器件，所述芯片的背面完全被所述背部金属层所覆盖住，例如所述芯片为MOSFET。
上述的功率半导体器件，所述背部金属层的面积小于所述芯片背面的面积，例如所述芯片为砷化镓半导体器件，例如芯片为砷化镓二极管。
上述的功率半导体器件，所述阵列中的任何一个垫块均被限制在位于所述背部金属层垂直投影到金属基座顶面的投影区域之内。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A-1C是背景技术中的芯片的贴片方式。
图2A-2F是本发明所公开的一种贴片方法。
图3A-3D是本发明所公开的另一种种贴片方法。
图4A-4B是一种制备焊球阵列的方法示意图。
具体实施方式
参见图2A-2B，未示意出的引线框架包含有多个基本基座单元，任意一个基本基座单元都至少包含有一个金属基座200，考虑到功率器件的高功耗及高散热性，所以应用于功率器件的金属基座200一般具有良好的导热导电性能，如通常由铜或铜的合金所制备但不限于此。基于本申请的发明精神，在执行贴片步骤之前，要先行在位于金属基座200顶面所包含的贴片区（未标注）内设置多个垫块204，而且这些垫块204的高度基本相同，如图2B所示，于是所有的垫块204组合在一起便构成了一个阵列。虽然图示的该阵列大致呈现为矩形，但实质上该阵列还可以被布置成不同的平面几何形状，如三角形、四边形、圆（椭圆）形、扇形或其他任意多边形。可选的，在形成垫块204之前，可以在贴片区涂覆一层较薄的金属涂层，如金、银、镍、镍钯金等的涂层，但不局限于此，其他未列举的防氧化的金属或合金作为涂层也适用。
在本发明中，垫块204的材质有多种选择，例如各种导电材料，首选铜，其次为金、银、铝，或者为其他金属或它们的合金。值得一提的是，垫块204的材质选择，主要取决于应用在贴片技术中的粘合材料201的种类。一般要求垫块204的熔点要比粘合材料201的熔点稍高，这样即便粘合材料201在受热熔化时，垫块204也能承受一定的高温而不被熔化，仍具有物理支撑作用。此外，由于粘合材料201已经具备导电效果，所以垫块204的材质还可以是半导体材料或绝缘体材料，只要其熔点高于粘合材料201的熔点即可。
在本发明中，垫块204的形状也有多种选择，典型的如球形，此时阵列便是一个通常所称的球栅阵列（Ball Grid Array），但不同的是，此时的球栅阵列并非是用于焊接在作为芯片端口的金属焊盘（I/O pad）上，而是被设置在金属基座200的顶面上。而且，垫块204的形貌还可以为椭球形、正（长）方体、圆柱形、楔形等。
参见图2C，芯片202通常为垂直式的功率器件，电流由其正面流向其背面或相反，所以在芯片202的背面设置有构成底部电极的背部金属层202c，以及在和芯片202的背面相对的其正面上也设置有一些构成其顶部电极的金属焊盘。图2D所示的芯片202的一种类型就是金属氧化物半导体场效应管，其正面设置有构成其顶部电极的金属焊盘202a、202b，它们分别相对应的构成芯片的栅极和源极，而其背面的背部金属层202c则构成其漏极。在此实施方式中，芯片202的背面完全被背部金属层202c所覆盖住，即背部金属层202c的面积等于芯片202背面的面积。如图2C所示，在获得前述的阵列之后，便在阵列区上涂覆一层导电的粘合材料201，该层粘合材料201包覆在垫块204的周围。只要控制好阵列的形状及尺寸，粘合材料201的形状及尺寸便随之也佷容易得到控制。基于芯片与金属基座之间粘接牢固度的考虑，一般要求该层粘合材料201的厚度至少是不低于垫块204的高度，在实际中可能会比垫块204的高度值稍大，这样该层粘合材料201就可以将垫块204刚好覆盖住，并保障背部金属层202c与金属基座200的顶面之间能够完全充满粘合材料201。
之后便可进行贴片步骤，将芯片202粘贴至贴片区，也即利用粘合材料201将背部金属层202c粘贴到金属基座200上，该阵列以及粘合材料201就刚好位于背部金属层202c与金属基座200的顶面之间。粘合材料201的种类有多种选择，如导电银浆、软焊料、含铅或无铅的焊锡膏等，值得注意的是，在完成贴片步骤之后，软焊料、焊锡膏后续还需经回流焊步骤，导电银浆后续还需经烘烤步骤。该贴片步骤之中，如果粘合材料201的厚度稍大于垫块204的高度，芯片202在熔融的粘合材料201中会稍有下沉，直至其背部金属层202c接触到垫块204并被其支撑住。如果粘合材料201的厚度几乎等同于垫块204的高度，则背部金属层202c将直接接触到垫块204。因此经回流焊步骤后，粘合材料201的厚度不高于垫块204的高度，其与垫块204的高度大致相当。
在图2C-2D的实施例中，因为芯片202的背面不含外露的电学敏感区，所以理论上允许阵列中的一部分垫块204超出至背部金属层202c垂直投影到金属基座200顶面的投影区域之外（定义金属基座200所在的平面为水平面），或者说允许粘合材料201的一部分可以略微的超出至该投影区域之外，但在一个较佳的实施方式中，设定垫块204构成的阵列的形状及面积大小与背部金属层202c完全一致，例如为两者均为矩形，则粘合材料201的面积大致上等于阵列的面积204a。该阵列的作用，一方面就在于能在初始的贴片步骤或后续的回流步骤中防止芯片202过度下沉，并有效控制背部金属层202c和金属基座200的顶面之间的粘合材料201的厚度D3，实质上，该厚度值也即背部金属层202c与金属基座200顶面之间的距离，等于垫块204的高度。另一方面，阵列还用于锁定粘合材料201，弱化其熔化时的张力影响，并利用背部金属层202c与粘合材料201之间的吸附作用来固定芯片202，防止其在粘合材料201上发生旋转。
图2D所示的结构，是截取了引线框架的一个基本基座单元的一部分，该基本基座单元包括一个大致为长（正）方体金属基座200，以及包括通过向下弯曲的连接构件212a而连接在金属基座200上的一个引脚212，还包括设置在金属基座200附近的但与金属基座200断开的引脚211、213。位于同一平面的引脚211、212、213被设置在金属基座200的同一侧，排成一排，并且引脚211、213分别设置在引脚211相对的两侧并平行于引脚211。引脚211、212、213和金属基座200分别位于上下两个错开的平面上。引脚211、213还分别包含有靠近金属基座200的焊接区211'、213'，焊接区211'沿着平行于金属基座200与连接构件212a的连接边的方向上延伸一段距离，从而垂直于引脚211。以及焊接区213'沿着平行于金属基座200与连接构件212a的连接边的方向上延伸一段距离，从而垂直于引脚213，以获得具有增大面积的焊接区211'、213'而用于承接引线的焊接。另外，基本基座单元还包括直接连接在金属基座200上的散热片218，其相对于金属基座200布置在引脚211、212、213的相对侧上，用于辅助散热。该金属基座200、引脚211、212、213通常直接连接在引线框架上或通过图中未示意出的连筋连接在引线框架上。可以通过键合引线220a将金属焊盘202a电性连接至焊接区211'上，以及利用多条键合引线220b将金属焊盘202b电性连接至焊接区213'上。这之后便可进行本领域所公知的塑封工艺，如图2E-2F所示，利用环氧树脂之类的塑封料，形成覆盖在基座200顶面的并将芯片202、焊接区211'、213'、键合引线220a、220b包覆在内的塑封体230，与金属基座200的顶面相对的底面则外露在塑封体230之外，作为散热途径。引脚211、212、213皆延伸至塑封体之外，从而构成一个***式的封装器件250。
务必注意的是，上述内容虽然是以制备TO220封装的引线框架为例，对本申请进行一般性的阐释说明，但这并不意味着本发明仅适用于该封装形式。设置在金属基座200附近的引脚数量及它们布置的位置皆可以依芯片的种类而适当调整，图2D及后续的图3C只是单纯用于对本申请进行叙述说明但不构成对本发明的限制。
在于一些特别的芯片类型中，如某些特别的砷化镓半导体器件中，其背部金属层的尺寸往往要小于芯片自身的尺寸，以致其背面有时会包含有外露的电学敏感区。在图3A-3B所示的实施例中，在芯片302的背面设置有构成其底部电极的背部金属层302c，在芯片302的正面设置有构成其顶部电极的金属焊盘（未示出）。不同于芯片202，芯片302的背面并没有完全被背部金属层302c覆盖住，此时背部金属层302c的平面面积比芯片302的背面面积要小。从图3A所示的芯片302的背面俯视图来看，芯片302背面的中间区域覆盖有背部金属层302c，芯片302的背面还包含一个未被背部金属层302c所覆盖住的环形区域302d，其环绕在背部金属层302d周边的外侧。基于此，要求环形区域302d不能接触到粘合材料301，以避免其直接电性连接到金属基座300而造成不必要的短路，由砷化镓半导体衬底所制备的半导体器件，就有此需求，典型的如砷化镓二极管等。
在此实施方式中，不允许阵列中的任何一个垫块304超出至背部金属层302c垂直投影到金属基座200顶面的投影区域之外，由垫块304构成的阵列所占的平面面积不得超过背部金属层304c的面积。详细而言，该阵列被限制在位于背部金属层302c的正下方，而不能延伸到芯片302背面的未被背部金属层302c所覆盖住的环形区域302d的下方，以避免某些垫块304将粘合材料301吸附到接触环形区域302d的位置。只要粘合材料301的剂量适当，其涂覆的范围不超出至阵列区之外，例如刚好布满整个阵列区或仅仅涂覆在阵列区的一部分区域中，粘合材料201便被阵列吸附聚拢在阵列自身的区域范围之内，相当于限定了粘合材料201的范围，这一特性在其处于熔融状态时尤其重要。依上述限制措施，可保障由垫块304所构成的阵列以及粘合材料301不触及环形区域302d。图3B-3C所示的是具有垫块304的另一个优势所在，在该层粘合材料301的周边处，其侧壁表面的张力使其表面趋于收缩得最小，以致其侧壁表面向内凹进，构成具有弧形面的侧壁301a，这进一步避免了粘合材料301触及到环形区域302d。在后续利用塑封料形成如图3D所示的塑封体330的塑封步骤中，塑封料还填充在环形区域302d与金属基座300的顶面之间的缝隙之中，相当于使环形区域302d获得绝缘。
除了可以将各种形状的垫块直接安装在贴片区之外，图4A-4B还展示了另外一种制备阵列的方法。如图4A所示，在引线键合（Wire bonding）设备中广泛使用的瓷嘴（劈刀）310内部设有中空的管道，俗称毛细管，以容纳金属材质的键合引线3040。键合引线3040从瓷嘴310的管道中伸出的一部分，可以通过键合设备自身具有的氢氧焰或放电***产生电火花将伸出的这部分熔化，并呈熔融态，其在表面的张力作用下，便可凝固成一个标准的球形，产生一个球形端部3040'，该球形端部3040'的球径一般是引线3040线径的2-3倍。在引线键合的步骤中，键合设备引导瓷嘴310将引线3040一端的球形端部3040'键合在金属基座300的贴片区上，并利用瓷嘴310向球形端部3040'施加一定的压力，促进球形端部3040'与金属基座300之间发生塑性变形和原子间相互扩散（即球键合），从而将球形端部3040'转变成一个焊接到金属基座300上的垫块304（如图4A）。之后再迅速控制瓷嘴310抬起并远离金属基座300，以拉动键合引线3040从垫块304上断开。如此循环，就能获得图4B所示的包含多个垫块304的阵列，可认为垫块304大致上仍然为球形（尽管其形状不太规则）。以这种方式制备阵列，可以通过改变键合引线3040的线径进一步来改变垫块304的球径，以达到控制粘合材料301厚度的目的。当然，球形的端部3040'只是一个典型的例子，如有需要，球形端部3040'还可以被其他任意形状的端部结构所替代。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (20)

1.一种包含有背部金属层的芯片的贴片方法，该背部金属层设置在所述芯片的背面，其特征在于，包括以下步骤：
在一金属基座顶面的贴片区设置多个高度一致的垫块以构成一个阵列；
在阵列区涂覆一层厚度值不低于垫块高度值的导电的粘合材料；
利用所述粘合材料将所述芯片粘贴至金属基座顶面的贴片区，所述粘合材料及由垫块所构成的所述阵列位于所述背部金属层和金属基座的顶面之间；
其中，所述阵列用于控制背部金属层和金属基座的顶面之间的所述粘合材料的厚度，以及用于固定所述芯片以防止其在所述粘合材料上发生旋转。
2.如权利要求1所述的方法，其特征在于，所述阵列被布置成矩形、三角形、四边形、圆形、椭圆形、扇形或任意多边形。
3.如权利要求1所述的方法，其特征在于，所述阵列的形状及面积大小均与背部金属层的形状及面积大小相同。
4.如权利要求1所述的方法，其特征在于，所述垫块的熔点高于粘合材料的熔点。
5.如权利要求1所述的方法，其特征在于，所述垫块为导体或绝缘体或半导体。
6.如权利要求1所述的方法，其特征在于，所述垫块的材质为铜、金、银、铝，或它们的合金。
7.如权利要求1所述的方法，其特征在于，所述垫块的形状为球形、椭球形、正方体、长方体、圆柱形或楔形。
8.如权利要求1所述的方法，其特征在于，所述粘合材料为导电银浆、软焊料或者焊锡膏。
9.如权利要求1所述的方法，其特征在于，形成所述垫块之前，还在所述贴片区涂覆了一层金、银、镍或镍钯金的金属涂层。
10.如权利要求1所述的方法，其特征在于，形成所述阵列的步骤包括：通过引线键合的方式将引线的球形端部键合在所述贴片区以产生一个球形垫块，并控制引线从垫块上断开，多次循环以在所述贴片区产生多个垫块从而构成所述的阵列；以及
通过改变引线的线径来改变球形垫块的球径，进而来调整背部金属层和金属基座的顶面之间的所述粘合材料的厚度。
11.如权利要求1所述的方法，其特征在于，所述芯片的背面完全被所述背部金属层所覆盖住。
12.如权利要求1所述的方法，其特征在于，所述背部金属层的面积小于所述芯片背面的面积。
13.如权利要求12所述的方法，其特征在于，所述阵列中的任何一个垫块均被限制在位于所述背部金属层垂直投影到金属基座顶面的投影区域之内。
14.一种功率半导体器件，其特征在于，包括：
一金属基座，其中，在该金属基座顶面的贴片区设置有由多个高度一致的垫块所构成的一个阵列； 
设置在阵列区的一层厚度值不高于垫块高度值的导电的粘合材料；以及利用所述粘合材料粘贴至所述贴片区的一芯片，所述芯片的背面设置有一层背部金属层，所述粘合材料及所述阵列位于所述背部金属层和金属基座的顶面之间；
其中，所述阵列控制背部金属层和金属基座的顶面之间的所述粘合材料的厚度，以及支撑住所述芯片以防止其在所述粘合材料上发生旋转。
15.如权利要求14所述的一种功率半导体器件，其特征在于，所述芯片的背面完全被所述背部金属层所覆盖住。
16.如权利要求14所述的一种功率半导体器件，所述背部金属层的面积小于所述芯片背面的面积。
17.如权利要求16所述的一种功率半导体器件，其特征在于，所述阵列中的任何一个垫块均被限制在位于所述背部金属层垂直投影到金属基座顶面的投影区域之内。
18.如权利要求15所述的一种功率半导体器件，其特征在于，所述芯片为MOSFET。
19.如权利要求16所述的一种功率半导体器件，其特征在于，所述芯片为砷化镓半导体器件。
20.如权利要求19所述的一种功率半导体器件，其特征在于，所述芯片为砷化镓二极管。
CN2012101486342A 2012-05-14 2012-05-14 焊球阵列用作高度垫块及焊料固定物 Pending CN103426780A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101486342A CN103426780A (zh) 2012-05-14 2012-05-14 焊球阵列用作高度垫块及焊料固定物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101486342A CN103426780A (zh) 2012-05-14 2012-05-14 焊球阵列用作高度垫块及焊料固定物

Publications (1)

Publication Number Publication Date
CN103426780A true CN103426780A (zh) 2013-12-04

Family

ID=49651342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101486342A Pending CN103426780A (zh) 2012-05-14 2012-05-14 焊球阵列用作高度垫块及焊料固定物

Country Status (1)

Country Link
CN (1) CN103426780A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103874342A (zh) * 2014-03-26 2014-06-18 杭州华三通信技术有限公司 电路板组装方法及电路板
CN105304575A (zh) * 2015-10-23 2016-02-03 华天科技（西安）有限公司 采用垫块预防指纹传感芯片倾斜的封装结构及制造方法
CN105529308A (zh) * 2015-11-09 2016-04-27 华天科技（西安）有限公司 一种垫块加底部填充的指纹芯片封装结构及制造方法
CN106134018A (zh) * 2014-03-31 2016-11-16 Ipg光子公司 高功率激光二极管封装方法和激光二极管模块
IT202000008119A1 (it) * 2020-04-16 2021-10-16 St Microelectronics Srl Produzione di dispositivi integrati da lead-frame con distanziatori
CN113782454A (zh) * 2021-09-07 2021-12-10 西安微电子技术研究所 一种实现无预镀层引线框架表面引线键合的方法
CN113793809B (zh) * 2021-09-07 2023-05-30 西安微电子技术研究所 一种提高引线框架与塑封料结合力的方法
US11916353B2 (en) 2020-04-16 2024-02-27 Stmicroelectronics (Grenoble 2) Sas Electronic chip support device and corresponding manufacturing method

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802439A1 (de) * 1977-01-28 1978-08-03 Motorola Inc Halbleiter-sockel
JPS5614069A (en) * 1979-07-16 1981-02-10 Nec Corp Soldering method and soldering material
JPH02146757A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体装置
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JPH08139113A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH11145363A (ja) * 1997-11-06 1999-05-28 Hitachi Ltd 半導体装置
US6268662B1 (en) * 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
CN1320964A (zh) * 2000-04-24 2001-11-07 日本电气株式会社 半导体器件及其制造方法
TW515067B (en) * 2001-05-31 2002-12-21 Orient Semiconductor Elect Ltd Metal bump having higher pillar and the fabricated device thereof
US20040152292A1 (en) * 2002-09-19 2004-08-05 Stephen Babinetz Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
CN1695243A (zh) * 2002-10-03 2005-11-09 费尔奇尔德半导体公司 在倒装芯片贴装封装工艺中保持焊料厚度的方法
US20060192295A1 (en) * 2004-11-17 2006-08-31 Chippac, Inc. Semiconductor package flip chip interconnect having spacer
TW200830488A (en) * 2007-01-10 2008-07-16 Siliconware Precision Industries Co Ltd Heat-dissipating semiconductor package
JP2008181908A (ja) * 2007-01-23 2008-08-07 Rohm Co Ltd 半導体装置及び半導体装置用リードフレーム
TWI301657B (en) * 2006-01-27 2008-10-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor device and method for fabricating the same
CN101421833A (zh) * 2003-12-09 2009-04-29 飞思卡尔半导体公司 矩栅阵列封装装置及其形成方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802439A1 (de) * 1977-01-28 1978-08-03 Motorola Inc Halbleiter-sockel
JPS5614069A (en) * 1979-07-16 1981-02-10 Nec Corp Soldering method and soldering material
JPH02146757A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体装置
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JPH08139113A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH11145363A (ja) * 1997-11-06 1999-05-28 Hitachi Ltd 半導体装置
US6268662B1 (en) * 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
CN1320964A (zh) * 2000-04-24 2001-11-07 日本电气株式会社 半导体器件及其制造方法
TW515067B (en) * 2001-05-31 2002-12-21 Orient Semiconductor Elect Ltd Metal bump having higher pillar and the fabricated device thereof
US20040152292A1 (en) * 2002-09-19 2004-08-05 Stephen Babinetz Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
CN1695243A (zh) * 2002-10-03 2005-11-09 费尔奇尔德半导体公司 在倒装芯片贴装封装工艺中保持焊料厚度的方法
CN101421833A (zh) * 2003-12-09 2009-04-29 飞思卡尔半导体公司 矩栅阵列封装装置及其形成方法
US20060192295A1 (en) * 2004-11-17 2006-08-31 Chippac, Inc. Semiconductor package flip chip interconnect having spacer
TWI301657B (en) * 2006-01-27 2008-10-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor device and method for fabricating the same
TW200830488A (en) * 2007-01-10 2008-07-16 Siliconware Precision Industries Co Ltd Heat-dissipating semiconductor package
JP2008181908A (ja) * 2007-01-23 2008-08-07 Rohm Co Ltd 半導体装置及び半導体装置用リードフレーム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103874342A (zh) * 2014-03-26 2014-06-18 杭州华三通信技术有限公司 电路板组装方法及电路板
CN103874342B (zh) * 2014-03-26 2017-07-04 新华三技术有限公司 电路板组装方法及电路板
CN106134018A (zh) * 2014-03-31 2016-11-16 Ipg光子公司 高功率激光二极管封装方法和激光二极管模块
CN105304575A (zh) * 2015-10-23 2016-02-03 华天科技（西安）有限公司 采用垫块预防指纹传感芯片倾斜的封装结构及制造方法
CN105304575B (zh) * 2015-10-23 2019-04-23 华天科技（西安）有限公司 采用垫块预防指纹传感芯片倾斜的封装结构及制造方法
CN105529308A (zh) * 2015-11-09 2016-04-27 华天科技（西安）有限公司 一种垫块加底部填充的指纹芯片封装结构及制造方法
CN105529308B (zh) * 2015-11-09 2019-10-25 华天科技（西安）有限公司 一种垫块加底部填充的指纹芯片封装结构及制造方法
IT202000008119A1 (it) * 2020-04-16 2021-10-16 St Microelectronics Srl Produzione di dispositivi integrati da lead-frame con distanziatori
US11916353B2 (en) 2020-04-16 2024-02-27 Stmicroelectronics (Grenoble 2) Sas Electronic chip support device and corresponding manufacturing method
CN113782454A (zh) * 2021-09-07 2021-12-10 西安微电子技术研究所 一种实现无预镀层引线框架表面引线键合的方法
CN113793809B (zh) * 2021-09-07 2023-05-30 西安微电子技术研究所 一种提高引线框架与塑封料结合力的方法

Similar Documents

Publication Publication Date Title
CN103426780A (zh) 焊球阵列用作高度垫块及焊料固定物
TW544885B (en) Carrier with metal bumps for semiconductor die packages
TWI425667B (zh) Led覆晶結構及其製造方法
CN102569099A (zh) 一种倒装芯片的封装方法
CN201904369U (zh) 一种基于硅基板的led表面贴片式封装结构
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
US8722467B2 (en) Method of using bonding ball array as height keeper and paste holder in semiconductor device package
CN207052626U (zh) 一种倒装led光源
CN102244061A (zh) Low-k芯片封装结构
WO2017041280A1 (zh) 一种具有过渡基板的led器件及其封装方法
CN104409434A (zh) 半导体器件封装结构
CN103413770B (zh) 凸点的制造方法
CN104409615A (zh) 倒装led芯片、倒装led芯片封装体及其制作方法
CN102208358A (zh) 一种在基板上焊接倒装芯片的方法及封装器件
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN206532771U (zh) 散热型半导体器件
CN104821369A (zh) 一种倒装led的封装方法
TW201403773A (zh) 半導體結構之製法與導電凸塊
CN102683322B (zh) Pop封装结构及其制造方法
CN107248539A (zh) 一种led封装工艺
CN104217969B (zh) 半导体器件封装方法
CN102244021B (zh) Low-k芯片封装方法
WO2017107399A1 (zh) 一种集成led光源导热结构及其实现方法
CN206672937U (zh) 一种芯片封装结构
TWI475655B (zh) 焊球陣列用作高度墊塊及焊料固定物

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204