CN104409434A - 半导体器件封装结构 - Google Patents

半导体器件封装结构 Download PDF

Info

Publication number
CN104409434A
CN104409434A CN201410431740.0A CN201410431740A CN104409434A CN 104409434 A CN104409434 A CN 104409434A CN 201410431740 A CN201410431740 A CN 201410431740A CN 104409434 A CN104409434 A CN 104409434A
Authority
CN
China
Prior art keywords
semiconductor device
conductive pole
chip
package structure
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410431740.0A
Other languages
English (en)
Inventor
施建根
吴谦国
陈文军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410431740.0A priority Critical patent/CN104409434A/zh
Publication of CN104409434A publication Critical patent/CN104409434A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体器件封装结构，包括芯片和金属层，芯片上设有电极，电极上键合第一导电柱，第一导电柱远离电极的一端连接焊帽，焊帽连接有第二导电柱，第一导电柱与第二导电柱分置于焊帽的两侧，第二导电柱远离焊帽的一端连接金属层。本发明中芯片电极上键合形成的第一导电柱，能够很好的缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起的电极断裂导致半导体器件的失效问题。

Description

半导体器件封装结构
技术领域
本发明半导体器封装领域，尤其涉及一种半导体器件封装结构。
背景技术
近年来，半导体器件在成本降低和前道晶圆制造工艺提升的共同促进下，实现了同样功能的半导体器件的单体芯片尺寸越来越小的目标，这样会导致半导体器件上用于外接的电极之间的节距越来越小，原来的用于倒装焊的半导体器件柱状结构容易引起电极之间的桥接从而导致半导体器件失效。同时，现在的半导体器件对避免α射线的辐射影响、凸点与倒装载体之间以及凸点和半导体芯片的结合力强度等方面也有了越来越高要求。
图1是现有半导体器件柱状凸点结构示意图，在半导体芯片101上有电极102，在半导体芯片101和电极102上选择性的覆盖有氧化硅或氮化硅等材料形成的钝化层103，在钝化层103上再有选择的形成一层聚酰亚胺(PI)、聚苯并噁唑(PBO)或苯并环丁烯(BCB)等保护层209。然后通过半导体常用的图形转移法,利用溅射加电镀的工艺在半导体电极表面形成凸点下金属层UBM和电镀金属焊料212,典型的UBM由溅射的钛层和铜层组成的金属层210以及电镀镍层211组成,金属焊料212回流后形成球状凸点,最后倒装在基板上形成图1所示的现有倒装芯片封装结构。这种倒装芯片封装结构虽然在结构上满足了倒装芯片封装结构的要求，但是容易引起电极之间的桥接、凸点与倒装载体之间以及凸点和半导体芯片结合处容易产生裂纹，致使电极断裂，从而导致半导体器件失效。同时，也没有在最大程度上避免电镀金属焊料212中α射线对半导体芯片101内电路的影响导致的半导体器件失效。
发明内容
本发明的目的是提供一种半导体器件封装结构。
本发明提供一种半导体器件封装结构，包括芯片和金属层，芯片上设有电极，电极上键合第一导电柱，第一导电柱远离电极的一端连接焊帽，焊帽连接有第二导电柱，第一导电柱与第二导电柱分置于焊帽的两侧，第二导电柱远离焊帽的一端连接金属层。
与现有技术相比，本发明的有益效果是芯片电极上键合形成的第一导电柱，能够很好的缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起的电极断裂导致半导体器件的失效问题。使用热超声技术可以实现直接在半导体芯片电极上形成凸点，避免了半导体器件柱状凸点结构制造工艺造成的凸点与凸点之间的漏电流。
附图说明
图1是现有技术中提供的倒装芯片封装结构示意图；
图2是本发明实施例提供的半导体封装结构示意图；
图3是本发明实施例提供的半导体封装器件芯片键合第一导电柱的结构示意图。
具体实施方式
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
参见图2，本发明实施例提供的半导体器件封装结构，包括芯片101和金属层302，芯片上设有电极102，电极102上键合第一导电柱201，第一导电柱201远离电极102的一端连接焊帽702c，焊帽702c连接有第二导电柱702b，第一导电柱201与第二导电柱702b分置于焊帽702c的两侧，第二导电柱702b远离焊帽702c的一端连接金属层302。
上述的封装结构中，芯片电极上键合形成的第一导电柱，能够很好的缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起的电极断裂导致半导体器件的失效问题。使用热超声技术可以实现直接在半导体芯片电极上形成凸点，避免了半导体器件柱状凸点结构制造工艺造成的凸点与凸点之间的漏电流。
进一步地，芯片101上设置有钝化层103，钝化层103上设置有暴露出电极102的孔，便于电极102上直接键合形成第一导电柱01，钝化层103的覆盖高度高于电极102的高度，钝化层103为氧化硅层或者氮化硅层。
参见图3，本发明实施例提供的半导体封装器件芯片键合第一导电柱的结构，第一导电柱201键合在钝化层301上暴露出电极102的孔内，第一导电柱201的高度高于钝化层103的高度，便于第一导电柱201与焊帽702a焊接时，焊帽702a回流后形成的焊帽702c与电极102之间留有一定的距离。
进一步地，第一导电柱201连接焊帽702a的一端为圆锥状，采用圆锥状结构在回流焊接的过程中，便于芯片101及第一导电柱201向下移动一定的距离，使第一导电柱201的圆锥状的端部陷入到焊帽702c中，以增强焊接效果。
进一步地，金属层302远离第二导电柱702b的一侧设有凸起，凸起上设有焊球。
进一步地，第一导电柱201的直径小于电极102的直径。
进一步地，芯片101的***及芯片101与金属层302之间填充塑封料。填充的塑封料可以但不限于为树脂，通过填充树脂将各个器件固定，形成本发明的整个封装结构。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种半导体器件封装结构，包括芯片和金属层，所述芯片上设有电极，其特征在于，所述电极上键合第一导电柱，所述第一导电柱远离所述电极的一端连接焊帽，所述焊帽连接有第二导电柱，所述第一导电柱与第二导电柱分置于所述焊帽的两侧，所述第二导电柱远离所述焊帽的一端连接所述金属层。
2.根据权利要求1所述的半导体器件封装结构，其特征在于，所述芯片上设置有钝化层，所述钝化层上设置有暴露出所述电极的孔。
3.根据权利要求2所述的半导体器件封装结构，其特征在于，所述第一导电柱连接所述焊帽的一端为圆锥状。
4.根据权利要求1所述的半导体器件封装结构，其特征在于，所述金属层背离所述第二导电柱的一侧设有凸起，所述凸起上设有焊球。
5.根据权利要求所述1-4任一项所述的半导体器件封装结构，其特征在于，所述芯片的***及所述芯片与所述金属层之间填充有塑封料。
6.根据权利要求5所述的半导体器件封装结构，其特征在于，所述塑封料为树脂。
7.根据权利要求所述1-4任一项所述的半导体器件封装结构，所述第一导电柱的直径小于所述电极的直径。
CN201410431740.0A 2014-08-28 2014-08-28 半导体器件封装结构 Pending CN104409434A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410431740.0A CN104409434A (zh) 2014-08-28 2014-08-28 半导体器件封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410431740.0A CN104409434A (zh) 2014-08-28 2014-08-28 半导体器件封装结构

Publications (1)

Publication Number Publication Date
CN104409434A true CN104409434A (zh) 2015-03-11

Family

ID=52647050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410431740.0A Pending CN104409434A (zh) 2014-08-28 2014-08-28 半导体器件封装结构

Country Status (1)

Country Link
CN (1) CN104409434A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609484A (zh) * 2015-12-24 2016-05-25 南通富士通微电子股份有限公司 半导体器件扇出封装结构
CN105789066A (zh) * 2016-05-09 2016-07-20 南通富士通微电子股份有限公司 一种半导体封装结构的制造方法
CN105826289A (zh) * 2016-05-09 2016-08-03 南通富士通微电子股份有限公司 一种半导体封装结构
CN112186086A (zh) * 2019-06-17 2021-01-05 成都辰显光电有限公司 微型发光二极管芯片的键合方法
CN113140684A (zh) * 2021-04-16 2021-07-20 南京国兆光电科技有限公司 微型oled显示屏及其亮点缺陷激光修复方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430272A (zh) * 2001-12-26 2003-07-16 株式会社日立制作所 半导体装置及其制造方法
US20060252178A1 (en) * 2005-05-03 2006-11-09 Advanced Semiconductor Engineering, Inc. Method of fabricating wafer level package
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
CN101604638A (zh) * 2009-06-26 2009-12-16 江阴长电先进封装有限公司 圆片级扇出芯片封装方法
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430272A (zh) * 2001-12-26 2003-07-16 株式会社日立制作所 半导体装置及其制造方法
US20060252178A1 (en) * 2005-05-03 2006-11-09 Advanced Semiconductor Engineering, Inc. Method of fabricating wafer level package
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
CN101604638A (zh) * 2009-06-26 2009-12-16 江阴长电先进封装有限公司 圆片级扇出芯片封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609484A (zh) * 2015-12-24 2016-05-25 南通富士通微电子股份有限公司 半导体器件扇出封装结构
CN105609484B (zh) * 2015-12-24 2019-03-22 通富微电子股份有限公司 半导体器件扇出封装结构
CN105789066A (zh) * 2016-05-09 2016-07-20 南通富士通微电子股份有限公司 一种半导体封装结构的制造方法
CN105826289A (zh) * 2016-05-09 2016-08-03 南通富士通微电子股份有限公司 一种半导体封装结构
CN112186086A (zh) * 2019-06-17 2021-01-05 成都辰显光电有限公司 微型发光二极管芯片的键合方法
CN113140684A (zh) * 2021-04-16 2021-07-20 南京国兆光电科技有限公司 微型oled显示屏及其亮点缺陷激光修复方法

Similar Documents

Publication Publication Date Title
CN104409434A (zh) 半导体器件封装结构
JP2009064812A (ja) 半導体装置の電極構造およびその関連技術
TW201340267A (zh) 形成於半導體基板上之導電凸塊及其製法
US9806045B2 (en) Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
CN103311205A (zh) 一种防止芯片凸点短路的封装件及其制造工艺
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
US20070120268A1 (en) Intermediate connection for flip chip in packages
CN104332419A (zh) 倒装形式的芯片封装方法
CN103426780A (zh) 焊球阵列用作高度垫块及焊料固定物
CN103606538A (zh) 半导体叠层封装方法
CN104201120B (zh) 半导体倒装封装方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
CN103413770B (zh) 凸点的制造方法
CN103354224B (zh) 半导体器件扇出倒装芯片封装结构
CN104217969B (zh) 半导体器件封装方法
JP2016063013A (ja) 半導体装置
JP2017028155A (ja) 半導体装置及びその製造方法
CN103050465A (zh) 一种带有铜柱的晶圆减薄的单芯片封装件及其制作工艺
JP4829853B2 (ja) 半導体ｐｏｐ装置
CN101777504B (zh) 在载板芯片上倒装芯片和贴装无源元件的***级封装方法
US20210050330A1 (en) Chip interconnection structure, chip, and chip interconnection method
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN208045489U (zh) Vdmos功率器件芯片焊接层空洞补偿结构
CN104241236B (zh) 一种半导体倒装封装结构
CN105575823A (zh) 半导体器件扇出封装结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20150311

RJ01 Rejection of invention patent application after publication