CN104795438A - 一种能抑制负阻效应的sa-ligbt - Google Patents
一种能抑制负阻效应的sa-ligbt Download PDFInfo
- Publication number
- CN104795438A CN104795438A CN201510170874.6A CN201510170874A CN104795438A CN 104795438 A CN104795438 A CN 104795438A CN 201510170874 A CN201510170874 A CN 201510170874A CN 104795438 A CN104795438 A CN 104795438A
- Authority
- CN
- China
- Prior art keywords
- ligbt
- collector region
- type
- region
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 title claims abstract description 25
- 230000000452 restraining effect Effects 0.000 title abstract 3
- 239000002184 metal Substances 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000003139 buffering effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 7
- 238000010276 construction Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及功率半导体技术，特别涉及一种能抑制负阻效应的SA-LIGBT。本发明的主要方法是：在P型集电区和N型集电区的电极接触之间产生一个适当阻值的金属电阻，并且金属电阻的阻值可以通过调节金属电阻的面积和长度来控制。在器件正向导通时，电流IF流过此金属电阻R并在金属电阻上产生电压降IFR，使P型集电区/N型缓冲层之间产生电压差，如果IFR大于PN结正向导通压降，PN结将正向导通，进入IGBT工作模式，从而有效抑制负阻效应。本发明的有益效果为，不过多增加工艺复杂性的条件下，具有优良的抑制snapback现象的能力，同时，不会对SA-LIGBT的其它性能参数造成影响。
Description
技术领域
本发明涉及功率半导体技术，特别涉及一种能抑制负阻效应的SA-LIGBT(Shorted-AnodeLateral Insulated Gate Bipolar Transistor，短路阳极绝缘栅双极型晶体管)。
背景技术
横向绝缘栅双极型晶体管(LIGBT)是功率集成电路中的新型部件。它既有LDMOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代功率半导体集成电路的核心部件之一。文献(Shigeki T.，Akio N.，Youichi A.，SatoshiS.and Norihito T.Carrier-Storage Effect and Extraction-Enhanced Lateral IGBT(E2LIGBT):ASuper-High Speed and Low On-state Voltage LIGBT Superior to LDMOSFET.Proceedings of 2012International Symposium on Power Semiconductor Devices&ICs,2012,pp.393-396)指出，相同电流能力下，LIGBT所需面积仅为传统LDMOS的八分之一，该特性大幅降低了功率芯片的面积，提高了芯片成品率，降低了生产成本。因而，目前基于LIGBT功率半导体集成电路被广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。
但是LIGBT只是一个单向导通器件，在集成电路***中，LIGBT器件通常需要配合续流二极管(Free Wheeling Diode)使用以确保***的安全稳定。因此在传统功率集成电路中，通常会将FWD与LIGBT反向并联，然而，该FWD不仅占用了芯片面积，增加了成本，额外所需的金属布线增大了芯片内部连线的寄生效应。为了解决此问题，一种能够反向导通的LIGBT称为SA-LIGBT(Shorted-Anode Lateral Insulated Gate Bipolar Transistor)被提出了，这种传统的SA-LIGBT(如图1所示)通过在集电区引入N集电区的方法实现了LIGBT和二极管的集成。但是这种传统SA-LIGBT在正向导通的时候会出现一个负阻效应(snapback)，此效应会阻止SA-LIGBT的完全导通，对器件的可靠性和稳定性带来不利影响。为了抑制负阻效应，Byeong-Hoon Lee等人提出了GHI-LIGBT(Gradual Hole Injection Dule-gate LIGBT)，如图2所示，GHI-LIGBT相对传统的SA-LIGBT，在N集电区旁边引入第二栅极，并在场氧和第二栅极之间通过离子注入形成P+层，在器件正向导通时第一栅极加正偏压，第二栅极加负偏压，N+发射极和P+集电极同时分别发射电子和空穴，并且P+层可以辅助增强空穴的发射效率，使GHI-LIGBT工作于双极性导电模式，从而抑制负阻效应，但是这种结构属于四端器件，在实际应用中不方便。为了实现抑制负阻效应的同时，保证器件仍为三端器件，JuhyunOh等人提出了具有沟槽集电区的SA-LIGBT，如图3所示，相对传统的SA-LIGBT，此结构通过集电区的沟槽结构增大了电子电流流过的P型集电区下方的N型缓冲层的电阻，使P集电区/N型缓冲层结更容易导通，从而抑制了负阻效应，但是这种结构在工艺上需要挖槽，填充介质层等，工艺复杂度相对较大，给实际生产带来了困难。
发明内容
本发明的目的，就是针对上述传统SA-LIGBT存在负阻效应的问题，提出一种能抑制负阻效应的SA-LIGBT。
本发明的技术方案：一种能抑制负阻效应的SA-LIGBT，其结构包括P型衬底7和设置在P型衬底7上层的N阱区6，所述N阱区6上层的一侧设置有P型体区5，其另一侧设置有N型缓冲层8；所述P型体区5的上层设置有相互独立的N+源区1和P+接触区13；所述N型缓冲层8上层设置有相互独立的P集电区9和N集电区10；所述N+源区1与P集电区9相邻；所述N+源区1和P+接触区13的上表面设置有阴极电极4，所述阴极电极4两侧的N+源区1、P+接触区13、P型体区5、N阱区6、P型衬底7、缓冲层8和P集电区9的上表面设置有二氧化硅层3，所述二氧化硅层3中靠近N+源区1处设置有多晶硅栅电极2；所述P集电区9的上表面设置有第一金属层11，作为阳极电极，所述第一金属层11与二氧化硅层3相连并部分覆盖二氧化硅层3的上表面；所述N集电区10上表面设置有第二金属层15；所述第一金属层11和第二金属层15之间具有金属电阻16和第一绝缘层17；所述第一绝缘层17位于P集电区9和N集电区10的上表面，其上表面与金属电阻16的下表面连接；所述金属电阻16的上表面及与其侧面相邻的N集电区10、N型缓冲层8、N阱区6和P型衬底7的上表面设置有第二绝缘层18。
本发明总的技术方案，在传统SA-LIGBT基础上，通过对阳极金属电极的刻蚀加工，在P型集电区和N型集电区的电极接触之间产生一个适当阻值的金属电阻，并且金属电阻的阻值可以通过调节金属电阻的面积和长度来控制。在器件正向导通时(阳极加高压)，电流IF流过此金属电阻R并在金属电阻上产生电压降IFR，使P型集电区/N型缓冲层之间产生电压差，如果IFR大于PN结正向导通压降(约0.7V)，PN结将正向导通，进入IGBT工作模式，从而有效抑制负阻效应。
本发明的有益效果为，不过多增加工艺复杂性的条件下，具有优良的抑制snapback现象的能力，同时，不会对SA-LIGBT的其它性能参数造成影响。
附图说明
图1是传统SA-LIGBT结构示意图；
图2是GHI-LIGBT结构示意图；
图3是具有沟槽集电区的SA-LIGBT的结构示意图；
图4是本发明的SA-LIGBT器件结构示意图；
图5是沿图4中AA'的器件剖面示意图；
图6是本发明的SA-LIGBT器件集电区俯视图；
图7是本发明的SA-LIGBT和传统SA-LIGBT的snapback现象对比示意图；
图8是本发明提出的SA-LIGBT结构中，金属电阻16对snapback效应的影响；
图9是本发明的SA-LIGBT器件制作工艺中在N+和P+集电极注入退火，并在器件表面淀积一层二氧化硅层后的器件结构示意图；
图10是本发明的SA-LIGBT器件制作工艺中通过光刻和刻蚀露出N+及P+集电极的接触区，再淀积金属，通过光刻和刻蚀，在N+集电极和P+集电极接触之间形成金属电阻后的结构示意图；
图11是本发明的SA-LIGBT器件制作工艺中完成器件阳极接触后的结构示意图。
具体实施方式
下面结合附图对本发明进行详细的描述
本发明提出的一种消除负阻效应的SA-LIGBT新结构，是在传统SA-LIGBT基础上，通过对阳极金属的刻蚀加工，在P型集电区和N型集电区的电极接触之间产生一个适当阻值的金属电阻。在器件正向导通时(阳极加高压)，电流流过此金属电阻并在其上产生电压降，使P型集电区/N型缓冲层结之间产生电压差，从而使PN结正向导通，防止了器件内部的MOS部分先于IGBT部分导通而出现负阻现象。值得注意的是：利用这种方法，在不用增大元胞面积的条件下可以很好的抑制snapback现象；另外，相比以上提到的利用沟槽集电区SA-LIGBT抑制snapback现象所需要的挖槽、填充等工艺，该方法只需在传统的SA-LIGBT的基础上增加一步刻蚀阳极金属工艺，金属电阻位于SA-LIGBT背部P型集电区和N集电区之间，可以在背面的中间位置形成较大面积的金属接触区，如图5、图6所示，以产生一个适当阻值的连接阳极电极和N型集电区的金属电阻，降低了工艺复杂度。
如图4所示，本发明的SA-LIGBT，其结构包括P型衬底7和设置在P型衬底7上层的N阱区6，所述N阱区6上层的一侧设置有P型体区5，其另一侧设置有N型缓冲层8；所述P型体区5的上层设置有相互独立的N+源区1和P+接触区13；所述N型缓冲层8上层设置有相互独立的P集电区9和N集电区10；所述N+源区1与P集电区9相邻；所述N+源区1和P+接触区13的上表面设置有阴极电极4，所述阴极电极4两侧的N+源区1、P+接触区13、P型体区5、N阱区6、P型衬底7、缓冲层8和P集电区9的上表面设置有二氧化硅层3，所述二氧化硅层3中靠近N+源区1处设置有多晶硅栅电极2；所述P集电区9的上表面设置有第一金属层11，作为阳极电极，所述第一金属层11与二氧化硅层3相连并部分覆盖二氧化硅层3的上表面；所述N集电区10上表面设置有第二金属层15；所述第一层11和第二金属层15之间具有金属电阻16和第一绝缘层17；所述第一绝缘层17位于P集电区9和N集电区10的上表面，其上表面与金属电阻16的下表面连接；所述金属电阻16的上表面及与其相邻的N集电区10、N型缓冲层8、N阱区6和P型衬底7的上表面设置有第二绝缘层18。
本发明的工作原理为：
常规SA-LIGBT产生snapback现象的原因是：由于在阳极一侧引入了N+集电极短路区，额外引入了一条单极电流通路，当LIGBT的栅极加上大于阈值的正偏压，在集电极电压很小时，电子电流会经由N+集电极短路区，通过N阱区再通过导电沟道到达发射极电极，在这条电流路径中由于N阱区掺杂浓度很低且长度较长，导通电阻较大，因而导通电流很小，这时SA-LIGBT的工作可称为MOSFET工作模式。随着集电极电压增大，使得P+集电极和N缓冲层形成的PN结正偏时，P+集电区开始向N阱区注入空穴，器件从MOSFET模式转入IGBT工作模式，该模式下由于有电导调制效应，导通电阻迅速下降，因而出现了负阻现象。
本发明提出的SA-LIGBT新结构，其消除snapback的原理是抑制常规SA-LIGBT的MOSFET工作模式，加快进入IGBT工作模式的过程。在传统SA-LIGBT基础上，通过对阳极金属电极的刻蚀加工，在P型集电区和N型集电区的电极接触之间产生一个适当阻值的金属电阻16，并且金属电阻16的阻值可以通过调节金属电阻的面积和长度来控制。在器件正向导通时(阳极加高压)，电流IF流过此金属电阻R并在金属电阻上产生电压降IFR，使P型集电区/N型缓冲层之间产生电压差，如果IFR大于PN结正向导通压降(约0.7V)，PN结将正向导通，进入IGBT工作模式。由此可见，金属电阻的阻值越大，对snapback现象的抑制效果越好；但是，金属电阻过大，会导致器件在逆向导通(二极管模式)时功耗增加，因此金属电阻的阻值需经过恰当设计。
利用本发明提出的新思路，在不用增大元胞面积的条件下可以很好的抑制负阻效应，另外，相比以上提到的沟槽集电区SA-LIGBT抑制snapback现象所需要的挖槽、填充等工艺，该方法只需在传统的SA-LIGBT的基础上刻蚀阳极金属，以产生一个适当阻值的连接阳极和N型集电区电极接触的金属电阻，大大降低了工艺复杂度。
为了验证本发明的有益效果，利用MEDICI软件对图1所示的传统结构的SA-LIGBT和图4所示的本发明提出的SA-LIGBT新结构进行了仿真比较，仿***要参数为：器件长度为57μm，N阱区掺杂为5×1014cm-3，N型缓冲层掺杂为2×1016cm-3，Lp：Ln(P集电区长度：N集电区长度)＝2:1，载流子寿命为10us，环境温度为300K。传统结构和本发明提出的SA-LIGBT新结构均具有以上仿真参数，另外，此SA-LIGBT新结构，其金属电阻为50Ω。仿真结果如图7所示，从图中可以看出传统结构的SA-LIGBT由于器件长度较小(只有57μm)，snapback现象非常明显，这会阻止SA-LIGBT的完全导通，对SA-LIGBT的可靠性也有不利影响。而对本发明提出的带金属电阻的SA-LIGBT(金属电阻为50Ω)，snapback现象基本完全消除了。通过此对比可以发现，本发明提出的一种利用金属电阻消除snapback现象的SA-LIGBT具有非常优越的性能。同时，由于此金属电阻只需对SA-LIGBT的阳极金属进行刻蚀便可形成，没有改变器件的其它结构，所以，不会对SA-LIGBT的耐压和阈值电压等参数造成影响。
为了验证金属电阻的阻值设定对snapback现象的影响，仿真了器件在不同阻值下的开启过程。如图8所示，当金属电阻逐渐增大时，电子电流流过金属电阻产生的压降也随着增大，P型集电区/N型缓冲层结更容易导通，SA-LIGBT将更容易从单极性电子导电进入双极性导电模式，从而抑制snapback现象。当电阻增大到50Ω时，snapback现象已基本消除，同时考虑到不增加SA-LIGBT反向工作时的功耗，选择金属电阻50Ω作为最佳阻值。
本发明的SA-LIGBT的具体实现方法为：选取P型<100>晶向区熔单晶衬垫，N阱注入和推结，场氧化，刻蚀有源区，长栅氧，淀积Poly，P-body的注入，N型缓冲层注入，N+有源区注入，P+欧姆接触区注入，P型集电区和N型集电区注入，淀积一层二氧化硅层，如图9所示，通过光刻和刻蚀露出N+及P+集电极的接触区，在集电区淀积一层金属，实现金属与N+及P+集电极的良好接触，如图10所示。通过光刻和刻蚀，在N+集电极和P+集电极接触之间形成金属电阻，在集电区再淀积一层二氧化硅层，通过光刻和刻蚀露出P+集电区接触，作为器件的阳极接触。淀积BPSG，打孔并淀积发射极和集电极金属，发射极和集电极金属曝光与刻蚀，如图11所示。
在实施的过程中，根据具体器件的设计要求，本发明提出的一种消除snapback现象的SA-LIGBT，其MOS区和N阱区是可变的，可以用于平面栅结构和槽栅结构，也可以用超结结构。在具体制作时，集电区金属电阻可以是锯齿状电阻，也可以是方波形电阻。
Claims (2)
1.一种能抑制负阻效应的SA-LIGBT，其结构包括P型衬底(7)和设置在P型衬底(7)上层的N阱区(6)，所述N阱区(6)上层的一侧设置有P型体区(5)，其另一侧设置有N型缓冲层(8)；所述P型体区(5)的上层设置有相互独立的N+源区(1)和P+接触区(13)；所述N型缓冲层(8)的上层设置有相互独立的P集电区(9)和N集电区(10)；所述N+源区(1)与P集电区(9)相邻；所述N+源区(1)和P+接触区(13)的上表面设置有阴极电极(4)，所述阴极电极(4)两侧的N+源区(1)、P+接触区(13)、P型体区(5)、N阱区(6)、P型衬底(7)、缓冲层(8)和P集电区(9)的上表面设置有二氧化硅层(3)，所述二氧化硅层(3)中靠近N+源区(1)处设置有多晶硅栅电极(2)；所述P集电区(9)的上表面设置有第一金属层(11)作为阳极电极，所述第一金属层(11)与二氧化硅层(3)相连并部分覆盖二氧化硅层(3)的上表面；所述N集电区(10)上表面设置有第二金属层(15)；所述第一金属层(11)和第二金属层(15)之间具有金属电阻(16)和第一绝缘层(17)；所述第一绝缘层(17)位于P集电区(9)和N集电区(10)的上表面，其上表面与第三金属层(16)的下表面连接；所述金属电阻(16)的上表面及与其侧面相邻的N集电区(10)、N型缓冲层(8)、N阱区(6)和P型衬底(7)的上表面设置有第二绝缘层(18)。
2.根据权利要求1所述的一种能抑制负阻效应的SA-LIGBT，其特征在于，所述金属电阻(16)的阻值为50Ω。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510170874.6A CN104795438B (zh) | 2015-04-10 | 2015-04-10 | 一种能抑制负阻效应的sa‑ligbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510170874.6A CN104795438B (zh) | 2015-04-10 | 2015-04-10 | 一种能抑制负阻效应的sa‑ligbt |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104795438A true CN104795438A (zh) | 2015-07-22 |
| CN104795438B CN104795438B (zh) | 2017-07-28 |
Family
ID=53560119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510170874.6A Expired - Fee Related CN104795438B (zh) | 2015-04-10 | 2015-04-10 | 一种能抑制负阻效应的sa‑ligbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104795438B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185826A (zh) * | 2015-08-10 | 2015-12-23 | 电子科技大学 | 一种横向rc-igbt器件 |
| CN106298900A (zh) * | 2016-10-09 | 2017-01-04 | 电子科技大学 | 一种高速soi‑ligbt |
| CN109065608A (zh) * | 2018-08-20 | 2018-12-21 | 电子科技大学 | 一种横向双极型功率半导体器件及其制备方法 |
| CN112466935A (zh) * | 2020-12-15 | 2021-03-09 | 重庆邮电大学 | 一种具有集电极多晶硅电子通道的rc-igbt器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886384A (en) * | 1996-07-26 | 1999-03-23 | Telefonakitebolaget Lm Ericsson | Semiconductor component with linear current to voltage characteristics |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
| CN103413824A (zh) * | 2013-07-17 | 2013-11-27 | 电子科技大学 | 一种rc-ligbt器件及其制作方法 |
| CN103579230A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
| CN103887332A (zh) * | 2013-10-15 | 2014-06-25 | 杭州恩能科技有限公司 | 一种新型功率半导体器件 |
-
2015
- 2015-04-10 CN CN201510170874.6A patent/CN104795438B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886384A (en) * | 1996-07-26 | 1999-03-23 | Telefonakitebolaget Lm Ericsson | Semiconductor component with linear current to voltage characteristics |
| CN103579230A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
| CN103413824A (zh) * | 2013-07-17 | 2013-11-27 | 电子科技大学 | 一种rc-ligbt器件及其制作方法 |
| CN103887332A (zh) * | 2013-10-15 | 2014-06-25 | 杭州恩能科技有限公司 | 一种新型功率半导体器件 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185826A (zh) * | 2015-08-10 | 2015-12-23 | 电子科技大学 | 一种横向rc-igbt器件 |
| CN105185826B (zh) * | 2015-08-10 | 2019-01-22 | 电子科技大学 | 一种横向rc-igbt器件 |
| CN106298900A (zh) * | 2016-10-09 | 2017-01-04 | 电子科技大学 | 一种高速soi‑ligbt |
| CN109065608A (zh) * | 2018-08-20 | 2018-12-21 | 电子科技大学 | 一种横向双极型功率半导体器件及其制备方法 |
| CN109065608B (zh) * | 2018-08-20 | 2020-12-18 | 电子科技大学 | 一种横向双极型功率半导体器件及其制备方法 |
| CN112466935A (zh) * | 2020-12-15 | 2021-03-09 | 重庆邮电大学 | 一种具有集电极多晶硅电子通道的rc-igbt器件 |
| CN112466935B (zh) * | 2020-12-15 | 2023-03-14 | 重庆邮电大学 | 一种具有集电极多晶硅电子通道的rc-igbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104795438B (zh) | 2017-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN101983431B (zh) | 半导体装置 | |
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| CN100585873C (zh) | 半导体器件 | |
| CN102779840B (zh) | 一种具有终端深能级杂质层的igbt | |
| CN103413824A (zh) | 一种rc-ligbt器件及其制作方法 | |
| EP2822038B1 (en) | Insulated gate bipolar transistor | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN105185826B (zh) | 一种横向rc-igbt器件 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN106067480A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| CN104409519A (zh) | 一种具有浮岛结构的二极管 | |
| CN103489910A (zh) | 一种功率半导体器件及其制造方法 | |
| CN104795438A (zh) | 一种能抑制负阻效应的sa-ligbt | |
| CN105023943A (zh) | 一种纵向rc-igbt器件 | |
| CN101431096A (zh) | 一种soi ligbt器件 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN102446966A (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN104779279A (zh) | 一种能抑制负阻效应的rc-igbt | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN103872097A (zh) | 功率半导体设备及其制造方法 | |
| CN109616518B (zh) | 一种mos栅控晶闸管 | |
| CN103928507B (zh) | 一种逆导型双栅绝缘栅双极型晶体管 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN108172610B (zh) | 一种具有内置镇流电阻的高压igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170728 Termination date: 20180410 |