CN104638013B - 隔离型nldmos器件 - Google Patents

隔离型nldmos器件 Download PDF

Info

Publication number
CN104638013B
CN104638013B CN201510048208.5A CN201510048208A CN104638013B CN 104638013 B CN104638013 B CN 104638013B CN 201510048208 A CN201510048208 A CN 201510048208A CN 104638013 B CN104638013 B CN 104638013B
Authority
CN
China
Prior art keywords
type
deep trap
region
type deep
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510048208.5A
Other languages
English (en)
Other versions
CN104638013A (zh
Inventor
段文婷
刘冬华
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510048208.5A priority Critical patent/CN104638013B/zh
Publication of CN104638013A publication Critical patent/CN104638013A/zh
Application granted granted Critical
Publication of CN104638013B publication Critical patent/CN104638013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种隔离型NLDMOS器件，终端位于元胞区的上端及下端；元胞区，在P型硅衬底上形成有两个独立的N型深阱；左N型深阱同右N型深阱之间的P型硅衬底上方，及右N型深阱左部上方，形成有场氧；场氧下方的P型硅衬底及右N型深阱中，形成有漂移P型注入区；左N型深阱、右N型深阱、场氧、漂移P型注入区，向上下两端延伸至终端；终端，其中的右N型深阱的左侧右移，其中的漂移P型注入区的左侧右移，并且漂移P型注入区整体都在右N型深阱内部；在元胞区同终端之间的过渡区，右N型深阱的左侧位置为缓变过渡，漂移P型注入区的左侧位置为缓变过渡。本发明的隔离型NLDMOS器件,能在提高电流驱动能力的同时，提高击穿电压。

Description

隔离型NLDMOS器件
技术领域
本发明涉及半导体技术，特别涉及一种隔离型NLDMOS器件。
背景技术
LDMOS(横向扩散金属氧化物半导体)由于具有耐高压、大电流驱动能力、极低功耗以及可与CMOS集成等优点，目前在电源管理电路中被广泛采用。
隔离型NLDMOS器件，既具有分立器件高压大电流特点，又汲取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化，智能化，低能耗的发展方向。击穿电压及导通电阻是衡量隔离型NLDMOS器件的关键参数。
现有一种隔离型NLDMOS(N型横向扩散金属氧化物半导体)器件，元胞(cell)区纵向截面结构如图1所示，在P型硅衬底101上形成有左N型深阱102a、右N型深阱102b两个独立的N型深阱，左N型深阱102a左部形成有P阱104，P阱104左部形成有P型重掺杂区109及源端N型重掺杂区108a，P阱104右部、左N型深阱102a右上方形成有栅氧化层106，左N型深阱102a同右N型深阱102b之间的P型硅衬底101上方，及右N型深阱102b左部上方形成有场氧103，右N型深阱102b右部形成有漏端N型重掺杂区108b，场氧103左部及栅氧化层106上方形成有栅极多晶硅107a，场氧103右部上方形成有漏端多晶硅场板107b，层间介质110覆盖在器件表面，P型重掺杂区109及源端N型重掺杂区108a通过金属111穿过层间介质110的一金属111短接在一起，漏端N型重掺杂区108b同漏端多晶硅场板107b通过穿过层间介质110的另一金属111短接在一起，场氧103下方的P型硅衬底101及右N型深阱102b中形成有漂移P型注入区105b，P阱104中形成有一源端P型注入区105a。图1所示的隔离型NLDMOS器件，其漂移区的漂移P型注入区105b的注入，能加速漂移区耗尽，使击穿器件电压增加,该种隔离型NLDMOS器件的元胞(cell)击穿电压足够(600V以上)。
为实现隔离型NLDMOS器件高的电流驱动能力，必须通过终端结构达到大面积电流，同时保证元胞(cell)与终端(terminal)都有足够高的击穿电压,但加了终端结构后该种隔离型NLDMOS器件的击穿电压会偏低。做失效分析看到击穿发生在元胞区与终端的过渡区。
现有一种隔离型NLDMOS器件的元胞(cell)区与终端(terminal)的过渡区的一横向截面局部结构如图3所示。沿如图3中切线A的元胞(cell)区纵向截面结构如图1所示，沿如图3中切线B的元胞(cell)区与终端(terminal)的过渡区的一纵向截面结构如图2所示。由切线A与切线B剖面图的对比可以看到，元胞区与终端的过渡区漂移P型注入区105b尺寸变化太快，与右N型深阱102b尺寸变化不平衡，会导致击穿电压偏低。
发明内容
本发明要解决的技术问题是提供一种的隔离型NLDMOS器件,能在提高电流驱动能力的同时，提高击穿电压。
为解决上述技术问题，本发明提供的隔离型NLDMOS器件，终端位于元胞区的上端及下端；
所述元胞区，在P型硅衬底上形成有左N型深阱、右N型深阱两个独立的N型深阱；
所述左N型深阱，左部形成有一P阱；
所述P阱，左部形成有一P型重掺杂区及一源端N型重掺杂区；
所述P阱右部上方及所述左N型深阱右部上方，形成有栅氧化层；
所述左N型深阱同所述右N型深阱之间的P型硅衬底上方，及所述右N型深阱左部上方，形成有场氧；
所述右N型深阱，右部形成有一漏端N型重掺杂区；
所述场氧左部上方及所述栅氧化层上方，形成有栅极多晶硅；
所述场氧下方的P型硅衬底及右N型深阱中，形成有漂移P型注入区；
所述左N型深阱、右N型深阱、P阱、栅氧化层、场氧、漏端N型重掺杂区、栅极多晶硅、漂移P型注入区，向上下两端延伸至终端；
所述终端，其中的右N型深阱的左侧右移，其中的漂移P型注入区的左侧右移，并且漂移P型注入区整体都在右N型深阱内部；
在元胞区同终端之间的过渡区，右N型深阱的左侧位置为缓变过渡，漂移P型注入区的左侧位置为缓变过渡。
较佳的，在元胞区同终端之间的过渡区，右N型深阱的左侧位置为弧线型过渡；漂移P型注入区的左侧位置为弧线型过渡。
较佳的，P型硅衬底、P阱、漂移P型注入区、P型重掺杂区，P型掺杂浓度依次增 加；
左N型深阱、右N型深阱的N型掺杂浓度,小于源端N型重掺杂区、漏端N型重掺杂区的N型掺杂浓度。
较佳的，所述场氧右部上方形成有漏端多晶硅场板；
层间介质覆盖在器件表面；
所述P型重掺杂区同所述源端N型重掺杂区，通过穿过层间介质的一金属短接在一起；
所述漏端N型重掺杂区同所述漏端多晶硅场板，通过穿过层间介质的另一金属短接在一起。
较佳的，所述P阱中形成有一源端P型注入区。
本发明的隔离型NLDMOS器件,在元胞区与终端的过渡区，漂移P型注入区105b、右N型深阱102b由直角型改为弧线型过渡，使右N型深阱102b尺寸与漂移P型注入区105b尺寸变化相对缓和，两者尺寸变化达到平衡，能在提高电流驱动能力的同时，提高击穿电压。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有一种隔离型NLDMOS器件元胞区纵向截面结构图；
图2是现有一种隔离型NLDMOS器件元胞同终端过渡区纵向截面结构图；
图3是现有一种隔离型NLDMOS器件元胞与终端的过渡区的横向截面局部结构图；
图4是本发明的隔离型NLDMOS器件一实施例终端纵向截面结构图；
图5是本发明的隔离型NLDMOS器件一实施例过渡区的横向截面局部结构图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
隔离型NLDMOS器件，终端(terminal)位于元胞(cell)区的上端及下端，元胞(cell)区纵向截面结构如图1所示，在P型硅衬底101上形成有左N型深阱102a、右N型深阱102b两个独立的N型深阱；
所述左N型深阱102a，左部形成有一P阱104；
所述P阱104，左部形成有一P型重掺杂区109及一源端N型重掺杂区108a；
所述P阱104右部上方及所述左N型深阱102a右部上方，形成有栅氧化层106；
所述左N型深阱102a同所述右N型深阱102b之间的P型硅衬底101上方，及所述右N型深阱102b左部上方，形成有场氧103；
所述右N型深阱102b，右部形成有一漏端N型重掺杂区108b；
所述场氧103左部上方及所述栅氧化层106上方，形成有栅极多晶硅107a；
所述场氧103下方的P型硅衬底101及右N型深阱102b中，形成有漂移P型注入区105b；
所述左N型深阱102a、右N型深阱102b、P阱104、栅氧化层106、场氧103、漏端N型重掺杂区108b、栅极多晶硅107a、漂移P型注入区105b，向上下两端延伸至终端；
所述终端，纵向截面结构如图4所示，其中的右N型深阱102b的左侧右移，其中的漂移P型注入区105b的左侧右移，并且漂移P型注入区105b整体都在右N型深阱102b内部；
在元胞(cell)区同终端(terminal)之间的过渡区，右N型深阱102b的左侧位置为缓变过渡，漂移P型注入区105b的左侧位置为缓变过渡，过渡区的横向截面局部结构如图5所示；
较佳的，在元胞(cell)区同终端(terminal)之间的过渡区，右N型深阱102b的左侧位置为弧线型过渡；漂移P型注入区105b的左侧位置为弧线型过渡。
较佳的，P型硅衬底101、P阱104、漂移P型注入区105b、P型重掺杂区109，P型掺杂浓度依次增加；
左N型深阱102a、右N型深阱102b的N型掺杂浓度,小于源端N型重掺杂区108a、漏端N型重掺杂区108b的N型掺杂浓度。
实施例一的隔离型NLDMOS器件,在元胞区与终端的过渡区，漂移P型注入区105b、右N型深阱102b由直角型改为弧线型过渡，使右N型深阱102b尺寸与漂移P型注入区 105b尺寸变化相对缓和，两者尺寸变化达到平衡，能在提高电流驱动能力的同时，提高击穿电压。
实施例二
基于实施例一的隔离型NLDMOS器件，所述场氧103右部上方形成有漏端多晶硅场板107b；
层间介质110覆盖在器件表面；
所述P型重掺杂区109同所述源端N型重掺杂区108a，通过穿过层间介质110的一金属111短接在一起；
所述漏端N型重掺杂区108b同所述漏端多晶硅场板107b通过穿过层间介质110的另一金属111短接在一起；
较佳的，所述P阱104中形成有一源端P型注入区105a。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (5)

1.一种隔离型NLDMOS器件，其特征在于，终端位于元胞区的上端及下端；
所述元胞区，在P型硅衬底上形成有左N型深阱、右N型深阱两个独立的N型深阱；
所述左N型深阱，左部形成有一P阱；
所述P阱，左部形成有一P型重掺杂区及一源端N型重掺杂区；
所述P阱右部上方及所述左N型深阱右部上方，形成有栅氧化层；
所述左N型深阱同所述右N型深阱之间的P型硅衬底上方，及所述右N型深阱左部上方，形成有场氧；
所述右N型深阱，右部形成有一漏端N型重掺杂区；
所述场氧左部上方及所述栅氧化层上方，形成有栅极多晶硅；
所述场氧下方的P型硅衬底及右N型深阱中，形成有漂移P型注入区；
所述左N型深阱、右N型深阱、P阱、栅氧化层、场氧、漏端N型重掺杂区、栅极多晶硅、漂移P型注入区，向上下两端延伸至终端；
所述终端，其中的右N型深阱的左侧右移，其中的漂移P型注入区的左侧右移，并且漂移P型注入区整体都在右N型深阱内部；
在元胞区同终端之间的过渡区，右N型深阱的左侧位置为缓变过渡，漂移P型注入区的左侧位置为缓变过渡。
2.根据权利要求1所述的隔离型NLDMOS器件，其特征在于，
在元胞区同终端之间的过渡区，右N型深阱的左侧位置为弧线型过渡；漂移P型注入区的左侧位置为弧线型过渡。
3.根据权利要求1所述的隔离型NLDMOS器件，其特征在于，
P型硅衬底、P阱、漂移P型注入区、P型重掺杂区，P型掺杂浓度依次增加；
左N型深阱、右N型深阱的N型掺杂浓度,小于源端N型重掺杂区、漏端N型重掺杂区的N型掺杂浓度。
4.根据权利要求1所述的隔离型NLDMOS器件，其特征在于，
所述场氧右部上方形成有漏端多晶硅场板；
层间介质覆盖在器件表面；
所述P型重掺杂区同所述源端N型重掺杂区，通过穿过层间介质的一金属短接在一起；
所述漏端N型重掺杂区同所述漏端多晶硅场板，通过穿过层间介质的另一金属短接在一起。
5.根据权利要求1所述的隔离型NLDMOS器件，其特征在于，
所述P阱中形成有一源端P型注入区。
CN201510048208.5A 2015-01-30 2015-01-30 隔离型nldmos器件 Active CN104638013B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510048208.5A CN104638013B (zh) 2015-01-30 2015-01-30 隔离型nldmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510048208.5A CN104638013B (zh) 2015-01-30 2015-01-30 隔离型nldmos器件

Publications (2)

Publication Number Publication Date
CN104638013A CN104638013A (zh) 2015-05-20
CN104638013B true CN104638013B (zh) 2017-10-24

Family

ID=53216529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510048208.5A Active CN104638013B (zh) 2015-01-30 2015-01-30 隔离型nldmos器件

Country Status (1)

Country Link
CN (1) CN104638013B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957880B (zh) * 2016-04-27 2019-04-09 上海华虹宏力半导体制造有限公司 高压n型ldmos器件及工艺方法
CN107579065B (zh) * 2017-10-16 2024-01-05 湖南静芯微电子技术有限公司 一种高维持电压可控硅静电防护器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928528A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928527A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244092A (zh) * 2011-06-20 2011-11-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928528A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN103928527A (zh) * 2014-04-28 2014-07-16 电子科技大学 一种横向高压功率半导体器件的结终端结构

Also Published As

Publication number Publication date
CN104638013A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
CN105118862B (zh) 一种具有抗单粒子效应的vdmos器件
CN105070759A (zh) Nldmos器件及其制造方法
CN103280457B (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
CN104992977A (zh) Nldmos器件及其制造方法
CN104617149B (zh) 隔离型nldmos器件及其制造方法
CN101393928A (zh) 一种阳极短路的隧道泵igbt
CN109755241B (zh) 一种功率mosfet器件
EP2384518A2 (en) Self-bootstrapping field effect diode structures and methods
CN104518023A (zh) 高压ldmos器件
CN105914192B (zh) 基于级联电路的半导体封装结构
CN103296081A (zh) 一种横向双扩散金属氧化物半导体场效应晶体管
CN104638013B (zh) 隔离型nldmos器件
CN103855208A (zh) 一种高压ldmos集成器件
US20220328618A1 (en) Semiconductor power device
CN108538912A (zh) 沟槽台阶栅igbt芯片
CN108198853B (zh) 一种双通道变掺杂ldmos器件及其制造方法
CN108352403B (zh) 一种提高抗单粒子烧毁能力的槽栅mos器件
CN103280455B (zh) 横向扩散型低导通电阻mos器件
CN103151386A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN107425071B (zh) 一种具有抗单粒子辐照能力的vdmos器件
CN201853710U (zh) 降压用耗尽型n型横向双扩散金属氧化物半导体管
CN102754211B (zh) Ldmos功率器件
CN102569404B (zh) 低导通电阻的横向扩散mos半导体器件
CN203242638U (zh) 横向扩散型低导通电阻mos器件
CN104617147A (zh) 一种沟槽mosfet结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant