CN103166615A - 功率半导体装置 - Google Patents
功率半导体装置 Download PDFInfo
- Publication number
- CN103166615A CN103166615A CN2012105422829A CN201210542282A CN103166615A CN 103166615 A CN103166615 A CN 103166615A CN 2012105422829 A CN2012105422829 A CN 2012105422829A CN 201210542282 A CN201210542282 A CN 201210542282A CN 103166615 A CN103166615 A CN 103166615A
- Authority
- CN
- China
- Prior art keywords
- control circuit
- mosfet
- grid
- igbt
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
- H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及功率半导体装置。在IGBT(1~3)及MOSFET(7~9)之中,配置于栅极控制电路(18)的附近的晶体管,将从栅极控制电路(18)供给的栅极控制信号经由其栅极供给至配置于距离栅极控制电路(18)较远的位置的晶体管的栅极,在IGBT(4~6)及MOSFET(10~12)之中,配置于栅极控制电路(19)的附近的晶体管,将从栅极控制电路(19)供给的栅极控制信号经由其栅极供给至配置于距离栅极控制电路(19)较远的位置的晶体管。从而在作为开关器件使IGBT和MOSFET并行动作而使用的功率半导体装置中,将装置整体小型化。
Description
技术领域
本发明涉及功率半导体装置,尤其涉及作为开关器件使IGBT和MOSFET并行动作而使用的功率半导体装置。
背景技术
一直以来,在IGBT(insulated gate bipolar transistor,绝缘栅双极性晶体管)等开关装置中,以降低开关损耗为目的研究了将MOSFET(MOS field effect transistor,金属氧化物半导体场效应晶体管)与IGBT并联连接的结构。
例如在专利文献1的图5中,公开了并联连接的IGBT和MOSFET的各自的栅极共同地连接,用共同的栅极驱动电路驱动两者的结构。
由于采用这样的结构,所以利用IGBT和MOSFET的阈值电压之差,能够反映断开时的过渡特性MOSFET的断开特性,吸收断开损耗较大的IGBT的断开特性而降低开关损耗。
专利文献1:日本特开平4-354156号公报。
发明内容
在上述专利文献1的结构中,由于将IGBT的导通阈值电压设定得比MOSFET得导通阈值电压高,所以在开关时的过渡状态中,全部电流必然流入MOSFET,所以为了对付此情况必须增大MOSFET的电流额定值,存在着难以减小MOSFET的芯片尺寸、难以进行装置整体的小型化这一课题。
本发明是为了消除如上所述的问题点而作出的,其目的在于,在作为开关器件使IGBT和MOSFET并行动作而使用的功率半导体装置中,将装置整体小型化。
本发明所涉及的功率半导体装置的第一方式是一种功率半导体装置,具备:由串联地***于供给第一电压的第一电源线与供给第二电压的第二电源线之间并互补地动作的第一及第二开关部构成的反相器;以及控制所述第一及第二开关部的各自的开关动作的第一及第二控制电路,将这些模块化,其中,所述第一开关部具有第一IGBT及第一MOSFET,各自的一个主电极与所述第一电源线连接,各自的另一个主电极与所述反相器的输出节点连接,所述第二开关部具有第二IGBT及第二MOSFET,各自的一个主电极与所述第二电源线连接,各自的另一个主电极与所述反相器的所述输出节点连接,在所述功率半导体装置的平面布局中,所述第一控制电路配置于与所述第一开关部对置的位置,所述第一IGBT及所述第一MOSFET中的一个配置于所述第一控制电路的附近,另一个配置于相比之下距离所述第一控制电路较远的位置,所述第二控制电路配置于与所述第二开关部对置的位置,所述第二IGBT及所述第二MOSFET中的一个配置于所述第二控制电路的附近,另一个配置于相比之下距离所述第二控制电路较远的位置,在所述第一IGBT及所述第一MOSFET之中,配置于所述第一控制电路的附近的晶体管,将从所述第一控制电路供给的栅极控制信号经由其栅极供给至配置于距离所述第一控制电路较远的位置的晶体管的栅极,在所述第二IGBT及所述第二MOSFET之中,配置于所述第二控制电路的附近的晶体管,将从所述第二控制电路供给的栅极控制信号经由其栅极供给至配置于距离所述第二控制电路较远的位置的晶体管。
本发明所涉及的功率半导体装置的第二方式是一种功率半导体装置,具备:由串联地***于供给第一电压的第一电源线与供给第二电压的第二电源线之间并互补地动作的第一及第二开关部构成的反相器;以及控制所述第一及第二开关部的各自的开关动作的第一及第二控制电路,将这些模块化,其中,所述第一开关部具有第一IGBT及第一MOSFET,各自的一个主电极与所述第一电源线连接,各自的另一个主电极与所述反相器的输出节点连接,所述第二开关部具有第二IGBT及第二MOSFET,各自的一个主电极与所述第二电源线连接,各自的另一个主电极与所述反相器的所述输出节点连接,来自所述第一控制电路的栅极控制信号经由第一电阻元件供给至所述第一IGBT的栅极,来自所述第一控制电路的所述栅极控制信号经由第二电阻元件供给至所述第一MOSFET,所述第二电阻元件的电阻值比所述第一电阻元件高,二极管与所述第二电阻元件反向并联连接,来自所述第二控制电路的栅极控制信号经由第一电阻元件供给至所述第二IGBT的栅极,来自所述第二控制电路的所述栅极控制信号经由第二电阻元件供给至所述第二MOSFET,所述第二电阻元件的电阻值比所述第一电阻元件高,二极管与所述第二电阻元件反向并联连接。
本发明所涉及的功率半导体装置的第三方式是一种功率半导体装置,具备:由串联地***于供给第一电压的第一电源线与供给第二电压的第二电源线之间并互补地动作的第一及第二开关部构成的反相器;以及控制所述第一及第二开关部的各自的开关动作的第一及第二控制电路,将这些模块化,其中,所述第一开关部具有第一IGBT及第一MOSFET,各自的一个主电极与所述第一电源线连接,各自的另一个主电极与所述反相器的输出节点连接,所述第二开关部具有第二IGBT及第二MOSFET,各自的一个主电极与所述第二电源线连接,各自的另一个主电极与所述反相器的所述输出节点连接,在所述功率半导体装置的平面布局中,所述第一控制电路配置于与所述第一开关部对置的位置,所述第一IGBT及所述第一MOSFET中的一个配置于所述第一控制电路的附近,另一个配置于相比之下距离所述第一控制电路较远的位置,所述第二控制电路配置于与所述第二开关部对置的位置,所述第二IGBT及所述第二MOSFET中的一个配置于所述第二控制电路的附近,另一个配置于相比之下距离所述第二控制电路较远的位置,所述第一IGBT及所述第一MOSFET是主电流在相对于半导体衬底主面垂直的方向上流动的纵型构造的晶体管,关于所述第一开关部内的配置于所述第一控制电路的附近的晶体管,与其栅极连接的栅极焊盘在所述另一个主电极侧的平面内设置于所述第一控制电路一侧,中继图案在所述另一个主电极侧的平面内设置于与所述第一控制电路相反的一侧,来自所述第一控制电路的第一栅极控制信号供给至所述栅极焊盘,并且来自所述第一控制电路的第二栅极控制信号供给至所述中继图案,所述第二栅极控制信号经由所述中继图案供给至配置于距离所述第一控制电路较远的位置的晶体管的栅极焊盘,所述第二IGBT及所述第二MOSFET是主电流在相对于半导体衬底主面垂直的方向上流动的纵型构造的晶体管,关于所述第二开关部内的配置于所述第二控制电路的附近的晶体管,与其栅极连接的栅极焊盘在所述另一个主电极侧的平面内设置于所述第二控制电路一侧,中继图案在所述另一个主电极侧的平面内设置于与所述第二控制电路相反的一侧,来自所述第二控制电路的第一栅极控制信号供给至所述栅极焊盘,并且来自所述第二控制电路的第二栅极控制信号供给至所述中继图案,所述第二栅极控制信号经由所述中继图案供给至配置于距离所述第二控制电路较远的位置的晶体管的栅极焊盘。
本发明所涉及的功率半导体装置的第四方式是一种功率半导体装置,具备:由串联地***于供给第一电压的第一电源线与供给第二电压的第二电源线之间并互补地动作的第一及第二开关部构成的反相器;以及控制所述第一及第二开关部的各自的开关动作的第一及第二控制电路,将这些模块化,其中,所述第一开关部具有第一IGBT及第一MOSFET,各自的一个主电极与所述第一电源线连接,各自的另一个主电极与所述反相器的输出节点连接,所述第二开关部具有第二IGBT及第二MOSFET,各自的一个主电极与所述第二电源线连接,各自的另一个主电极与所述反相器的所述输出节点连接,所述第一控制电路以在接通时所述第一IGBT一方先接通、在断开时所述第一MOSFET一方先断开的方式个别地控制所述第一IGBT及所述第一MOSFET的开关动作,所述第二控制电路以在接通时所述第二IGBT一方先接通、在断开时所述第二MOSFET一方先断开的方式个别地控制所述第二IGBT及所述第二MOSFET的开关动作。
依据本发明所涉及的功率半导体装置的第一方式,不需要对于控制电路并联配置IGBT和MOSFET,在作为开关器件并联IGBT和MOSFET使用的结构中,能够将装置整体小型化。
依据本发明所涉及的功率半导体装置的第二方式,由于与第一及第二MOSFET的栅极连接的第二电阻元件的电阻值比第一电阻元件高,并且二极管与第二电阻元件反向并联连接,所以在接通时,第一及第二IGBT接通后第一及第二MOSFET分别接通,另外,在断开时由于第一及第二MOSFET的电位经由二极管快速下降,所以第一及第二MOSFET断开后第一及第二IGBT分别断开。因此,抑制在开关时流动至第一及第二MOSFET的电流,第一及第二MOSFET不需要具有与最大电流通电对应的额定值,所以能够将第一及第二MOSFET小型化,能够将装置整体小型化。
依据本发明所涉及的功率半导体装置的第三方式,经由中继图案将第一栅极控制信号供给至配置于距离第一控制电路较远的位置的晶体管的栅极焊盘,经由中继图案将第二栅极控制信号供给至配置于距离第二控制电路较远的位置的晶体管的栅极焊盘,所以向位于距离第一及第二控制电路较远的位置的器件的布线操作变得容易。
依据本发明所涉及的功率半导体装置的第四方式,第一控制电路以在接通时第一IGBT一方先接通、在断开时第一MOSFET一方先断开的方式个别地控制第一IGBT及第一MOSFET的开关动作,第二控制电路以在接通时第二IGBT一方先接通、在断开时第二MOSFET一方先断开的方式个别地控制第二IGBT及第二MOSFET的开关动作。由此,抑制在开关时的过渡状态下流动至第一及第二MOSFET的电流,第一及第二MOSFET不需要具有与最大电流通电对应的额定值,所以能够将第一及第二MOSFET小型化,能够将装置整体小型化。
附图说明
图1是示出本发明所涉及的实施方式的三相反相器模块的电路结构的图。
图2是示出本发明所涉及的实施方式的三相反相器模块的内部结构的图。
图3是本发明所涉及的实施方式的三相反相器模块的内部结构的局部图。
图4是说明栅极-发射极间电压的下降的结构的图。
图5是说明栅极-发射极间电压的下降的结构的图。
图6是说明本发明所涉及的实施方式的变形例2的三相反相器模块中的反相器单体的动作的图。
图7是示出IGBT及MOSFET接通时的电流、电压特性的图。
图8是示出IGBT及MOSFET断开时的电流、电压特性的图。
图9是示出本发明所涉及的实施方式的变形例4中的IGBT及MOSFET的结构的电路图。
图10是本发明所涉及的实施方式的变形例4中的IGBT及MOSFET的布局图。
图11是示出本发明所涉及的实施方式的变形例5中的IGBT及MOSFET的结构的电路图。
图12是本发明所涉及的实施方式的变形例5中的IGBT及MOSFET的布局图。
图13是示出IGBT及MOSFET接通时的电流、电压特性的图。
图14是示出IGBT及MOSFET断开时的电流、电压特性的图。
图15是示出本发明所涉及的实施方式的变形例6的三相反相器模块的电路结构的图。
图16是示出本发明所涉及的实施方式的变形例6的三相反相器模块的内部结构的图。
标号说明
1~6 IGBT;7~12 MOSFET;18、19 栅极控制电路;G1、G2、G11 栅极焊盘。
具体实施方式
<实施方式>
在图1中,作为本发明所涉及的功率半导体装置的实施方式,示出了三相反相器模块100的电路结构。
图1所示的三相反相器模块100由三个反相器IV1~IV3构成。
反相器IV1具备:在与供给电源电压的端子T1连接的电源线P和与供给基准电压的端子T5连接的电源线N之间串联连接的MOSFET(MOS field effect transistor)7及10;以及分别与MOSFET7及10并联连接的IGBT(insulated gate bipolar transistor)1及4。而且,MOSFET7及10的各自的源极及漏极共同与端子T2连接。在此,IGBT1和MOSFET7是高电位侧的开关器件,利用两者构成高电位侧的开关部,IGBT4和MOSFET10是低电位侧的开关器件,利用两者构成低电位侧的开关部。
在此,“MOS”这一术语,从前用于金属/氧化物/半导体的层叠构造,取Metal-Oxide-Semiconductor的首字母。然而尤其是在具有MOS构造的场效应晶体管(以下,简称为“MOS晶体管”)中,近年来的集成化、从制造工艺的改善等观点改善了栅极绝缘膜、栅电极的材料。
例如在MOS晶体管中,主要从源极/漏极自匹配而形成的观点,作为栅电极的材料采用多晶硅代替金属。另外从改善电特性的观点,作为栅极绝缘膜的材料采用高介电常数的材料,但该材料不一定限于氧化物。
因此,“MOS”这一术语不一定仅限于金属/氧化物/半导体的层叠构造而采用,在本说明书中不以那样的限定为前提。即,鉴于技术常识,在此“MOS”不仅是起因于其词源的略语,还具有包含广泛的导电体/绝缘体/半导体的层叠构造的意思。
反相器IV2也是同样的结构,具备在电源线P-N间串联连接的MOSFET8及11,以及分别与MOSFET8及11分别并联连接的IGBT2及5。而且,MOSFET8及11的各自的源极及漏极共同地与端子T3连接。在此,IGBT2和MOSFET8是高电位侧的开关器件,利用两者构成高电位侧的开关部,IGBT5和MOSFET11是低电位侧的开关器件,利用两者构成低电位侧的开关部。
反相器IV3具备在电源线P-N间串联连接的MOSFET9及12,以及分别与MOSFET9及12并联连接的IGBT3及6。而且,MOSFET9及12的各自的源极及漏极共同地与端子T4连接。在此,IGBT3和MOSFET9是高电位侧的开关器件,利用两者构成高电位侧的开关部,IGBT6和MOSFET12是低电位侧的开关器件,利用两者构成低电位侧的开关部。
MOSFET7及IGBT1的栅极共同地与栅极控制电路18连接,MOSFET7的源极及IGBT1的发射极共同地与栅极控制电路18连接。
MOSFET8及IGBT2的栅极共同地与栅极控制电路18连接,MOSFET8的源极及IGBT2的发射极共同地与栅极控制电路18连接。
另外,MOSFET9及IGBT3的栅极共同地与栅极控制电路18连接,MOSFET9的源极及IGBT3的发射极共同地与栅极控制电路18连接。
在此,将连接IGBT1~3的各自的栅极和栅极控制电路18的连接线称为线13,将连接IGBT1~3的各自的栅极和MOSFET7~9的栅极的连接线称为线15,将连接IGBT1~3的各自的发射极和MOSFET7~9的源极的连接线称为线16,将连接线16和栅极控制电路18的连接线称为线14。另外,将连接各个线16和端子T2~T4的连接线称为线17。
另外,MOSFET10及IGBT4的栅极共同地与栅极控制电路19连接,MOSFET11及IGBT5的栅极共同地与栅极控制电路19连接,MOSFET12及IGBT6的栅极共同地与栅极控制电路19连接。
此外,栅极控制电路18及19构成为经由端子T10供给基准电压的结构。
图2是示出三相反相器模块100的内部结构的图。三相反相器模块100是由树脂密封的封装件,但在图2中省略密封树脂,用虚线示出树脂封装件RP的形成区域。
如图2所示,三相反相器模块100在矩形树脂封装件RP的一个长边侧配置栅极控制电路18及19,在另一个长边侧配置IGBT1~6、MOSFET7~12。
如图2所示,三相反相器模块100具有开关器件的栅极控制电路18及19,所以被称为IPM(Intelligent Power Module,智能功率模块)。
在配置有栅极控制电路18及19的一侧配置引线框LF1,在配置有IGBT1~6、MOSFET7~12的一侧配置引线框LF2。
引线框LF1具有多个引线LT1、以及分别搭载栅极控制电路18及19的裸芯片焊盘(die pad)P11及P12。
裸芯片焊盘P11及P12以与树脂封装件RP的长边平行的方式排列并共同地连接,并且分别与引线LT1中的任一个连接。经由这些引线LT1对栅极控制电路18及19供给基准电压,所以这些引线LT1成为图1中的端子T10。
引线框LF2具有5根引线LT2、裸芯片焊盘P1~P4以及引线接合区域P5、P21~P23。
裸芯片焊盘P1~P4以与树脂封装件RP的长边平行的方式排列,并且各个独立。另外,引线接合区域P21~P23分别以成为整体的方式与裸芯片焊盘P2~P4连接,引线LT2分别以成为整体的方式与引线接合区域P21~P23连接。另外,引线LT2分别以成为整体的方式与裸芯片焊盘P1及引线接合区域P5连接,引线接合区域P21~P23及引线接合区域P5以与树脂封装件RP的长边平行的方式排列。
在此,与裸芯片焊盘P1成为一体的引线LT2相当于图1所示的端子T1,与引线接合区域P21~P23分别成为一体的引线LT2相当于端子T2~T4,与引线接合区域P5成为一体的引线LT2相当于端子T5。
在图2中,在裸芯片焊盘P1的引线框LF1侧的端缘,以与栅极控制电路18对置的方式排列IGBT1~3,在裸芯片焊盘P2~P4的引线框LF1侧的端缘,以与栅极控制电路19对置的方式分别配置IGBT4~6。
另外,在裸芯片焊盘P1上,以与IGBT1~3的各个对置的方式配置MOSFET7~9,在裸芯片焊盘P2~P4上,以与IGBT4~6的各个对置的方式配置MOSFET10~12。
在此,在图3示出图2中的区域“A”的详细图。区域“A”是包含裸芯片焊盘P2、以及在其上配置的IGBT4和MOSFET10及其周边的区域,使用该图对IGBT及MOSFET的结构进行说明。
如图3所示,关于IGBT4,与裸芯片焊盘P2的主面相接的一侧为集电极,其相反侧为发射极E,IGBT4是主电流相对于半导体衬底主面垂直流动的纵型构造的IGBT,在发射极E侧的平面内具有两个栅极焊盘G1及G2。
即,在矩形发射极E侧的一个短边侧的端缘部设置有栅极焊盘G1,在另一个端缘部设置有栅极焊盘G2。栅极焊盘G1和G2在IGBT4内相连,从栅极控制电路19供给栅极焊盘G1的栅极控制信号能够从栅极焊盘G2取出。此外,当IGBT4搭载于裸芯片焊盘P2上时,栅极焊盘G1以向着栅极控制电路19侧的方式配置。
另外,如图3所示,关于MOSFET10,与裸芯片焊盘P2的主面相接的一侧为漏极,其相反侧为源极S,MOSFET10是主电流相对于半导体衬底主面垂直地流动的纵型构造的MOSFET,在源极S侧的平面内具有栅极焊盘G11。
即,在矩形源极S侧的一个短边侧的端缘部设置有栅极焊盘G11。此外,当MOSFET10搭载于裸芯片焊盘P2上时,栅极焊盘G11以向着IGBT4侧的方式配置。另外,在IGBT4和MOSFET10搭载于裸芯片焊盘P2上的情况下,IGBT4的栅极焊盘G2和MOSFET10的栅极焊盘G11以成为互相相向的位置的方式设置栅极焊盘G2及G11的一方,引线接合时较合适。此外,IGBT1~3、5、6及MOSFET7~9、11、12的结构也相同。
另外,如图2所示,IGBT1~3的各自的栅极焊盘G1(图3)及发射极E(图3)通过引线接合而与栅极控制电路18连接,而进行栅极控制电路18和栅极焊盘G1的连接的布线是线13,进行栅极控制电路18和源极S的连接的布线是线14。
另外,IGBT1~3的各自的栅极焊盘G2(图3)与MOSFET7~9的各自的栅极焊盘G11(图3)通过引线接合进行连接,而进行该连接的布线是线15。
另外,IGBT1~3的各自的发射极E(图3)与MOSFET7~9的各自的源极S(图3)通过引线接合进行连接,而进行该连接的布线是线16。
而且,MOSFET7~9的各自的源极S(图3)与引线接合区域P21~P23通过引线接合进行连接,而进行该连接的布线是线17。
另外,如图2所示,IGBT4~6的各自的栅极焊盘G1(图3)及源极S(图3)通过引线接合与栅极控制电路19连接,IGBT4~6的各自的栅极焊盘G2(图3)与MOSFET10~12的各自的栅极焊盘G11(图3)通过引线接合进行连接。
另外,IGBT4~6的各自的发射极E(图3)与MOSFET10~12的各自的源极S(图3)通过引线接合进行连接,MOSFET10~12的各自的源极S(图3)与引线接合区域P5通过引线接合进行连接。
如图2所示,在配置于栅极控制电路18及19的附近的IGBT1~6中,设置有栅极焊盘G1及G2,在各自的栅极焊盘G1与栅极控制电路18及19之间通过引线接合进行连接,配置于距离栅极控制电路18及19较远的位置的MOSFET7~12的各自的栅极焊盘G11通过引线接合而与IGBT1~6的各自的栅极焊盘G2连接,由此在作为开关器件并联IGBT和MOSFET使用的结构中,能够抑制装置整体大型化。
即,在MOSFET7~12配置于栅极控制电路18及19的附近的情况下,在MOSFET7~12必须分别设置两个与栅极焊盘G1及G2同样的栅极焊盘。因此,减小作为MOSFET7~12的半导体芯片的有效面积。
为了降低MOSFET的导通电阻,芯片尺寸增大,成本也增高。由于如果在MOSFET设置两个这样的栅极焊盘则有效面积减小,因此为了维持有效面积,必须进一步增大芯片尺寸,如果MOSFET的芯片尺寸进一步增大,则装置整体会大型化。
然而,通过将MOSFET7~12配置于距离栅极控制电路18及19较远的位置,从而一个栅极焊盘就可以完成,抑制有效面积减小,不需要增大芯片尺寸。因此,能够抑制装置整体的大型化。
<变形例1>
此外,在以上说明中,示出了在栅极控制电路18及19附近配置IGBT1~6,在距离栅极控制电路18及19较远的位置配置MOSFET7~12的结构,但在采用这样的结构的情况下,存在着流过主电路电流的路径与栅极充电环重叠,IGBT1~6的栅极-发射极间电压下降的可能性。
关于该结构,使用图4进行说明。图4示出从模块内的栅极控制电路19的基准电位取出基准电位的结构。
在图4中,为了简单化起见,仅对MOSFET10和IGBT4的组进行示出,示意性示出了IGBT4的栅极充电环IGL、MOSFET10的栅极充电环MGL、以及主电路电流(过负载时大半流过IGBT)路径MC。
如图4所示,主电路电流路径MC含有与IGBT1的栅极充电环IGL及MOSFET10的栅极充电环MGL重叠而流过的部分,在过负载时存在着IGBT4的栅极-发射极间电压下降的可能性。
另一方面,如图5所示,当MOSFET10配置于栅极控制电路19的附近时,减小IGBT7的栅极充电环IGL与主电路电流路径MC重叠的比例,能够减小IGBT4的栅极-发射极间电压下降的比例。
即,通过在栅极控制电路18及19的附近配置MOSFET7~12,并且在距离栅极控制电路18及19较远的位置配置IGBT1~6,能够减小栅极电压下降的比例。但是,在该情况下,在MOSFET7~12设置栅极焊盘G1及G2,设置于IGBT1~6的栅极焊盘G11与栅极焊盘G2通过引线接合进行连接。
这样,通过将MOSFET7~12配置于栅极控制电路18及19的附近,从而抑制过负载时的主电路电流所导致的IGBT的栅极-发射极间电压下降,能够减小过负载时的损耗。
<变形例2>
在以上说明的三相反相器模块100中,将IGBT的阈值电压设置得比MOSFET的阈值电压低,在开关时的过渡状态下是总电流流动于IGBT侧的结构。
在作为开关器件并联IGBT和MOSFET使用的结构中,一般而言MOSFET的阈值电压一方设置得较低,采用总是先使IGBT断开,随后断开MOSFET的序列。
作为在该情况下的效果,虽然能够抑制尾电流而降低断开损耗,但是在过渡状态下,总电流(IGBT电流+MOSFET电流)必定流动至MOSFET,所以难以将MOSFET小型化。
相对于此,通过将IGBT的阈值电压设定得比MOSFET的阈值电压低,能够抑制开关时流动至MOSFET的电流,并通过将MOSFET小型化而将模块整体小型化。
在此,使用图6~图8,对IGBT及MOSFET的开关时的动作进行说明。
图6是说明基于图1所示的反相器IV1单体的动作的图,示出反相器IV1与电感负载连接的情况下的结构。此外,在图6中,对于与图1所示的结构相同的结构添加相同标号,并省略重复的说明。
在图6中,在端子T1与T5之间连接有外带的电容器SC,但是这是为了通过整流电路PW整流并平滑化供给至PN线间的电压。另外,电感负载L与供给反相器IV1的输出的端子T2连接。此外,在以下的说明中,说明低电位侧的IGBT4及MOSFET10的开关动作,因此在图6中方便起见成为仅对栅极控制电路19供给控制信号CP的结构。
图7是稳定状态下负载电流的大部分流动至IGBT那样的从较中电流到高电流区域中的IGBT4及MOSFET10接通时的电流、电压特性的图,图8是示出IGBT4及MOSFET10断开时的电流、电压特性的图。
在图7中,在控制信号CP从低电位(”L”)变为高电位(”H”)而接通的情况下,将栅极电压VGE供给IGBT4及MOSFET10时,IGBT4的阈值电压一方较低,所以IGBT4一方先接通,IGBT电流Ic开始流动。
不久,栅极电压VGE达到MOSFET10的阈值电压时,MOSFET10接通,MOSFET电流Id开始流动。在接通MOSFET10时,已接通IGBT4并经过了既定时间,IGBT4变为稳定状态,因此电流几乎流动至IGBT4,几乎不流动至MOSFET10。
完全接通IGBT4,IGBT4的集电极-发射极间电压VCE大致为0,进一步接通MOSFET10时,总电流I大致为固定。
这样,通过将IGBT的阈值电压设定得比MOSFET的阈值电压低,从而能够抑制接通时流动至MOSFET的电流。
另外,在图8中,在控制信号CP从“H”变为“L”而断开的情况下,供给IGBT4及MOSFET10的栅极电压VGE开始下降时,MOSFET10的阈值电压一方较高,所以MOSFET10一方先断开,MOSFET电流Id开始下降。随后,由于栅极电压VGE下降,IGBT电流Ic开始下降,比IGBT4的阈值电压低,从而断开IGBT4,IGBT电流Ic不流动。
完全断开IGBT4,IGBT4的集电极-发射极间电压VCE上升时,总电流I变为0。
这样,通过将IGBT的阈值电压设定得比MOSFET的阈值电压低,从而在断开时MOSFET先断开,因此总电流流动至在此时点处于导通状态的IGBT,电流不流动至MOSFET。
如以上那样,通过将IGBT的阈值电压设定得比MOSFET的阈值电压低,能抑制开关时流动至MOSFET的电流,MOSFET不需要具有与最大电流通电对应的额定值,因此能够将MOSFET小型化并且能够将模块整体小型化。
此外,在开关的过渡状态下,以总电流必定流动至IGBT侧的方式设定IGBT及MOSFET的阈值电压,而通过制造时的沟道注入的杂质量来设定阈值电压。
<变形例3>
如图1所示,在作为开关器件并联IGBT和MOSFET使用的结构中,由于并联连接不同特性的器件,所以存在着产生栅极振荡的可能性。因此,通过在从位于距离栅极控制电路18及19较远的位置的器件、例如MOSFET7~12的栅极焊盘下到栅极之间内置电阻元件而抑制栅极振荡的产生。
由于位于距离栅极控制电路18及19较远的位置的器件的栅极充电环较长,寄生电感较大,因此产生栅极振荡的可能性更高,但通过内置电阻元件,能够有效地抑制栅极振荡的产生。
此外,内置的电阻元件的电阻值设定为位移电流所导致的栅极电位的上浮不高的值。
另外,也可以内置于位于栅极控制电路18及19的附近的器件、例如IGBT1~6。
<变形例4>
在变形例2中,说明了通过将IGBT的阈值电压设定得比MOSFET的阈值电压低,从而抑制开关时流动至MOSFET的电流的结构,但通过采用以下使用图9及图10所说明的结构,也能够抑制开关时流动至MOSFET的电流。
图9是示出对于IGBT4及MOSFET10应用本变形例的结构的电路图。如图9所示,成为对于IGBT4经由电阻元件R2输入来自栅极控制电路19的栅极控制信号,对于MOSFET10经由电阻元件R1输入来自栅极控制电路19的栅极控制信号的结构。另外,反向并联二极管D1与电阻元件R1连接。此外,反向并联二极管D2与MOSFET10连接,但这是内部寄生二极管。
通过采用这样的结构,并将电阻元件R1的电阻值设定得比电阻元件R2的电阻值大,从而在接通时接通IGBT4后再接通MOSFET10,另外,在断开时经由二极管D1而MOSFET10的电位快速下降,因此断开MOSFET10后再断开IGBT4。因此,在开关时,能抑制流动至MOSFET的电流,MOSFET不需要具有与最大电流通电对应的额定值,因此能够将MOSFET小型化,能够将模块整体小型化。
此外,在以MOSFET的栅极容量为C1,以IGBT的栅极容量为C2的情况下,电阻元件R1及电阻元件R2的电阻值设定为C1R1>C2R2,设定为在接通时接通IGBT4后再接通MOSFET10的值。
图10是示出裸芯片焊盘P2、其上所配置的IGBT4以及MOSFET10及其周边的区域的布局图。
如图10所示,在搭载有栅极控制电路19的裸芯片焊盘P12的附近,设置有裸芯片焊盘P31、P32及P33。裸芯片焊盘P31~P33包含于引线框LF1(图2),这些的终端成为引线LT1,但这些引线LT1以浮动状态使用。
在相对栅极控制电路19更接近裸芯片焊盘P2的位置,隔开间隔并联排列裸芯片焊盘P31~P33,裸芯片焊盘P32位于中央。
栅极控制电路19与裸芯片焊盘P32通过引线接合进行连接,裸芯片焊盘P32与裸芯片焊盘P31之间通过电阻元件R1及二极管D1进行连接。另外,裸芯片焊盘P32与裸芯片焊盘P33之间通过电阻元件R2进行连接。而且,裸芯片焊盘P31与MOSFET11的栅极焊盘G11通过引线接合进行连接。另外,裸芯片焊盘P33与IGBT4的栅极焊盘G1通过引线接合进行连接。
在该情况下,在IGBT4中不仅仅设置一个栅极焊盘,MOSFET10的栅极焊盘G11与裸芯片焊盘P31连接,但是通过采用图9及图10所示的结构,能够将MOSFET小型化,能够将模块整体小型化。
<变形例5>
在以上所说明的实施方式及其变形例1~4中,示出了从栅极控制电路对于IGBT及MOSFET供给共同的栅极控制信号的结构,但通过以下使用图11及图12说明的结构,也能够从栅极控制电路对于IGBT及MOSFET分别个别地供给栅极控制信号。
图11是示出对IGBT4及MOSFET10应用本变形例的结构的电路图。如图11所示,成为分别从栅极控制电路19对于IGBT4及MOSFET10个别地供给栅极控制信号的结构。
即,成为从栅极控制电路19经由布线W1对IGBT4的栅极供给栅极控制信号,并且经由布线W2、W3及W4对MOSFET10的栅极供给栅极控制信号的结构。
在该情况下,布线W3是设置于IGBT4的中继图案,布线W3与栅极控制电路19之间通过布线W2进行连接,布线W3与MOSFET10的栅极之间通过布线W4进行连接。
图12是示出裸芯片焊盘P2、在其上配置的IGBT4以及MOSFET10及其周边的区域的布局图。
栅极控制电路19与IGBT4的栅极焊盘G1通过引线接合进行连接,该布线相当于布线W1。另外,在IGBT4的发射极E侧的表面上,设置有中继图案W3,其相当于布线W3。
栅极控制电路19与中继图案W3通过引线接合进行连接,该布线相当于布线W2。而且,中继图案W3与MOSFET11的栅极焊盘G11通过引线接合进行连接,该布线相当于布线W4。
中继图案W3与MOSFET11的发射极E电绝缘。此外,发射极E与中继图案W3的电位差、和发射极E与栅极焊盘G1的电位差是同一程度,用于绝缘的结构也经由绝缘材配置于发射极E上等简单的构成即可。
通过经由该中继图案W3连接布线W2与W4,将来自栅极控制电路19的栅极控制信号供给至MOSFET10的栅极。
此外,在以上所述中,示出了将IGBT1~6配置于栅极控制电路18及19的附近,并将中继图案W3设置于IGBT1~6的结构,但是也可以将MOSFET7~12配置于栅极控制电路18及19的附近,并将中继图案W3设置于MOSFET7~12。
这样,由于在位于栅极控制电路18及19的附近的器件设置中继图案W3,并经由中继图案W3对位于距离栅极控制电路18及19较远的位置的器件从栅极控制电路18及19供给栅极控制信号,所以向位于距离栅极控制电路较远的位置的器件的布线操作变得容易。
另外,通过对于IGBT及MOSFET从栅极控制电路分别个别地供给栅极控制信号,并个别地调整IGBT及MOSFET的接通、断开的定时,能够实现在开关时的过渡状态下总电流流动至IGBT侧的结构。
图13是示出IGBT4及MOSFET10的接通时的电流、电压特性的图,图14是示出IGBT4及MOSFET10的断开时的电流、电压特性的图。
在图13中,在接通时,以IGBT4一方先接通的方式从栅极控制电路19供给栅极控制信号。对IGBT4供给栅极电压VGE,达到阈值电压时IGBT4接通,IGBT电流Ic开始流动。
在比IGBT4迟既定时间后,从栅极控制电路19向MOSFET10供给栅极控制信号。向MOSFET10供给栅极电压VGS,在达到阈值电压时MOSFET10接通,MOSFET电流Id开始流动。当MOSFET10接通时,由于IGBT4已接通并经过了既定时间,IGBT4变为稳定状态,所以电流大部分流动至IGBT4,几乎未流动至MOSFET10。
IGBT4完全接通,IGBT4的集电极-发射极间电压VCE大致为0,进一步接通MOSFET10时,总电流I大致固定。
这样,在接通时,以IGBT一方先接通的方式供给栅极控制信号,从而能够抑制在接通时流动至MOSFET的电流。
另外,在图14中,在断开时,以MOSFET10一方先断开的方式控制栅极控制信号。供给至MOSFET10的栅极电压VGS下降,当降低到比阈值电压低时MOSFET10断开,MOSFET电流Id开始下降。
在MOSFET10断开的定时,供给至IGBT4的栅极控制信号开始下降,当比阈值电压低时IGBT4断开。由于IGBT4断开,IGBT电流Ic不流动。
IGBT4完全断开,IGBT4的集电极-发射极间电压VCE上升时,总电流I为0。
这样,在断开时,以MOSFET先断开的方式供给栅极控制信号,由此总电流流动至在此时点处于导通状态的IGBT,电流不流动至MOSFET。
如以上那样,通过个别地调整IGBT及MOSFET的接通、断开的定时,从而在开关时的过渡状态下,抑制流动至MOSFET的电流,MOSFET不需要具有与最大电流通电对应的额定值,因此能够将MOSFET小型化,能够将模块整体小型化。
此外,关于个别地调整IGBT及MOSFET的接通、断开的定时,在栅极控制电路18及19中,构成为以供给至IGBT的栅极控制信号和供给至MOSFET的栅极控制信号之间产生时间差的方式,经由例如延迟电路输出栅极控制信号。
<变形例6>
在以上说明的实施方式及其变形例1~4中,示出了从栅极控制电路对于IGBT及MOSFET供给共同的栅极控制信号的结构,而以下通过采用使用图15及图16说明的结构,也能够对于IGBT及MOSFET从栅极控制电路分别个别地供给栅极控制信号。
在图15中示出了应用本变形例的三相反相器模块100A的电路结构。此外,对与图1所示的三相反相器模块100相同的结构添加同一标号,省略重复的说明。
如图15所示,在三相反相器模块100A中,MOSFET7及IGBT1的栅极分别个别地与栅极控制电路18连接,MOSFET8及IGBT2的栅极,分别个别地与栅极控制电路18连接,MOSFET9及IGBT3的栅极,分别个别地与栅极控制电路18连接。
在此,将连接IGBT1~3的各自的栅极与栅极控制电路18的连接线称为线13,将连接MOSFET7~9的各自的栅极与栅极控制电路18的连接线称为线13A。
另外,MOSFET10及IGBT4的栅极分别个别地与栅极控制电路19连接,MOSFET11及IGBT5的栅极,分别个别地与栅极控制电路19,MOSFET12的栅极及IGBT6的栅极分别个别地与栅极控制电路19连接。
图16是示出三相反相器模块100A的内部结构的图。此外,对于与图2所示的三相反相器模块100相同的结构添加同一标号,省略重复的说明。
如图16所示,在三相反相器模块100A中,在IGBT1~6,栅极焊盘仅设置栅极焊盘G1,IGBT1~3的各自的栅极焊盘G1与栅极控制电路18引线接合,IGBT4~6的各自的栅极焊盘G1与栅极控制电路19引线接合。另外,MOSFET7~9的各自的栅极焊盘G11与栅极控制电路18引线接合,MOSFET10~12的各自的栅极焊盘G11与栅极控制电路19引线接合。
如图16所示,配置于栅极控制电路18及19的附近的IGBT1~6的各自的栅极焊盘G1与栅极控制电路18及19之间通过引线接合进行连接,配置于距离栅极控制电路18及19较远的位置的MOSFET7~12的各自的栅极焊盘G11与栅极控制电路18及19之间也通过引线接合进行连接,从而对于IGBT及MOSFET从栅极控制电路分别个别地供给栅极控制信号,个别地调整IGBT及MOSFET的接通、断开的定时。此外,对IGBT及MOSFET的接通、断开的定时,能应用使用图14及图15所说明的定时。
由此,在开关时的过渡状态下,抑制流动至MOSFET的电流,MOSFET不需要具有与最大电流通电对应的额定值,所以能够将MOSFET小型化,能够将模块整体小型化。
<变形例7>
在以上的说明中,虽然对MOSFET的种类没有特别的限定,但可以构成为在硅(Si)衬底上形成的硅半导体装置,也可以作为在碳化硅(SiC)衬底上形成的碳化硅半导体装置、在由氮化镓(GaN)类材料构成的衬底上形成的氮化镓半导体装置。
SiC、GaN是宽带隙半导体,关于通过宽带隙半导体构成的半导体装置,耐电压性高,许容电流密度也高,所以与硅半导体装置相比能小型化,通过将MOSFET7~12进一步小型化,从而能够进一步将三相反相器模块100及100A小型化。
另外,当然,也可以是IGBT1~4作为宽带隙半导体装置,也可以是IGBT1~4及MOSFET7~12双方作为宽带隙半导体装置。
此外,本发明在其发明的范围内能对实施方式进行改变、变形、省略。
Claims (11)
1. 一种功率半导体装置,具备由串联地***于供给第一电压的第一电源线与供给第二电压的第二电源线之间并互补地动作的第一及第二开关部构成的反相器;以及控制所述第一及第二开关部的各自的开关动作的第一及第二控制电路,将这些模块化,其中,
所述第一开关部具有第一IGBT及第一MOSFET,各自的一个主电极与所述第一电源线连接,各自的另一个主电极与所述反相器的输出节点连接,
所述第二开关部具有第二IGBT及第二MOSFET,各自的一个主电极与所述第二电源线连接,各自的另一个主电极与所述反相器的所述输出节点连接,
在所述功率半导体装置的平面布局中,
所述第一控制电路配置于与所述第一开关部对置的位置,所述第一IGBT及所述第一MOSFET中的一个配置于所述第一控制电路的附近,另一个配置于相比之下距离所述第一控制电路较远的位置,
所述第二控制电路配置于与所述第二开关部对置的位置,所述第二IGBT及所述第二MOSFET中的一个配置于所述第二控制电路的附近,另一个配置于相比之下距离所述第二控制电路较远的位置,
在所述第一IGBT及所述第一MOSFET之中,配置于所述第一控制电路的附近的晶体管,将从所述第一控制电路供给的栅极控制信号经由其栅极供给至配置于距离所述第一控制电路较远的位置的晶体管的栅极,
在所述第二IGBT及所述第二MOSFET之中,配置于所述第二控制电路的附近的晶体管,将从所述第二控制电路供给的栅极控制信号经由其栅极供给至配置于距离所述第二控制电路较远的位置的晶体管。
2. 如权利要求1所述的功率半导体装置,其中,
所述第一IGBT及所述第一MOSFET是主电流在相对于半导体衬底主面垂直的方向上流动的纵型构造的晶体管,
关于配置于所述第一开关部内的所述第一控制电路的附近的晶体管,与其栅极连接的第一栅极焊盘在所述另一个主电极侧的平面内设置于所述第一控制电路一侧,第二栅极焊盘在所述另一个主电极侧的平面内设置于与所述第一控制电路相反的一侧,
来自所述第一控制电路的所述栅极控制信号供给至所述第一栅极焊盘,所述栅极控制信号从所述第二栅极焊盘输出,并供给至配置于距离所述第一控制电路较远位置的晶体管的栅极焊盘,
所述第二IGBT及所述第二MOSFET是主电流在相对于半导体衬底主面垂直的方向上流动的纵型构造的晶体管,
关于配置于所述第二开关部内的所述第二控制电路的附近的晶体管,与其栅极连接的第一栅极焊盘在所述另一个主电极侧的平面内设置于所述第二控制电路一侧,第二栅极焊盘在所述另一个主电极侧的平面内设置于与所述第二控制电路相反的一侧,
来自所述第二控制电路的所述栅极控制信号供给至所述第一栅极焊盘,所述栅极控制信号从所述第二栅极焊盘输出,并供给至配置于距离所述第二控制电路较远的位置的晶体管的栅极焊盘。
3. 如权利要求2所述的功率半导体装置,其中,
在所述第一开关部中,所述第一IGBT配置于所述第一控制电路的附近,
在所述第二开关部中,所述第二IGBT配置于所述第二控制电路的附近。
4. 如权利要求2所述的功率半导体装置,其中,
在所述第一开关部中,所述第一MOSFET配置于所述第一控制电路的附近,
在所述第二开关部中,所述第二MOSFET配置于所述第二控制电路的附近。
5. 如权利要求1所述的功率半导体装置,其中,
所述第一IGBT的阈值电压设定得比所述第一MOSFET的阈值电压低,
所述第二IGBT的阈值电压设定得比所述第二MOSFET的阈值电压低。
6. 如权利要求1所述的功率半导体装置,其中,
所述第一开关部内的配置于距离所述第一控制电路较远的位置的晶体管在其栅极焊盘与栅极之间具有电阻元件,
所述第二开关部内的配置于距离所述第二控制电路较远的位置的晶体管在其栅极焊盘与栅极之间具有电阻元件。
7. 一种功率半导体装置,具备由串联地***于供给第一电压的第一电源线与供给第二电压的第二电源线之间并互补地动作的第一及第二开关部构成的反相器;以及控制所述第一及第二开关部的各自的开关动作的第一及第二控制电路,将这些模块化,其中,
所述第一开关部具有第一IGBT及第一MOSFET,各自的一个主电极与所述第一电源线连接,各自的另一个主电极与所述反相器的输出节点连接,
所述第二开关部具有第二IGBT及第二MOSFET,各自的一个主电极与所述第二电源线连接,各自的另一个主电极与所述反相器的所述输出节点连接,
来自所述第一控制电路的栅极控制信号经由第一电阻元件供给至所述第一IGBT的栅极,
来自所述第一控制电路的所述栅极控制信号经由第二电阻元件供给至所述第一MOSFET,
所述第二电阻元件的电阻值比所述第一电阻元件高,二极管与所述第二电阻元件反向并联连接,
来自所述第二控制电路的栅极控制信号经由第一电阻元件供给至所述第二IGBT的栅极,
来自所述第二控制电路的所述栅极控制信号经由第二电阻元件供给至所述第二MOSFET,
所述第二电阻元件的电阻值比所述第一电阻元件高,二极管与所述第二电阻元件反向并联连接。
8. 一种功率半导体装置,具备由串联地***于供给第一电压的第一电源线与供给第二电压的第二电源线之间并互补地动作的第一及第二开关部构成的反相器;以及控制所述第一及第二开关部的各自的开关动作的第一及第二控制电路,将这些模块化,其中,
所述第一开关部具有第一IGBT及第一MOSFET,各自的一个主电极与所述第一电源线连接,各自的另一个主电极与所述反相器的输出节点连接,
所述第二开关部具有第二IGBT及第二MOSFET,各自的一个主电极与所述第二电源线连接,各自的另一个主电极与所述反相器的所述输出节点连接,
在所述功率半导体装置的平面布局中,
所述第一控制电路配置于与所述第一开关部对置的位置,所述第一IGBT及所述第一MOSFET中的一个配置于所述第一控制电路的附近,另一个配置于相比之下距离所述第一控制电路较远的位置,
所述第二控制电路配置于与所述第二开关部对置的位置,所述第二IGBT及所述第二MOSFET中的一个配置于所述第二控制电路的附近,另一个配置于相比之下距离所述第二控制电路较远的位置,
所述第一IGBT及所述第一MOSFET是主电流在相对于半导体衬底主面垂直的方向上流动的纵型构造的晶体管,
关于所述第一开关部内的配置于所述第一控制电路的附近的晶体管,与其栅极连接的栅极焊盘在所述另一个主电极侧的平面内设置于所述第一控制电路一侧,中继图案在所述另一个主电极侧的平面内设置于与所述第一控制电路相反的一侧,
来自所述第一控制电路的第一栅极控制信号供给至所述栅极焊盘,并且来自所述第一控制电路的第二栅极控制信号供给至所述中继图案,所述第二栅极控制信号经由所述中继图案供给至配置于距离所述第一控制电路较远的位置的晶体管的栅极焊盘,
所述第二IGBT及所述第二MOSFET是主电流在相对于半导体衬底主面垂直的方向上流动的纵型构造的晶体管,
关于所述第二开关部内的配置于所述第二控制电路的附近的晶体管,与其栅极连接的栅极焊盘在所述另一个主电极侧的平面内设置于所述第二控制电路一侧,中继图案在所述另一个主电极侧的平面内设置于与所述第二控制电路相反的一侧,
来自所述第二控制电路的第一栅极控制信号供给至所述栅极焊盘,并且来自所述第二控制电路的第二栅极控制信号供给至所述中继图案,所述第二栅极控制信号经由所述中继图案供给至配置于距离所述第二控制电路较远的位置的晶体管的栅极焊盘。
9. 如权利要求8所述的功率半导体装置,其中,
所述第一控制电路以在接通时所述第一IGBT一方先接通、在断开时所述第一MOSFET一方先断开的方式供给所述第一及第二栅极控制信号,
所述第二控制电路以在接通时所述第二IGBT一方先接通、在断开时所述第二MOSFET一方先断开的方式供给所述第一及第二栅极控制信号。
10. 一种功率半导体装置,具备由串联地***于供给第一电压的第一电源线与供给第二电压的第二电源线之间并互补地动作的第一及第二开关部构成的反相器;以及控制所述第一及第二开关部的各自的开关动作的第一及第二控制电路,将这些模块化,其中,
所述第一开关部具有第一IGBT及第一MOSFET,各自的一个主电极与所述第一电源线连接,各自的另一个主电极与所述反相器的输出节点连接,
所述第二开关部具有第二IGBT及第二MOSFET,各自的一个主电极与所述第二电源线连接,各自的另一个主电极与所述反相器的所述输出节点连接,
所述第一控制电路以在接通时所述第一IGBT一方先接通、在断开时所述第一MOSFET一方先断开的方式个别地控制所述第一IGBT及所述第一MOSFET的开关动作,
所述第二控制电路以在接通时所述第二IGBT一方先接通、在断开时所述第二MOSFET一方先断开的方式个别地控制所述第二IGBT及所述第二MOSFET的开关动作。
11. 如权利要求1、7、8及10的任一项所述的功率半导体装置,其中,
所述第一及第二MOSFET是在碳化硅衬底上形成的碳化硅MOSFET及在由氮化镓类材料构成的衬底上形成的氮化镓MOSFET中的任一个。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-272961 | 2011-12-14 | ||
JP2011272961A JP5805513B2 (ja) | 2011-12-14 | 2011-12-14 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103166615A true CN103166615A (zh) | 2013-06-19 |
CN103166615B CN103166615B (zh) | 2016-06-29 |
Family
ID=48589391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210542282.9A Active CN103166615B (zh) | 2011-12-14 | 2012-12-14 | 功率半导体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9106156B2 (zh) |
JP (1) | JP5805513B2 (zh) |
KR (1) | KR101428527B1 (zh) |
CN (1) | CN103166615B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103795248A (zh) * | 2014-01-26 | 2014-05-14 | 广东美的制冷设备有限公司 | 功耗控制电路和智能功率模块、变频家电 |
CN103888012A (zh) * | 2014-03-13 | 2014-06-25 | 广东美的制冷设备有限公司 | 功耗控制电路、智能功率模块和变频家电 |
CN103915425A (zh) * | 2012-12-28 | 2014-07-09 | 三菱电机株式会社 | 功率用半导体装置 |
CN105529939A (zh) * | 2014-09-30 | 2016-04-27 | 万国半导体股份有限公司 | 单独封装同步整流器 |
CN105577153A (zh) * | 2014-10-31 | 2016-05-11 | 富士电机株式会社 | 半导体装置 |
CN106160424A (zh) * | 2015-04-21 | 2016-11-23 | 台达电子工业股份有限公司 | 功率开关电路 |
CN106357251A (zh) * | 2015-07-17 | 2017-01-25 | 富士电机株式会社 | 半导体开关装置 |
CN107710407A (zh) * | 2015-06-09 | 2018-02-16 | 株式会社电装 | 半导体装置 |
CN110634817A (zh) * | 2019-09-25 | 2019-12-31 | 湖南大学 | 一种由igbt和mosfet构成的混合功率模块的封装结构 |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9362215B2 (en) | 2010-12-13 | 2016-06-07 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter |
US9620954B2 (en) | 2010-12-13 | 2017-04-11 | Infineon Technologies Americas Corp. | Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values |
US9711437B2 (en) | 2010-12-13 | 2017-07-18 | Infineon Technologies Americas Corp. | Semiconductor package having multi-phase power inverter with internal temperature sensor |
US9449957B2 (en) * | 2010-12-13 | 2016-09-20 | Infineon Technologies Americas Corp. | Control and driver circuits on a power quad flat no-lead (PQFN) leadframe |
US8587101B2 (en) | 2010-12-13 | 2013-11-19 | International Rectifier Corporation | Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections |
US9524928B2 (en) | 2010-12-13 | 2016-12-20 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) package having control and driver circuits |
US9659845B2 (en) | 2010-12-13 | 2017-05-23 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) package in a single shunt inverter circuit |
US9355995B2 (en) | 2010-12-13 | 2016-05-31 | Infineon Technologies Americas Corp. | Semiconductor packages utilizing leadframe panels with grooves in connecting bars |
US9324646B2 (en) | 2010-12-13 | 2016-04-26 | Infineon Technologies America Corp. | Open source power quad flat no-lead (PQFN) package |
US9443795B2 (en) | 2010-12-13 | 2016-09-13 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC) |
JP5805513B2 (ja) * | 2011-12-14 | 2015-11-04 | 三菱電機株式会社 | 電力用半導体装置 |
JP5888010B2 (ja) * | 2012-03-08 | 2016-03-16 | 日産自動車株式会社 | インバータモジュール |
JP2014207430A (ja) * | 2013-03-21 | 2014-10-30 | ローム株式会社 | 半導体装置 |
CN103560682B (zh) * | 2013-07-31 | 2016-09-21 | 佟炳然 | 一种功率驱动*** |
CN103582408B (zh) * | 2013-07-31 | 2017-05-17 | 天津中科华盈科技有限公司 | 一种mosfet并联电路布局 |
DE102014102018B3 (de) * | 2014-02-18 | 2015-02-19 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen |
JP6228490B2 (ja) * | 2014-03-04 | 2017-11-08 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP6379525B2 (ja) * | 2014-03-05 | 2018-08-29 | 住友電気工業株式会社 | 半導体モジュール |
WO2016063681A1 (ja) | 2014-10-24 | 2016-04-28 | 富士電機株式会社 | 半導体装置 |
JP6319454B2 (ja) * | 2014-10-24 | 2018-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
DE102014224169A1 (de) * | 2014-11-26 | 2016-06-02 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Ansteuern parallel geschalteter Leistungshalbleiterschalter |
JP6345583B2 (ja) * | 2014-12-03 | 2018-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6479170B2 (ja) * | 2015-04-30 | 2019-03-06 | 三菱電機株式会社 | 保護回路および保護回路システム |
JP6492965B2 (ja) * | 2015-05-22 | 2019-04-03 | 株式会社デンソー | パワートランジスタ駆動装置 |
JP6398872B2 (ja) * | 2015-05-27 | 2018-10-03 | 株式会社デンソー | 駆動装置 |
WO2017029745A1 (ja) * | 2015-08-20 | 2017-02-23 | 三菱電機株式会社 | 電力用半導体装置 |
JP6601086B2 (ja) | 2015-09-16 | 2019-11-06 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP6409891B2 (ja) * | 2016-03-28 | 2018-10-24 | 株式会社デンソー | 電力変換装置 |
JP6583119B2 (ja) * | 2016-04-19 | 2019-10-02 | 株式会社デンソー | 電力変換装置 |
JP6634945B2 (ja) | 2016-04-19 | 2020-01-22 | 株式会社デンソー | 半導体モジュール |
JP6919292B2 (ja) * | 2016-04-19 | 2021-08-18 | 株式会社デンソー | スイッチング素子の駆動回路 |
JP6665655B2 (ja) | 2016-04-19 | 2020-03-13 | 株式会社デンソー | 電力変換装置 |
JP6686663B2 (ja) | 2016-04-19 | 2020-04-22 | 株式会社デンソー | 電力変換装置 |
DE102016110035B4 (de) * | 2016-05-31 | 2020-09-10 | Infineon Technologies Ag | Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Transistor mit breiter Bandlücke umfasst, und eine elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Junction-Feldeffekttransistor umfasst, der einen Halbleiterbereich aus Siliziumcarbid umfasst |
JP6737024B2 (ja) * | 2016-07-19 | 2020-08-05 | 富士電機株式会社 | 半導体装置の製造方法及び半導体装置 |
JP6619518B2 (ja) * | 2016-07-29 | 2019-12-11 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュール |
JP6673118B2 (ja) * | 2016-09-23 | 2020-03-25 | 株式会社デンソー | 半導体装置 |
JP6624011B2 (ja) * | 2016-11-03 | 2019-12-25 | 株式会社デンソー | 半導体装置 |
JP6950186B2 (ja) | 2017-01-17 | 2021-10-13 | 富士電機株式会社 | 半導体装置 |
JP6760156B2 (ja) * | 2017-03-20 | 2020-09-23 | 株式会社デンソー | 電力変換装置 |
JP6863033B2 (ja) * | 2017-04-18 | 2021-04-21 | 株式会社デンソー | 電圧駆動型半導体素子の並列駆動回路 |
JP6731885B2 (ja) * | 2017-06-20 | 2020-07-29 | 三菱電機株式会社 | 半導体装置 |
JP6840053B2 (ja) * | 2017-08-22 | 2021-03-10 | 株式会社 日立パワーデバイス | 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置 |
JP6820825B2 (ja) * | 2017-11-09 | 2021-01-27 | 三菱電機株式会社 | 半導体装置及びその駆動方法 |
JP6988517B2 (ja) * | 2018-01-25 | 2022-01-05 | トヨタ自動車株式会社 | 電力変換装置 |
JP2018186302A (ja) * | 2018-08-20 | 2018-11-22 | 三菱電機株式会社 | 半導体装置およびそれを備える半導体モジュール |
JP7077893B2 (ja) * | 2018-09-21 | 2022-05-31 | 株式会社デンソー | 半導体装置 |
JP7180264B2 (ja) * | 2018-10-05 | 2022-11-30 | 株式会社デンソー | 制御装置 |
JP7138596B2 (ja) | 2019-05-21 | 2022-09-16 | 三菱電機株式会社 | 半導体装置 |
JP6896831B2 (ja) * | 2019-12-05 | 2021-06-30 | 三菱電機株式会社 | 半導体モジュールおよび電力変換装置 |
JP2022109006A (ja) * | 2021-01-14 | 2022-07-27 | 富士電機株式会社 | スイッチング装置およびスイッチング方法 |
WO2023189052A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体モジュール |
WO2023223802A1 (ja) * | 2022-05-19 | 2023-11-23 | ローム株式会社 | 半導体装置 |
WO2023223813A1 (ja) * | 2022-05-19 | 2023-11-23 | ローム株式会社 | 半導体装置 |
WO2023223829A1 (ja) * | 2022-05-19 | 2023-11-23 | ローム株式会社 | 半導体装置 |
JP2024062132A (ja) | 2022-10-24 | 2024-05-09 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000072433A1 (fr) * | 1999-05-19 | 2000-11-30 | Kansai Research Institute | Circuit de commutation |
US6313598B1 (en) * | 1998-09-11 | 2001-11-06 | Hitachi, Ltd. | Power semiconductor module and motor drive system |
CN201194374Y (zh) * | 2008-03-18 | 2009-02-11 | 艾默生网络能源有限公司 | 直流三电平变换器 |
CN101621061A (zh) * | 2008-07-01 | 2010-01-06 | 株式会社瑞萨科技 | 半导体装置 |
EP2154784A1 (de) * | 2008-08-16 | 2010-02-17 | SEMIKRON Elektronik GmbH & Co. KG | Anordnung mit einer Treiberschaltung und mindestens einem Leistungsschalter sowie Ansteuerverfahren hierzu |
CN201956925U (zh) * | 2010-12-28 | 2011-08-31 | 广东易事特电源股份有限公司 | 一种单相并网逆变器的逆变电路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2458950A1 (fr) * | 1979-06-12 | 1981-01-02 | Ibm France | Dispositif de commutation et son application a une alimentation de puissance du type commute |
JPS5625373A (en) * | 1979-08-08 | 1981-03-11 | Nec Corp | Control circuit for power |
JPS5739144U (zh) * | 1980-08-15 | 1982-03-02 | ||
JPS59111332A (ja) | 1982-12-17 | 1984-06-27 | Fuji Electric Corp Res & Dev Ltd | 半導体装置の製造方法 |
JPS59111332U (ja) * | 1983-01-14 | 1984-07-27 | 松下電工株式会社 | スイツチング回路 |
JPS6172411A (ja) * | 1984-09-18 | 1986-04-14 | Fuji Electric Co Ltd | スイツチング用半導体装置 |
JPH04354156A (ja) * | 1991-05-31 | 1992-12-08 | Fuji Electric Co Ltd | 半導体スイッチング装置 |
JPH0590933A (ja) * | 1991-07-15 | 1993-04-09 | Fuji Electric Co Ltd | 複合形スイツチ回路 |
JPH06141542A (ja) * | 1992-10-28 | 1994-05-20 | Fanuc Ltd | スイッチング電源回路 |
JP4594477B2 (ja) * | 2000-02-29 | 2010-12-08 | 三菱電機株式会社 | 電力半導体モジュール |
JP2002016486A (ja) | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002165439A (ja) * | 2000-09-14 | 2002-06-07 | Toyota Industries Corp | スイッチ回路 |
US7505294B2 (en) * | 2003-05-16 | 2009-03-17 | Continental Automotive Systems Us, Inc. | Tri-level inverter |
JP2005295653A (ja) * | 2004-03-31 | 2005-10-20 | Densei Lambda Kk | スイッチング電源装置 |
KR100708746B1 (ko) * | 2006-03-28 | 2007-04-17 | 삼성에스디아이 주식회사 | 디스플레이 패널의 구동장치 |
JP2008193779A (ja) * | 2007-02-02 | 2008-08-21 | Fuji Electric Systems Co Ltd | 半導体モジュール |
JP2011223668A (ja) * | 2010-04-06 | 2011-11-04 | Sumitomo Electric Ind Ltd | 電力伝達用絶縁回路および電力変換装置 |
JP5264863B2 (ja) * | 2010-10-29 | 2013-08-14 | 三菱電機株式会社 | パワー半導体モジュール、電力変換装置および鉄道車両 |
JP5805513B2 (ja) * | 2011-12-14 | 2015-11-04 | 三菱電機株式会社 | 電力用半導体装置 |
-
2011
- 2011-12-14 JP JP2011272961A patent/JP5805513B2/ja active Active
-
2012
- 2012-11-14 US US13/677,028 patent/US9106156B2/en active Active
- 2012-12-03 KR KR1020120138733A patent/KR101428527B1/ko active IP Right Grant
- 2012-12-14 CN CN201210542282.9A patent/CN103166615B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313598B1 (en) * | 1998-09-11 | 2001-11-06 | Hitachi, Ltd. | Power semiconductor module and motor drive system |
WO2000072433A1 (fr) * | 1999-05-19 | 2000-11-30 | Kansai Research Institute | Circuit de commutation |
CN201194374Y (zh) * | 2008-03-18 | 2009-02-11 | 艾默生网络能源有限公司 | 直流三电平变换器 |
CN101621061A (zh) * | 2008-07-01 | 2010-01-06 | 株式会社瑞萨科技 | 半导体装置 |
EP2154784A1 (de) * | 2008-08-16 | 2010-02-17 | SEMIKRON Elektronik GmbH & Co. KG | Anordnung mit einer Treiberschaltung und mindestens einem Leistungsschalter sowie Ansteuerverfahren hierzu |
CN201956925U (zh) * | 2010-12-28 | 2011-08-31 | 广东易事特电源股份有限公司 | 一种单相并网逆变器的逆变电路 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103915425B (zh) * | 2012-12-28 | 2018-03-09 | 三菱电机株式会社 | 功率用半导体装置 |
CN103915425A (zh) * | 2012-12-28 | 2014-07-09 | 三菱电机株式会社 | 功率用半导体装置 |
CN103795248B (zh) * | 2014-01-26 | 2016-08-10 | 广东美的制冷设备有限公司 | 功耗控制电路和智能功率模块、变频家电 |
CN103795248A (zh) * | 2014-01-26 | 2014-05-14 | 广东美的制冷设备有限公司 | 功耗控制电路和智能功率模块、变频家电 |
CN103888012A (zh) * | 2014-03-13 | 2014-06-25 | 广东美的制冷设备有限公司 | 功耗控制电路、智能功率模块和变频家电 |
CN103888012B (zh) * | 2014-03-13 | 2016-08-17 | 广东美的制冷设备有限公司 | 功耗控制电路、智能功率模块和变频家电 |
CN105529939A (zh) * | 2014-09-30 | 2016-04-27 | 万国半导体股份有限公司 | 单独封装同步整流器 |
CN105529939B (zh) * | 2014-09-30 | 2018-01-23 | 万国半导体股份有限公司 | 单独封装同步整流器 |
CN105577153A (zh) * | 2014-10-31 | 2016-05-11 | 富士电机株式会社 | 半导体装置 |
CN105577153B (zh) * | 2014-10-31 | 2020-05-26 | 富士电机株式会社 | 半导体装置 |
US10020731B2 (en) | 2015-04-21 | 2018-07-10 | Delta Electronics, Inc. | Power switch circuit |
CN106160424B (zh) * | 2015-04-21 | 2019-04-16 | 台达电子工业股份有限公司 | 功率开关电路 |
CN106160424A (zh) * | 2015-04-21 | 2016-11-23 | 台达电子工业股份有限公司 | 功率开关电路 |
CN107710407A (zh) * | 2015-06-09 | 2018-02-16 | 株式会社电装 | 半导体装置 |
CN107710407B (zh) * | 2015-06-09 | 2020-09-22 | 株式会社电装 | 半导体装置 |
CN106357251A (zh) * | 2015-07-17 | 2017-01-25 | 富士电机株式会社 | 半导体开关装置 |
CN106357251B (zh) * | 2015-07-17 | 2021-08-20 | 富士电机株式会社 | 半导体开关装置 |
CN110634817A (zh) * | 2019-09-25 | 2019-12-31 | 湖南大学 | 一种由igbt和mosfet构成的混合功率模块的封装结构 |
CN110634817B (zh) * | 2019-09-25 | 2023-04-18 | 湖南大学 | 一种由igbt和mosfet构成的混合功率模块的封装结构 |
Also Published As
Publication number | Publication date |
---|---|
US20130155745A1 (en) | 2013-06-20 |
JP5805513B2 (ja) | 2015-11-04 |
KR101428527B1 (ko) | 2014-08-11 |
CN103166615B (zh) | 2016-06-29 |
KR20130069405A (ko) | 2013-06-26 |
US9106156B2 (en) | 2015-08-11 |
JP2013125806A (ja) | 2013-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103166615A (zh) | 功率半导体装置 | |
US10320380B2 (en) | Power circuit and power module using MISFET having control circuit disposed between gate and source | |
JP5783997B2 (ja) | 電力用半導体装置 | |
US9621044B2 (en) | Zero voltage soft switching scheme for power converters | |
CN103516338B (zh) | 半导体器件和使用该半导体器件的*** | |
US8476885B2 (en) | Monolithic group III-V power converter | |
US8970261B2 (en) | Power module | |
US20160204101A1 (en) | HIGH CURRENT, LOW SWITCHING LOSS SiC POWER MODULE | |
EP3442020B1 (en) | Power semiconductor module | |
US10049968B2 (en) | Semiconductor device | |
JP5925364B2 (ja) | 電力用半導体装置 | |
US8350376B2 (en) | Bondwireless power module with three-dimensional current routing | |
JP2013516795A (ja) | 高効率電源回路のための電子デバイスおよび部品 | |
US7838902B2 (en) | Single-chip common-drain JFET device and its applications | |
CN208739041U (zh) | 一种氮化镓芯片的三相全桥电路及智能功率模块 | |
WO2015175820A1 (en) | HIGH CURRENT, LOW SWITCHING LOSS SiC POWER MODULE | |
US9812383B2 (en) | Power converter package using driver IC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |