CN103023504B - 一种逐次逼近型adc版图结构 - Google Patents
一种逐次逼近型adc版图结构 Download PDFInfo
- Publication number
- CN103023504B CN103023504B CN201210551926.0A CN201210551926A CN103023504B CN 103023504 B CN103023504 B CN 103023504B CN 201210551926 A CN201210551926 A CN 201210551926A CN 103023504 B CN103023504 B CN 103023504B
- Authority
- CN
- China
- Prior art keywords
- capacitor array
- domain district
- domain
- district
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 165
- 238000003491 array Methods 0.000 claims abstract description 14
- 238000004088 simulation Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 229910002056 binary alloy Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种逐次逼近型模数转换器版图结构，包括第一电容阵列版图区、第二电容阵列版图区、第三电容阵列版图区、第四电容阵列版图区、控制逻辑电路版图区、基准与偏置电路版图区、比较器版图区及开关阵列版图区。控制逻辑电路版图区、基准与偏置电路版图区、比较器版图区及开关阵列版图区置于电容阵列版图区的对称中线上，从而保证信号的差分关系；管脚根据信号类型的不同划分为模拟/数字两部分并分别进行供电，以减少模拟与数字信号之间的串扰。本发明逐次逼近结构ADC各个版图区布局固定，位置布局分区合理，匹配程度高，从而使具有该版图结构的ADC能减少控制信号的路径，对共模干扰抑制作用明显，可以减少噪声对ADC性能的影响。
Description
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种逐次逼近型(SAR)模数转换器(ADC)版图结构。
背景技术
在所有涉及到模拟信号和数字信号处理的电路中，模数转换都是必不可少的组成部分，随着技术的发展，对ADC的低功耗高性能的应用要求越来越高，尤其是在医疗及便携式无线收发电子类产品应用中，要求电池能够支撑更长的时间，因此要求电路不断向低功耗发展，作为目前最常用的可以满足要求的模数转换器类型，逐次逼近型ADC占据低功耗应用的主导地位，在这其中，采用电容阵列数模转换器(DAC)进行电荷标定的逐次逼近型ADC消耗的功耗最低，因此成为最为常用的结构类型。
逐次逼近型ADC通过电容上开关的闭合与关断实现电荷在电容上的分配，在输入信号与基准电压的共同作用下，在电容阵列输出端得到电压值，并通过比较器得到数字量化输出，开关由数字逻辑进行控制，基准电压由内部偏置产生。因此，如何精确的完成电容阵列的精确匹配，减小外部信号对内部信号的干扰，以及减少内部模拟信号和数字信号之间的串扰，从而精确的完成量化转换过程非常重要。
发明内容
(一)要解决的技术问题
本发明所要解决的技术问题是提供一种逐次逼近型ADC的版图结构，与现有逐次逼近型ADC版图结构相比结构简单，面积小，匹配程度高，布局合理，并且具有不同工艺间的可移植性。具有该版图结构的ADC能减少控制信号的路径，对共模干扰抑制作用明显，可以减少噪声对ADC性能的影响。
(二)技术方案
为达到上述目的，本发明提供了一种逐次逼近型ADC的版图结构，包括：
第一电容阵列版图区106a、第二电容阵列版图区106b、第三电容阵列版图区106c和第四电容阵列版图区106d，且这4个电容阵列版图区在整个版图结构中呈田字型排列，上下左右完全对称；以及
从左至右依次连接且位于第一至第四电容阵列版图区的对称中线上的比较器版图区110、控制逻辑电路版图区109、开关阵列版图区108和基准与偏置电路版图区107；
其中，第一电容阵列版图区106a分别与第三电容阵列版图区106c、比较器版图区110、基准与偏置电路版图区107相连接；第二电容阵列版图区106b分别与第四电容阵列版图区106d、比较器版图区110及基准与偏置电路版图区107相连接；第三电容阵列版图区106c分别与第一电容阵列版图区106a、基准与偏置电路107相连接；第四电容阵列版图区106d分别与第二电容阵列版图区106b、基准与偏置电路版图区107相连接；
比较器版图区110分别与第一电容阵列版图区106a、第二电容阵列版图区106b相连接；
基准与偏置电路版图区107分别与第一电容器阵列版图区106a、第二电容器阵列版图区106b、第三电容阵列版图区106c及第四电容阵列版图区106d相连接。
上述方案中，所述第一电容阵列版图区106a中，第一电容阵列由多个电容单元构成，该多个电容单元等距放置并且形状和大小一致；根据对应数字输出的权重大小连接一定数量的电容单元构成内部电容，并保证连线长度按照二进制权重比例实现，以保证引入寄生电容后的内部电容大小依然维持二进制权重比例关系；在电容阵列周边增加一圈虚拟电容，保证每个电容单元在纵横维度上都具有相同的外部环境。
上述方案中，所述第二电容阵列版图区106b、第三电容阵列版图区106c和第四电容阵列版图区106d与第一电容阵列版图区106a相同。
上述方案中，该逐次逼近型ADC的版图结构的芯片管脚分为模拟部分和数字部分，分别对应模拟信号和数字信号，模拟输入输出端管脚对应模拟供电端，数字输入输出端管脚对应数字供电端。
上述方案中，所述数字供电端位于所述第一电容阵列版图区106a和第二电容阵列版图区106b所在的一侧，所述模拟供电端位于第三电容阵列版图区106c和第四电容阵列版图区106d所在的一侧。
上述方案中，模拟信号流入端与电容阵列输出端连接，数字信号输出端与逻辑控制模块相连接，减少数字信号路径，降低对周围敏感结点的干扰。
上述方案中，所述电容阵列周围加上较宽的保护环，该保护环带有阱接触和不带有阱接触的两种。
上述方案中，所述比较器版图区110中的比较器作为模拟与数字信号的转换枢纽，按照轴对称的形式布局，并按照信号流向顺序布局。
上述方案中，对所有模拟和条件允许的晶体管上，加上尽可能多的衬底接触和阱接触，并且衬底电压与电源电压相连接。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、与现有逐次逼近型ADC版图结构相比，本发明提供的逐次逼近型ADC的版图结构，各个版图区布局固定，位置布局分区合理，匹配程度高，从而使具有该版图结构的ADC能减少控制信号的路径，对共模干扰抑制作用明显，可以减少噪声对ADC性能的影响。
2、本发明提供的逐次逼近型ADC的版图结构，具有结构简单，面积小，匹配程度高，版图结构具有不同工艺间的可移植性。具有该版图结构的ADC能减少控制信号的路径，对共模干扰和数模信号串扰的抑制作用明显，可以减少噪声对ADC性能的影响，提高转换精度。
3、本发明提供的逐次逼近型ADC的版图结构，四个电容阵列版图区在整个版图中呈田字型放置，其中每一个电容阵列内部采用中心对称方式布局，并采用二进制连线方法连接内部电容，使内部电容维持较为精确的比例关系；控制逻辑电路版图区、基准与偏置电路版图区、比较器版图区及开关阵列版图区置于电容阵列版图区的对称中线上，从而保证信号的差分关系；所有芯片管脚根据信号类型的不同划分为模拟/数字两部分并分别进行供电，以减少模拟与数字信号之间的串扰。
附图说明
图1是依照本发明实施例的逐次逼近型ADC版图结构的示意图。
图2是依照本发明实施例的12位逐次逼近型ADC中的电容阵列DAC的电路图。
图3是依照本发明实施例的电容单元的连线方式和周边环境布局的示意图。
图4是依照本发明实施例的电容阵列内部电容单元的布局图。
图5是依照本发明实施例的电容阵列内部电容单元的连线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明的一个示例性实施例中，提出一种逐次逼近型ADC版图结构，如图1所示，本实施例逐次逼近型ADC版图结构包括：第一电容阵列版图区106a、第二电容阵列版图区106b、第三电容阵列版图区106c和第四电容阵列版图区106d，且这4个电容阵列版图区在整个版图结构中呈田字型排列，上下左右完全对称；以及从左至右依次连接且位于第一至第四电容阵列版图区的对称中线上的比较器版图区110、控制逻辑电路版图区109、开关阵列版图区108和基准与偏置电路版图区107；
其中，第一电容阵列版图区106a分别与第三电容阵列版图区106c、比较器版图区110、基准与偏置电路版图区107相连接；第二电容阵列版图区106b分别与第四电容阵列版图区106d、比较器版图区110及基准与偏置电路版图区107相连接；第三电容阵列版图区106c分别与第一电容阵列版图区106a、基准与偏置电路107相连接；第四电容阵列版图区106d分别与第二电容阵列版图区106b、基准与偏置电路版图区107相连接；比较器版图区110分别与第一电容阵列版图区106a、第二电容阵列版图区106b相连接；基准与偏置电路版图区107分别与第一电容器阵列版图区106a、第二电容器阵列版图区106b、第三电容阵列版图区106c及第四电容阵列版图区106d相连接。
四个电容阵列版图区在整个版图中呈田字型放置，其中每一个电容阵列内部采用中心对称方式布局，并采用二进制连线方法连接内部电容，使内部电容维持较为精确的比例关系；控制逻辑电路版图区、基准与偏置电路版图区、比较器版图区及开关阵列版图区置于电容阵列版图区的对称中线上，从而保证信号的差分关系；所有芯片管脚根据信号类型的不同划分为模拟/数字两部分并分别进行供电，以减少模拟与数字信号之间的串扰。
本实施例中，版图按照从模拟到数字转换的信号流向划分为模拟供电区域和数字供电区域，并在相应区域放置模拟管脚和数字管脚，比较器接近数字管脚一侧，而输入端的开关阵列与基准和偏置电路靠近模拟管脚侧；控制逻辑模块和开关阵列集中于中心部位，减少控制信号的路径，并减少干扰；模拟管脚和数字管脚分别接近模拟供电管脚和数字供电管脚。
本实施例的第一电容阵列版图区106a中，第一电容阵列由多个电容单元构成，该多个电容单元等距放置并且形状和大小一致。根据对应数字输出的权重大小连接一定数量的电容单元构成内部电容，并保证连线长度按照二进制权重比例实现，以保证引入寄生电容后的内部电容大小依然维持二进制权重比例关系。在电容阵列周边增加一圈虚拟电容，保证每个电容单元在纵横维度上都具有相同的外部环境。第二电容阵列版图区106b、第三电容阵列版图区106c和第四电容阵列版图区106d与第一电容阵列版图区106a相同。
该逐次逼近型ADC的版图结构的芯片管脚分为模拟部分和数字部分，分别对应模拟信号和数字信号，模拟输入输出端管脚对应模拟供电端，数字输入输出端管脚对应数字供电端。数字供电端位于所述第一电容阵列版图区106a和第二电容阵列版图区106b所在的一侧，模拟供电端位于第三电容阵列版图区106c和第四电容阵列版图区106d所在的一侧。模拟信号流入端与电容阵列输出端连接，数字信号输出端与逻辑控制模块相连接，减少数字信号路径，降低对周围敏感结点的干扰。电容阵列周围加上较宽的保护环，该保护环带有阱接触和不带有阱接触的两种。比较器版图区110中的比较器作为模拟与数字信号的转换枢纽，按照轴对称的形式布局，并按照信号流向顺序布局。对所有模拟和条件允许的晶体管上，加上尽可能多的衬底接触和阱接触，并且衬底电压与电源电压相连接。
图2示出了依照本发明实施例的12位逐次逼近型ADC中的电容阵列DAC的电路图，图中每个电容的大小按照二进制权重分布，以12位分辨率的ADC为例，全部电容划分为4个电容阵列，分别对应图1版图结构中4个电容阵列。每个电容阵列分别为由64个电容单元构成6个内部电容，这6个内部电容按照二进制分别由1、2、4、8、16、32个电容单元构成，其顶极板连接在一起TP，其下极板分别输出对应C1、C2、C3、C4、C5、C6。
图3示出了依照本发明实施例的电容单元的连线方式和周边环境布局的示意图。图3中，每个电容单元具有完全相同的周围环境，即上下左右均有完全相同的电容单元与之相邻且间距相等，并且与这些相邻的电容单元之间各有两条电容连接线，电容单元根据需要与其中之一相连接，不同的线形代表了处于不同层的金属一和金属二，这些连接线将各个电容单元的下极板相连接，构成图2中的D1～D6输出，电容单元的上极板通过位于另一层的金属三全部连接在一起，对应图2中的TP输出。这种电容单元的放置方式保证了每个电容单元的周边环境完全一样，从而保证了寄生电容完全一致。
图4示出了依照本发明实施例的电容阵列内部电容单元的布局图，标有相同标号的电容单元构成同一个内部电容，所有电容单元构成了图2中的6个内部电容。由于电容单元呈中心对称放置，其构成的内部电容受到工艺梯度偏差和信号干扰的影响可以通过相互呈中心对称的电容单元之间的相互抵消或者平衡而减弱。周围标有D的电容单元是虚拟电容，不存在真正的电气连接，目的在于保证内部每个单元电容具有相同的周边环境和寄生电容。
由于所有的内部电容最终都要通过金属连线引出，其单元电容之间的连线必然会引入新的寄生电容，这一寄生电容的大小与连线的长度成正比关系，因此，为了保持内部电容在通过金属连线引入寄生电容后依然保持二进制的权重比例关系，需要使每个内部电容的连线长度也保持为二进制比例关系。图5是依照本发明实施例的电容阵列内部电容单元的连线图，6种线形分别对应于构成图2种内部电容C1、C2、C3、C4、C5、C6的电容单元的连接线，其长度关系恰好维持了二进制比例，使寄生电容也保持了比例关系，且正好将图4中位于不同位置的电容单元连接成6个内部电容，同时输出端在电容阵列版图的同一方向，便于整体版图的连接实现，保证了整个ADC的匹配误差最小化。
本发明ADC版图结构包括4个差分电容阵列，呈田字形放置。由于希望保证芯片内部信号的差分对称性，应该将控制逻辑电路以及比较器置于电容阵列的对称中线上。由于比较器与逻辑控制模块有数据交换要求，同时比较器的输出需要作为量化数字输出，因此比较器应该接近数字管脚一侧，而输入端的开关阵列与基准和偏置电路靠近模拟管脚一侧。四个电容阵列模块需要开关控制，且控制信号都来自于逻辑模块，因此将控制逻辑模块和开关阵列集中于中心部位，减少控制信号的路径，并减少干扰。
为了提高电容的匹配程度，保持电容的二进制权重比例精度，所有电容都利用形状和大小都完全相同的电容单元连接构成，通过所连接电容单元的数量成二进制比例来实现二进制权重比例关系。
在每一块电容阵列内部，布局的主要考虑是保证单元电容本身匹配性能的同时，尽可能按照对应数字输出的权重大小引入寄生电容，以保证权重的比例不变。为此，引线的长度也要按照权重比例实现。
尽可能减小单元电容的匹配性能，所有单元电容等距放置，并且为了保证各个单元电容所处的环境一致，电容单元的引线数量全部保持一致，并在电容阵列周边增加一圈虚拟电容以保证每个单元电容在纵横维度上都有相同的外部环境。
比较器作为模拟与数字信号的转换枢纽，本身按照轴对称的形式布局，并按照信号流向顺序布局，模拟信号流入端与电容阵列输出端连接，数字信号输出端与逻辑控制模块相连接，减少数字信号路径，降低对周围敏感结点的干扰。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种逐次逼近型ADC的版图结构，其特征在于，包括：
第一电容阵列版图区(106a)、第二电容阵列版图区(106b)、第三电容阵列版图区(106c)和第四电容阵列版图区(106d)，且这4个电容阵列版图区在整个版图结构中呈田字型排列，上下左右完全对称；
第一电容阵列版图区(106a)中，第一电容阵列由多个电容单元构成，该多个电容单元等距放置并且形状和大小一致；根据对应数字输出的权重大小连接一定数量的电容单元构成内部电容，并保证连线长度按照二进制权重比例实现；
第二电容阵列版图区(106b)、第三电容阵列版图区(106c)和第四电容阵列版图区(106d)与第一电容阵列版图区(106a)相同；以及
从左至右依次连接且位于第一至第四电容阵列版图区的对称中线上的比较器版图区(110)、控制逻辑电路版图区(109)、开关阵列版图区(108)和基准与偏置电路版图区(107)；
其中，第一电容阵列版图区(106a)分别与第三电容阵列版图区(106c)、比较器版图区(110)、基准与偏置电路版图区(107)相连接；第二电容阵列版图区(106b)分别与第四电容阵列版图区(106d)、比较器版图区(110)及基准与偏置电路版图区(107)相连接；第三电容阵列版图区(106c)分别与第一电容阵列版图区(106a)、基准与偏置电路(107)相连接；第四电容阵列版图区(106d)分别与第二电容阵列版图区(106b)、基准与偏置电路版图区(107)相连接；
比较器版图区(110)分别与第一电容阵列版图区(106a)、第二电容阵列版图区(106b)相连接；
基准与偏置电路版图区(107)分别与第一电容器阵列版图区(106a)、第二电容器阵列版图区(106b)、第三电容阵列版图区(106c)及第四电容阵列版图区(106d)相连接。
2.根据权利要求1所述的逐次逼近型ADC的版图结构，其特征在于，
在电容阵列周边增加一圈虚拟电容，保证每个电容单元在纵横维度上都具有相同的外部环境。
3.根据权利要求1所述的逐次逼近型ADC版图结构，其特征在于，该逐次逼近型ADC的版图结构的芯片管脚分为模拟部分和数字部分，分别对应模拟信号和数字信号，模拟输入输出端管脚对应模拟供电端，数字输入输出端管脚对应数字供电端。
4.根据权利要求3所述的逐次逼近型ADC版图结构，其特征在于，所述数字供电端位于所述第一电容阵列版图区(106a)和第二电容阵列版图区(106b)所在的一侧，所述模拟供电端位于第三电容阵列版图区(106c)和第四电容阵列版图区(106d)所在的一侧。
5.根据权利要求3所述的逐次逼近型ADC版图结构，其特征在于，模拟信号流入端与电容阵列版图区中电容阵列的输出端连接，数字信号输出端与逻辑控制电路版图区相连接，减少数字信号路径，降低对周围敏感结点的干扰。
6.根据权利要求1所述的逐次逼近型ADC版图结构，其特征在于，所述电容阵列版图区周围加上较宽的保护环，该保护环带有阱接触和不带有阱接触的两种。
7.根据权利要求1所述的逐次逼近型ADC版图结构，其特征在于，所述比较器版图区(110)中的比较器作为模拟与数字信号的转换枢纽，按照轴对称的形式布局，并按照信号流向顺序布局。
8.根据权利要求1至7中任一项所述的逐次逼近型ADC版图结构，其特征在于，对所有模拟和条件允许的晶体管上，加上尽可能多的衬底接触和阱接触，并且衬底电压与电源电压相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210551926.0A CN103023504B (zh) | 2012-12-18 | 2012-12-18 | 一种逐次逼近型adc版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210551926.0A CN103023504B (zh) | 2012-12-18 | 2012-12-18 | 一种逐次逼近型adc版图结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103023504A CN103023504A (zh) | 2013-04-03 |
| CN103023504B true CN103023504B (zh) | 2015-09-16 |
Family
ID=47971683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210551926.0A Active CN103023504B (zh) | 2012-12-18 | 2012-12-18 | 一种逐次逼近型adc版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103023504B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9467638B2 (en) | 2013-08-13 | 2016-10-11 | The Hong Kong University Of Science And Technology | Sensory array with non-correlated double sampling random access-reset pixel and multi-channel readout |
| CN103532554B (zh) * | 2013-10-23 | 2016-04-27 | 中国电子科技集团公司第二十四研究所 | 电容阵列及其版图设计方法 |
| CN104750894B (zh) * | 2013-12-30 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种用于填充虚拟图案和参考图层相关性检查的版图结构 |
| CN105281772B (zh) * | 2014-07-24 | 2018-08-31 | 上海明波通信技术股份有限公司 | 逐次逼近型模数转换装置 |
| CN106571827B (zh) * | 2015-10-09 | 2021-03-02 | 国民技术股份有限公司 | 差分sar adc和其开关电容结构、a/d转换方法、版图实现方法 |
| CN106936437A (zh) * | 2015-12-31 | 2017-07-07 | 京微雅格（北京）科技有限公司 | 数模转换器、包括其的模数转换器及版图实现方法 |
| CN107612549B (zh) * | 2017-09-05 | 2020-08-18 | 成都易源芯辰微电子科技有限公司 | 一种双绞式共用中心电容阵列及其版图设计方法 |
| JP2019097136A (ja) * | 2017-11-28 | 2019-06-20 | セイコーエプソン株式会社 | ロボット、アナログデジタル変換器、及び、固体撮像装置 |
| CN108334711A (zh) * | 2018-02-12 | 2018-07-27 | 上海矽杰微电子有限公司 | 一种射频开关芯片的版图结构 |
| CN112564704B (zh) * | 2019-09-25 | 2023-04-07 | 深圳大学 | 具有采样时间扩展功能的逐次逼近模数转换器及电子装置 |
| CN110912557B (zh) * | 2019-12-04 | 2022-06-03 | 电子科技大学 | 一种adc多输入信号串扰模型电路 |
| CN111244088B (zh) * | 2020-02-24 | 2022-09-16 | 苏州迅芯微电子有限公司 | 一种流水式模数转换器中运算放大器的版图结构 |
| CN114172515A (zh) * | 2020-09-10 | 2022-03-11 | 华大半导体有限公司 | Saradc版图结构 |
| CN113708768A (zh) * | 2021-08-17 | 2021-11-26 | 联芸科技（杭州）有限公司 | 电容阵列、匹配方法及其逐次逼近型模数转换器 |
| CN114937557B (zh) * | 2022-05-26 | 2024-06-11 | 北京奕斯伟计算技术股份有限公司 | 电容阵列模组 |
| CN115048899B (zh) * | 2022-08-11 | 2023-01-03 | 北京智芯半导体科技有限公司 | 模数转换器的电路结构、模数转换器及芯片 |
| CN116094523B (zh) * | 2023-03-06 | 2023-06-09 | 电子科技大学 | 一种适用于二进制电容式dac的紧凑型电容排布方法 |
| CN116629186B (zh) * | 2023-05-23 | 2024-02-06 | 广东匠芯创科技有限公司 | 两级全差分运算放大器的版图设计方法和版图布局结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299521A (zh) * | 1998-12-23 | 2001-06-13 | 密克罗奇普技术公司 | 一种用一连续顶部电极匹配电容器阵列的改进的布局技术 |
| CN101128980A (zh) * | 2005-02-24 | 2008-02-20 | 密克罗奇普技术公司 | 分辨率对采样与保持信道的数目可互换的模拟-数字转换器 |
| CN102096746A (zh) * | 2011-03-15 | 2011-06-15 | 上海宏力半导体制造有限公司 | 模数转换器高低位耦合电容和单位电容的版图设计方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126206B2 (en) * | 2004-12-30 | 2006-10-24 | Silicon Labs Cp, Inc. | Distributed capacitor array |
-
2012
- 2012-12-18 CN CN201210551926.0A patent/CN103023504B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299521A (zh) * | 1998-12-23 | 2001-06-13 | 密克罗奇普技术公司 | 一种用一连续顶部电极匹配电容器阵列的改进的布局技术 |
| CN101128980A (zh) * | 2005-02-24 | 2008-02-20 | 密克罗奇普技术公司 | 分辨率对采样与保持信道的数目可互换的模拟-数字转换器 |
| CN102096746A (zh) * | 2011-03-15 | 2011-06-15 | 上海宏力半导体制造有限公司 | 模数转换器高低位耦合电容和单位电容的版图设计方法 |
Non-Patent Citations (2)
| Title |
|---|
| "10位逐次逼近A/D转换器的芯片设计";蔡俊等;《半导体技术》;20040430;第29卷(第4期);第73-76页 * |
| "A low power 10-bit 100-MS/s SAR ADC in 65nm CMOS";Ma Jun等;《ASIC (ASICON)》;20111028;第484-487页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103023504A (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103023504B (zh) | 一种逐次逼近型adc版图结构 | |
| CN111431536B (zh) | 子单元、mac阵列、位宽可重构的模数混合存内计算模组 | |
| CN104168020B (zh) | 一种逐位逼近型模数转换器的电容非线性校准电路及方法 | |
| CN102571098B (zh) | D/a转换器电流源阵列的版图排列结构及其排布方法 | |
| CN107565969B (zh) | 电容阵列、逐次逼近型模数转换器以及电容阵列板 | |
| CN109214130B (zh) | 一种saradc***采样mom电容的版图设计方法 | |
| CN111539178A (zh) | 一种基于神经网络的芯片版图设计方法和***及制作方法 | |
| CN105629029A (zh) | 电池包电压检测***及检测方法 | |
| CN110941185B (zh) | 一种用于二值神经网络的双字线6tsram单元电路 | |
| CN104205640B (zh) | 可再构成的半导体装置 | |
| CN102016749A (zh) | 时钟门控***和方法 | |
| CN204376879U (zh) | 具有混合型dac电容阵列结构的sar adc | |
| CN201966893U (zh) | 一种二进制电流舵式数模转换器的电流镜阵列版图布局结构 | |
| CN105281772A (zh) | 逐次逼近型模数转换装置的版图结构 | |
| Khorami et al. | An efficient fast switching procedure for stepwise capacitor chargers | |
| US20110267213A1 (en) | Finger-split and finger-shifted technique for high-precision current mirror | |
| Mu et al. | A dynamic-precision bit-serial computing hardware accelerator for solving partial differential equations using finite difference method | |
| CN205317967U (zh) | 自动气象站数据采集器校验*** | |
| CN108649957B (zh) | 带校准型归一化桥接电容转换电路 | |
| CN113949383A (zh) | 一种电荷型逐次逼近adc结构 | |
| US20110278743A1 (en) | Layout structure and version control circuit for integrated circuits | |
| CN102412486A (zh) | 转接器及其转接方法 | |
| CN109711038A (zh) | Mom电容失配模型及其提取方法 | |
| CN215069268U (zh) | 磁性模拟存储器 | |
| CN104734718A (zh) | 混合型dac电容阵列结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201218 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100083 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220429 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |
|
| TR01 | Transfer of patent right |