CN102096746A - 模数转换器高低位耦合电容和单位电容的版图设计方法 - Google Patents

模数转换器高低位耦合电容和单位电容的版图设计方法 Download PDF

Info

Publication number
CN102096746A
CN102096746A CN2011100617402A CN201110061740A CN102096746A CN 102096746 A CN102096746 A CN 102096746A CN 2011100617402 A CN2011100617402 A CN 2011100617402A CN 201110061740 A CN201110061740 A CN 201110061740A CN 102096746 A CN102096746 A CN 102096746A
Authority
CN
China
Prior art keywords
capacitance
capacitor
virtual dividing
coupling
coupling capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100617402A
Other languages
English (en)
Other versions
CN102096746B (zh
Inventor
陈杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110061740.2A priority Critical patent/CN102096746B/zh
Publication of CN102096746A publication Critical patent/CN102096746A/zh
Application granted granted Critical
Publication of CN102096746B publication Critical patent/CN102096746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种模数转换器高低位耦合电容和单位电容的版图设计方法，包括以下步骤：S1、在版图上先设计出一定形状的耦合电容(C1)作为基准电容；S2、将步骤S1的基准电容均匀的虚拟分割多个虚拟分割块，每个虚拟分割块为块电容(C3)；S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容(C1)分子值减去分母值的数量的倍数的块电容(C3)，得到单位电容(C2)。本发明模数转换器高低位耦合电容和单位电容的版图设计方法，适用逐次逼近型模数转换器，其优点在于：设计简单、布局方便、占用芯片版图的面积小。

Description

模数转换器高低位耦合电容和单位电容的版图设计方法
技术领域
本发明涉及集成电路布图设计领域，具体的讲是涉及一种逐次逼近型模数转换器高低位耦合电容和单位电容的版图设计方法。
背景技术
逐次逼近型模数转换器的高低位是通过耦合电容连接的。对于一个N位的逐次逼近型模数转换器，假设它的高位电容为M位，低位电容为L位。也即N＝M+L，则中间的耦合电容值为[2L/(2L-1)]C，其中C为单位电容值，即耦合电容总是大于单位电容。例如10位逐次逼近型模数转换器，高5位和低5位之间是通过电容耦合连接的。10位逐次逼近型模数转换器高低位的耦合电容C10为32/31的单位电容C20。其耦合电容C10的值是单位电容C20的分数值，并非整数。耦合电容C10和单位电容C20的版图实现方法有两种：如图1所示，第一种，是以单位电容C20为基准，之后在单位电容C20的周边再画一个小的边电容C30，之后采用修调工艺对边电容C30进行修正，以达到耦合电容C10的分数值。此种版图设计方法的缺点是：实现步骤复杂，而且耦合电容C10为不规格体，使耦合电容C10在电容阵列版图中难于布局。如图2所示，第二种，是采用多个电容C40串并联组成；此种耦合电容制造方法的缺点是：不仅占用芯片版图的面积大，而且串并联的电容C40与地之间存在寄生电容C50，使耦合电容的分数值达不到要求，从而使模数转换器的转换精度变低。
发明内容
本发明所要解决的技术问题是，克服以上不足，提供了一种设计简单、布局方便、占用芯片版图的面积小的模数转换器高低位耦合电容和单位电容的版图设计方法。
为了解决上述技术问题，本发明的技术方案是：一种模数转换器高低位耦合电容和单位电容的版图设计方法，包括以下步骤：
S1、在版图上先设计出一定形状的耦合电容作为基准电容；
S2、将步骤S1的基准电容均匀的虚拟分割为多个虚拟分割块，每个虚拟分割块为块电容；
S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容，得到单位电容。
进一步的，步骤S1的耦合电容的形状为正方形，步骤S2的基准电容虚拟分割的形状为N2个大小相等的虚拟分割块，所述虚拟分割块的形状为正方形，其中N为大于3的整数。
进一步的，步骤S1的耦合电容的形状为正方形，步骤S2的基准电容虚拟分割的形状为B×D个大小相等的虚拟分割块，所述虚拟分割块的形状为长方形，其中B为大于2的整数，D为大于3的整数。
进一步的，步骤S1的耦合电容的形状为长方形，步骤S2的基准电容虚拟分割的形状为N2个大小相等的正方形，其中N为大于3的整数。
进一步的，步骤S1的耦合电容的形状为长方形，步骤S2的基准电容虚拟分割的形状为B×D个大小相等的虚拟分割块，所述虚拟分割块的形状为长方形，其中B为大于2的整数，D为大于3的整数。
本发明的有益效果是：由于耦合电容为大于单位电容的分数值，在版图上先设计出正方形形状的耦合电容；再将耦合电容按照步骤S2、步骤S3的顺序切割，得到单位电容。其基本思想是，取耦合电容作为基准电容。将基准电容进行虚拟分割，切割掉基准电容边角，得到单位电容。其具体设计方法有四种。
第一种，S1、在版图上先设计出正方形形状的耦合电容作为基准电容；S2、将步骤S1的基准电容均匀的虚拟分割为N2个大小相等的正方形，其中N为大于3的整数，每个正方形虚拟分割块为块电容；S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容，得到单位电容。
第二种，S1、在版图上先设计出正方形形状的耦合电容作为基准电容；S2、将步骤S1的基准电容均匀的虚拟分割为B×D个大小相等的长方形，其中B为大于2的整数，D为大于3的整数，每个长方形虚拟分割块为块电容；S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容，得到单位电容。
第三种，S1、在版图上先设计出长方形形状的耦合电容作为基准电容；S2、将步骤S1的基准电容均匀的虚拟分割为N2个大小相等的正方形，其中N为大于3的整数，每个正方形虚拟分割块为块电容；S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容，得到单位电容。
第四种，S1、在版图上先设计出长方形形状的耦合电容作为基准电容；S2、将步骤S1的基准电容均匀的虚拟分割为B×D个大小相等的长方形，其中B为大于2的整数，D为大于3的整数，每个长方形虚拟分割块为块电容；S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容，得到单位电容。
本发明模数转换器高低位耦合电容和单位电容的版图设计方法，不需要采用修调工艺对耦合电容或者单位电容进行修正，因此，本发明的版图设计简单。由于单位电容是在基准电容的基础上切割的，其整体规格近似于基准电容，因此，耦合电容和单位电容可以均匀的分布在芯片版图上，即方便了耦合电容和单位电容在芯片版图上的布局。同时，由于耦合电容在版图中是一个单独的部件，不会产生采用串并联方式制造耦合电容时，多个电容串并联后，在芯片版图中占用面积大的问题。即本发明模数转换器高低位耦合电容和单位电容的版图设计方法，耦合电容在芯片版图中占用面积小。
附图说明
图1是现有技术第一种耦合电容和单位电容的版图设计方法的过程示意图；
图2是现有技术第二种耦合电容和单位电容的版图设计方法的原理图；
图3a-3f是本发明实施例1耦合电容和单位电容的设计方法的第一种到第六种切割方式的过程示意图；
图4a-4f是本发明实施例2耦合电容和单位电容的设计方法的第一种到第六种切割方式的过程示意图；
图5a-5f是本发明实施例3耦合电容和单位电容的设计方法的第一种到第六种切割方式的过程示意图；
图6a-6f是本发明实施例4耦合电容和单位电容的设计方法的第一种到第六种切割方式的过程示意图。
具体实施方式
下面结合附图对本发明作详细描述：
本发明模数转换器高低位耦合电容和单位电容的版图设计方法，包括以下步骤：
S1、在版图上先设计出一定形状的耦合电容C1作为基准电容；
S2、将步骤S1的基准电容均匀的虚拟分割为多个虚拟分割块，每个虚拟分割块为块电容C3；
S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3，得到单位电容C2。
实施例1：
如图3a-3f所示，S1、在版图上先设计出正方形形状的耦合电容C1作为基准电容；S2、将步骤S1的基准电容均匀的虚拟分割为N2个大小相等的虚拟分割块，所述虚拟分割块的形状为正方形，其中N为大于3的整数，每个正方形虚拟分割块为块电容C3；S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3，得到单位电容C2。
图3a是本发明实施例1耦合电容和单位电容的设计方法的第一种切割方式的过程示意图；即切割掉耦合电容C1对角的块电容C3。
图3b是本发明实施例1耦合电容和单位电容的设计方法的第二种切割方式的过程示意图；即切割掉耦合电容C1相邻两个边角的块电容C3。
图3c是本发明实施例1耦合电容和单位电容的设计方法的第三种切割方式的过程示意图；即切割掉耦合电容C1四个边角的块电容C3。
图3d是本发明实施例1耦合电容和单位电容的设计方法的第四种切割方式的过程示意图；即切割掉耦合电容C1对角块电容C3的一半，切割掉部分的形状为直角三角形。
图3e是本发明实施例1耦合电容和单位电容的设计方法的第五种切割方式的过程示意图；即切割掉耦合电容C1相邻两个边角的块电容C3的一半，切割掉部分的形状为直角三角形。
图3f是本发明实施例1耦合电容和单位电容的设计方法的第六种切割方式的过程示意图；即切割掉耦合电容C1四个边角的块电容C3的一半，切割掉部分的形状为直角三角形。
例如：设计10位逐次逼近型模数转换器高低位耦合电容C1和单位电容C2，其耦合电容C1＝32/31C2，其中C2为高低位采样电路的单位电容。由于耦合电容C1的电容值大于单位电容C2的电容值，因此将耦合电容C1作为基准电容。本实施例1中，先制造正方形的耦合电容C1作为基准电容，再将耦合电容C1按照分母值32的倍数进行均匀的虚拟分割，虚拟分割的形状为正方形，并且将耦合电容C1的分子值扩大2倍进行虚拟分割。即耦合电容C1被虚拟分割成8×8＝64个的正方形块电容，则耦合电容C1＝32/31C2＝64/62C2，切割掉耦合电容C1对称边角的两个块电容，得到62块的单位电容C2。
实施例2：
如图4a-4f所示，S1、在版图上先设计出正方形形状的耦合电容C1作为基准电容；S2、将步骤S1的基准电容均匀的虚拟分割为B×D个大小相等的虚拟分割块，所述虚拟分割块的形状为长方形，其中B为大于2的整数，D为大于3的整数，每个长方形虚拟分割块为块电容C3；S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3，得到单位电容C2。
图4a是本发明实施例2耦合电容和单位电容的设计方法的第一种切割方式的过程示意图；即切割掉耦合电容C1对角的块电容C3。
图4b是本发明实施例2耦合电容和单位电容的设计方法的第二种切割方式的过程示意图；即切割掉耦合电容C1相邻两个边角的块电容C3。
图4c是本发明实施例2耦合电容和单位电容的设计方法的第三种切割方式的过程示意图；即切割掉耦合电容C1四个边角的块电容C3。
图4d是本发明实施例2耦合电容和单位电容的设计方法的第四种切割方式的过程示意图；即切割掉耦合电容C1对角块电容C3的一半，切割掉部分的形状为直角三角形。
图4e是本发明实施例2耦合电容和单位电容的设计方法的第五种切割方式的过程示意图；即切割掉耦合电容C1相邻两个边角的块电容C3的一半，切割掉部分的形状为直角三角形。
图4f是本发明实施例2耦合电容和单位电容的设计方法的第六种切割方式的过程示意图；即切割掉耦合电容C1四个边角的块电容C3的一半，切割掉部分的形状为直角三角形。
实施例3：
如图5所示，S1、在版图上先设计出长方形形状的耦合电容C1作为基准电容；S2、将步骤S1的基准电容均匀的虚拟分割为N2个大小相等的虚拟分割块，所述虚拟分割块的形状为正方形，其中N为大于3的整数，每个正方形虚拟分割块为块电容C3；S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3，得到单位电容C2。
图5a是本发明实施例3耦合电容和单位电容的设计方法的第一种切割方式的过程示意图；即切割掉耦合电容C1对角的块电容C3。
图5b是本发明实施例3耦合电容和单位电容的设计方法的第二种切割方式的过程示意图；即切割掉耦合电容C1相邻两个边角的块电容C3。
图5c是本发明实施例3耦合电容和单位电容的设计方法的第三种切割方式的过程示意图；即切割掉耦合电容C1四个边角的块电容C3。
图5d是本发明实施例3耦合电容和单位电容的设计方法的第四种切割方式的过程示意图；即切割掉耦合电容C1对角块电容C3的一半，切割掉部分的形状为直角三角形。
图5e是本发明实施例3耦合电容和单位电容的设计方法的第五种切割方式的过程示意图；即切割掉耦合电容C1相邻两个边角的块电容C3的一半，切割掉部分的形状为直角三角形。
图5f是本发明实施例3耦合电容和单位电容的设计方法的第六种切割方式的过程示意图；即切割掉耦合电容C1四个边角的块电容C3的一半，切割掉部分的形状为直角三角形。
实施例4：
如图6所示，S1、在版图上先设计出长方形形状的耦合电容C1作为基准电容；S2、将步骤S1的基准电容均匀的虚拟分割为B×D个大小相等的虚拟分割块，所述虚拟分割块的形状为长方形，其中B为大于2的整数，D为大于3的整数，每个长方形虚拟分割块为块电容C3；S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3，得到单位电容C2。
图6a是本发明实施例4耦合电容和单位电容的设计方法的第一种切割方式的过程示意图；即切割掉耦合电容C1对角的块电容C3。
图6b是本发明实施例4耦合电容和单位电容的设计方法的第二种切割方式的过程示意图；即切割掉耦合电容C1相邻两个边角的块电容C3。
图6c是本发明实施例4耦合电容和单位电容的设计方法的第三种切割方式的过程示意图；即切割掉耦合电容C1四个边角的块电容C3。
图6d是本发明实施例4耦合电容和单位电容的设计方法的第四种切割方式的过程示意图；即切割掉耦合电容C1对角块电容C3的一半，切割掉部分的形状为直角三角形。
图6e是本发明实施例4耦合电容和单位电容的设计方法的第五种切割方式的过程示意图；即切割掉耦合电容C1相邻两个边角的块电容C3的一半，切割掉部分的形状为直角三角形。
图6f是本发明实施例4耦合电容和单位电容的设计方法的第六种切割方式的过程示意图；即切割掉耦合电容C1四个边角的块电容C3的一半，切割掉部分的形状为直角三角形。
本发明模数转换器高低位耦合电容和单位电容的版图设计方法，不需要采用修调工艺对耦合电容C1或者单位电容进行修正，因此，本发明的版图设计简单。由于单位电容C2是在基准电容的基础上切割的，其整体规格近似于基准电容，因此，耦合电容和单位电容C2可以均匀的分布在芯片版图上，即方便了耦合电容C1和单位电容C1在芯片版图上的布局。同时，由于耦合电容C1在版图中是一个单独的部件，不会产生采用串并联方式制造耦合电容C1时，多个电容串并联后，在芯片版图中占用面积大的问题。即本发明模数转换器高低位耦合电容和单位电容的版图设计方法，耦合电容C1在芯片版图中占用面积小。
采用传统版图设计方法耦合电容和单位电容的方法，其微分非线性误差DNL的范围为-0.6＜DNL＜0.02，积分非线性误差INL的范围为-0.5＜INL＜0.5；采用本发明版图设计方法，其微分非线性误差DNL的范围为-0.02＜DNL＜0.02，积分非线性误差INL的范围为-0.02＜INL＜0。

Claims (5)

1.一种模数转换器高低位耦合电容和单位电容的版图设计方法，其特征在于：包括以下步骤：
S1、在版图上先设计出一定形状的耦合电容(C1)作为基准电容；
S2、将步骤S1的基准电容均匀的虚拟分割为多个虚拟分割块，每个虚拟分割块为块电容(C3)；
S3、采用对称或者分散的方式，在步骤S2中基准电容的边角、切割掉耦合电容(C1)分子值减去分母值的数量的倍数的块电容(C3)，得到单位电容(C2)。
2.根据权利要求1所述的模数转换器高低位耦合电容和单位电容的版图设计方法，其特征在于：步骤S1的耦合电容(C1)的形状为正方形，步骤S2的基准电容虚拟分割为N2个大小相等的虚拟分割块，所述虚拟分割块的形状为正方形，其中N为大于3的整数。
3.根据权利要求1所述的模数转换器高低位耦合电容和单位电容的版图设计方法，其特征在于：步骤S1的耦合电容(C1)的形状为正方形，步骤S2的基准电容虚拟分割为B×D个大小相等的虚拟分割块，所述虚拟分割块的形状为长方形，其中B为大于2的整数，D为大于3的整数。
4.根据权利要求1所述的模数转换器高低位耦合电容和单位电容的版图设计方法，其特征在于：步骤S1的耦合电容(C1)的形状为长方形，步骤S2的基准电容虚拟分割为N2个大小相等的虚拟分割块，所述虚拟分割块的形状为正方形，其中N为大于3的整数。
5.根据权利要求1所述的模数转换器高低位耦合电容和单位电容的版图设计方法，其特征在于：步骤S1的耦合电容(C1)的形状为长方形，步骤S2的基准电容虚拟分割为B×D个大小相等的虚拟分割块，所述虚拟分割块的形状为长方形，其中B为大于2的整数，D为大于3的整数。
CN201110061740.2A 2011-03-15 2011-03-15 模数转换器高低位耦合电容和单位电容的版图设计方法 Active CN102096746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110061740.2A CN102096746B (zh) 2011-03-15 2011-03-15 模数转换器高低位耦合电容和单位电容的版图设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110061740.2A CN102096746B (zh) 2011-03-15 2011-03-15 模数转换器高低位耦合电容和单位电容的版图设计方法

Publications (2)

Publication Number Publication Date
CN102096746A true CN102096746A (zh) 2011-06-15
CN102096746B CN102096746B (zh) 2015-09-16

Family

ID=44129841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110061740.2A Active CN102096746B (zh) 2011-03-15 2011-03-15 模数转换器高低位耦合电容和单位电容的版图设计方法

Country Status (1)

Country Link
CN (1) CN102096746B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023504A (zh) * 2012-12-18 2013-04-03 中国科学院微电子研究所 一种逐次逼近型adc版图结构
CN105808791A (zh) * 2014-12-29 2016-07-27 北京华大九天软件有限公司 一种用于电阻计算网格划分的加速方法
CN106529077A (zh) * 2016-11-29 2017-03-22 郑州云海信息技术有限公司 一种ac耦合电容参考平面的仿真设计方法
CN107612549A (zh) * 2017-09-05 2018-01-19 成都易源芯辰微电子科技有限公司 一种双绞式共用中心电容阵列及其版图设计方法
CN114937557A (zh) * 2022-05-26 2022-08-23 北京奕斯伟计算技术股份有限公司 电容阵列模组

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108791A (zh) * 1993-09-20 1995-09-20 株式会社鹰山 电容形成方法
US5889486A (en) * 1997-09-18 1999-03-30 National Semiconductor Corporation Split capacitor array for digital-to-analog signal conversion
CN101800551A (zh) * 2010-04-02 2010-08-11 中国科学院苏州纳米技术与纳米仿生研究所 一种逐次逼近模数转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108791A (zh) * 1993-09-20 1995-09-20 株式会社鹰山 电容形成方法
US5889486A (en) * 1997-09-18 1999-03-30 National Semiconductor Corporation Split capacitor array for digital-to-analog signal conversion
CN101800551A (zh) * 2010-04-02 2010-08-11 中国科学院苏州纳米技术与纳米仿生研究所 一种逐次逼近模数转换器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023504A (zh) * 2012-12-18 2013-04-03 中国科学院微电子研究所 一种逐次逼近型adc版图结构
CN103023504B (zh) * 2012-12-18 2015-09-16 中国科学院微电子研究所 一种逐次逼近型adc版图结构
CN105808791A (zh) * 2014-12-29 2016-07-27 北京华大九天软件有限公司 一种用于电阻计算网格划分的加速方法
CN106529077A (zh) * 2016-11-29 2017-03-22 郑州云海信息技术有限公司 一种ac耦合电容参考平面的仿真设计方法
CN107612549A (zh) * 2017-09-05 2018-01-19 成都易源芯辰微电子科技有限公司 一种双绞式共用中心电容阵列及其版图设计方法
CN107612549B (zh) * 2017-09-05 2020-08-18 成都易源芯辰微电子科技有限公司 一种双绞式共用中心电容阵列及其版图设计方法
CN114937557A (zh) * 2022-05-26 2022-08-23 北京奕斯伟计算技术股份有限公司 电容阵列模组
CN114937557B (zh) * 2022-05-26 2024-06-11 北京奕斯伟计算技术股份有限公司 电容阵列模组

Also Published As

Publication number Publication date
CN102096746B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN102096746A (zh) 模数转换器高低位耦合电容和单位电容的版图设计方法
CN103532554B (zh) 电容阵列及其版图设计方法
CN102929464B (zh) 一种触摸屏设备及其触摸屏体
EP2696545A3 (en) Common mode termination with C-multiplier circuit
CN102981688A (zh) 一种五线电阻屏控制电路及电压采样电路
CN103163359B (zh) 一种超级电容单体电压采样测量电路
Meraj et al. A hybrid active neutral point clamped inverter utilizing Si and Ga2O3 semiconductors: Modelling and performance analysis
CN104199581B (zh) 一种基于大ctp、小ctp的电容检测电路和电容检测装置
CN205176124U (zh) 电网电压采样输入电路
Ghorbani et al. A simple closed-loop active gate voltage driver for controlling diC/dt and dvCE/dt in IGBTs
CN104716959A (zh) 模数转换装置与模数转换方法
CN209280790U (zh) 一种用于电力***的电参数分时采集电路
CN203206179U (zh) 低噪声压控振荡器偏置电路
CN204945235U (zh) 一种交流电压采集电路
Issa et al. Design of a gate-driving cell for enabling extended SiC MOSFET voltage blocking
CN107919356A (zh) 一种提高电容匹配度的版图结构及其实现方法
CN103036568B (zh) 一种逐次逼近型模数转换器
CN103048534B (zh) 模块化多电平柔性直流子模块电压采集电路及其实现方法
CN104158547A (zh) 一种温度计码到n位二进制码的并行转换装置及转换方法
CN204442347U (zh) 一种具有高线性度的mos开关
CN202110953U (zh) 新型薄膜电容器
CN103579222B (zh) 电容拓扑结构及集成电路
CN207218657U (zh) 一种可减少电荷馈通的mos开关
CN103716033B (zh) 一种自动匹配多量程切换点的方法
Giannopoulos et al. Active Auto-Suppression Current Unbalance Technique for Parallel-Connected Silicon Carbide MOSFETs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140505

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140505

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant