发明内容
本发明所要解决的技术问题是,克服以上不足,提供了一种设计简单、布局方便、占用芯片版图的面积小的模数转换器高低位耦合电容和单位电容的版图设计方法。
为了解决上述技术问题,本发明的技术方案是:一种模数转换器高低位耦合电容和单位电容的版图设计方法,包括以下步骤:
S1、在版图上先设计出一定形状的耦合电容作为基准电容;
S2、将步骤S1的基准电容均匀的虚拟分割为多个虚拟分割块,每个虚拟分割块为块电容;
S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容,得到单位电容。
进一步的,步骤S1的耦合电容的形状为正方形,步骤S2的基准电容虚拟分割的形状为N2个大小相等的虚拟分割块,所述虚拟分割块的形状为正方形,其中N为大于3的整数。
进一步的,步骤S1的耦合电容的形状为正方形,步骤S2的基准电容虚拟分割的形状为B×D个大小相等的虚拟分割块,所述虚拟分割块的形状为长方形,其中B为大于2的整数,D为大于3的整数。
进一步的,步骤S1的耦合电容的形状为长方形,步骤S2的基准电容虚拟分割的形状为N2个大小相等的正方形,其中N为大于3的整数。
进一步的,步骤S1的耦合电容的形状为长方形,步骤S2的基准电容虚拟分割的形状为B×D个大小相等的虚拟分割块,所述虚拟分割块的形状为长方形,其中B为大于2的整数,D为大于3的整数。
本发明的有益效果是:由于耦合电容为大于单位电容的分数值,在版图上先设计出正方形形状的耦合电容;再将耦合电容按照步骤S2、步骤S3的顺序切割,得到单位电容。其基本思想是,取耦合电容作为基准电容。将基准电容进行虚拟分割,切割掉基准电容边角,得到单位电容。其具体设计方法有四种。
第一种,S1、在版图上先设计出正方形形状的耦合电容作为基准电容;S2、将步骤S1的基准电容均匀的虚拟分割为N2个大小相等的正方形,其中N为大于3的整数,每个正方形虚拟分割块为块电容;S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容,得到单位电容。
第二种,S1、在版图上先设计出正方形形状的耦合电容作为基准电容;S2、将步骤S1的基准电容均匀的虚拟分割为B×D个大小相等的长方形,其中B为大于2的整数,D为大于3的整数,每个长方形虚拟分割块为块电容;S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容,得到单位电容。
第三种,S1、在版图上先设计出长方形形状的耦合电容作为基准电容;S2、将步骤S1的基准电容均匀的虚拟分割为N2个大小相等的正方形,其中N为大于3的整数,每个正方形虚拟分割块为块电容;S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容,得到单位电容。
第四种,S1、在版图上先设计出长方形形状的耦合电容作为基准电容;S2、将步骤S1的基准电容均匀的虚拟分割为B×D个大小相等的长方形,其中B为大于2的整数,D为大于3的整数,每个长方形虚拟分割块为块电容;S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容分子值减去分母值的数量的倍数的块电容,得到单位电容。
本发明模数转换器高低位耦合电容和单位电容的版图设计方法,不需要采用修调工艺对耦合电容或者单位电容进行修正,因此,本发明的版图设计简单。由于单位电容是在基准电容的基础上切割的,其整体规格近似于基准电容,因此,耦合电容和单位电容可以均匀的分布在芯片版图上,即方便了耦合电容和单位电容在芯片版图上的布局。同时,由于耦合电容在版图中是一个单独的部件,不会产生采用串并联方式制造耦合电容时,多个电容串并联后,在芯片版图中占用面积大的问题。即本发明模数转换器高低位耦合电容和单位电容的版图设计方法,耦合电容在芯片版图中占用面积小。
具体实施方式
下面结合附图对本发明作详细描述:
本发明模数转换器高低位耦合电容和单位电容的版图设计方法,包括以下步骤:
S1、在版图上先设计出一定形状的耦合电容C1作为基准电容;
S2、将步骤S1的基准电容均匀的虚拟分割为多个虚拟分割块,每个虚拟分割块为块电容C3;
S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3,得到单位电容C2。
实施例1:
如图3a-3f所示,S1、在版图上先设计出正方形形状的耦合电容C1作为基准电容;S2、将步骤S1的基准电容均匀的虚拟分割为N2个大小相等的虚拟分割块,所述虚拟分割块的形状为正方形,其中N为大于3的整数,每个正方形虚拟分割块为块电容C3;S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3,得到单位电容C2。
图3a是本发明实施例1耦合电容和单位电容的设计方法的第一种切割方式的过程示意图;即切割掉耦合电容C1对角的块电容C3。
图3b是本发明实施例1耦合电容和单位电容的设计方法的第二种切割方式的过程示意图;即切割掉耦合电容C1相邻两个边角的块电容C3。
图3c是本发明实施例1耦合电容和单位电容的设计方法的第三种切割方式的过程示意图;即切割掉耦合电容C1四个边角的块电容C3。
图3d是本发明实施例1耦合电容和单位电容的设计方法的第四种切割方式的过程示意图;即切割掉耦合电容C1对角块电容C3的一半,切割掉部分的形状为直角三角形。
图3e是本发明实施例1耦合电容和单位电容的设计方法的第五种切割方式的过程示意图;即切割掉耦合电容C1相邻两个边角的块电容C3的一半,切割掉部分的形状为直角三角形。
图3f是本发明实施例1耦合电容和单位电容的设计方法的第六种切割方式的过程示意图;即切割掉耦合电容C1四个边角的块电容C3的一半,切割掉部分的形状为直角三角形。
例如:设计10位逐次逼近型模数转换器高低位耦合电容C1和单位电容C2,其耦合电容C1=32/31C2,其中C2为高低位采样电路的单位电容。由于耦合电容C1的电容值大于单位电容C2的电容值,因此将耦合电容C1作为基准电容。本实施例1中,先制造正方形的耦合电容C1作为基准电容,再将耦合电容C1按照分母值32的倍数进行均匀的虚拟分割,虚拟分割的形状为正方形,并且将耦合电容C1的分子值扩大2倍进行虚拟分割。即耦合电容C1被虚拟分割成8×8=64个的正方形块电容,则耦合电容C1=32/31C2=64/62C2,切割掉耦合电容C1对称边角的两个块电容,得到62块的单位电容C2。
实施例2:
如图4a-4f所示,S1、在版图上先设计出正方形形状的耦合电容C1作为基准电容;S2、将步骤S1的基准电容均匀的虚拟分割为B×D个大小相等的虚拟分割块,所述虚拟分割块的形状为长方形,其中B为大于2的整数,D为大于3的整数,每个长方形虚拟分割块为块电容C3;S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3,得到单位电容C2。
图4a是本发明实施例2耦合电容和单位电容的设计方法的第一种切割方式的过程示意图;即切割掉耦合电容C1对角的块电容C3。
图4b是本发明实施例2耦合电容和单位电容的设计方法的第二种切割方式的过程示意图;即切割掉耦合电容C1相邻两个边角的块电容C3。
图4c是本发明实施例2耦合电容和单位电容的设计方法的第三种切割方式的过程示意图;即切割掉耦合电容C1四个边角的块电容C3。
图4d是本发明实施例2耦合电容和单位电容的设计方法的第四种切割方式的过程示意图;即切割掉耦合电容C1对角块电容C3的一半,切割掉部分的形状为直角三角形。
图4e是本发明实施例2耦合电容和单位电容的设计方法的第五种切割方式的过程示意图;即切割掉耦合电容C1相邻两个边角的块电容C3的一半,切割掉部分的形状为直角三角形。
图4f是本发明实施例2耦合电容和单位电容的设计方法的第六种切割方式的过程示意图;即切割掉耦合电容C1四个边角的块电容C3的一半,切割掉部分的形状为直角三角形。
实施例3:
如图5所示,S1、在版图上先设计出长方形形状的耦合电容C1作为基准电容;S2、将步骤S1的基准电容均匀的虚拟分割为N2个大小相等的虚拟分割块,所述虚拟分割块的形状为正方形,其中N为大于3的整数,每个正方形虚拟分割块为块电容C3;S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3,得到单位电容C2。
图5a是本发明实施例3耦合电容和单位电容的设计方法的第一种切割方式的过程示意图;即切割掉耦合电容C1对角的块电容C3。
图5b是本发明实施例3耦合电容和单位电容的设计方法的第二种切割方式的过程示意图;即切割掉耦合电容C1相邻两个边角的块电容C3。
图5c是本发明实施例3耦合电容和单位电容的设计方法的第三种切割方式的过程示意图;即切割掉耦合电容C1四个边角的块电容C3。
图5d是本发明实施例3耦合电容和单位电容的设计方法的第四种切割方式的过程示意图;即切割掉耦合电容C1对角块电容C3的一半,切割掉部分的形状为直角三角形。
图5e是本发明实施例3耦合电容和单位电容的设计方法的第五种切割方式的过程示意图;即切割掉耦合电容C1相邻两个边角的块电容C3的一半,切割掉部分的形状为直角三角形。
图5f是本发明实施例3耦合电容和单位电容的设计方法的第六种切割方式的过程示意图;即切割掉耦合电容C1四个边角的块电容C3的一半,切割掉部分的形状为直角三角形。
实施例4:
如图6所示,S1、在版图上先设计出长方形形状的耦合电容C1作为基准电容;S2、将步骤S1的基准电容均匀的虚拟分割为B×D个大小相等的虚拟分割块,所述虚拟分割块的形状为长方形,其中B为大于2的整数,D为大于3的整数,每个长方形虚拟分割块为块电容C3;S3、采用对称或者分散的方式,在步骤S2中基准电容的边角、切割掉耦合电容C1分子值减去分母值的数量的倍数的块电容C3,得到单位电容C2。
图6a是本发明实施例4耦合电容和单位电容的设计方法的第一种切割方式的过程示意图;即切割掉耦合电容C1对角的块电容C3。
图6b是本发明实施例4耦合电容和单位电容的设计方法的第二种切割方式的过程示意图;即切割掉耦合电容C1相邻两个边角的块电容C3。
图6c是本发明实施例4耦合电容和单位电容的设计方法的第三种切割方式的过程示意图;即切割掉耦合电容C1四个边角的块电容C3。
图6d是本发明实施例4耦合电容和单位电容的设计方法的第四种切割方式的过程示意图;即切割掉耦合电容C1对角块电容C3的一半,切割掉部分的形状为直角三角形。
图6e是本发明实施例4耦合电容和单位电容的设计方法的第五种切割方式的过程示意图;即切割掉耦合电容C1相邻两个边角的块电容C3的一半,切割掉部分的形状为直角三角形。
图6f是本发明实施例4耦合电容和单位电容的设计方法的第六种切割方式的过程示意图;即切割掉耦合电容C1四个边角的块电容C3的一半,切割掉部分的形状为直角三角形。
本发明模数转换器高低位耦合电容和单位电容的版图设计方法,不需要采用修调工艺对耦合电容C1或者单位电容进行修正,因此,本发明的版图设计简单。由于单位电容C2是在基准电容的基础上切割的,其整体规格近似于基准电容,因此,耦合电容和单位电容C2可以均匀的分布在芯片版图上,即方便了耦合电容C1和单位电容C1在芯片版图上的布局。同时,由于耦合电容C1在版图中是一个单独的部件,不会产生采用串并联方式制造耦合电容C1时,多个电容串并联后,在芯片版图中占用面积大的问题。即本发明模数转换器高低位耦合电容和单位电容的版图设计方法,耦合电容C1在芯片版图中占用面积小。
采用传统版图设计方法耦合电容和单位电容的方法,其微分非线性误差DNL的范围为-0.6<DNL<0.02,积分非线性误差INL的范围为-0.5<INL<0.5;采用本发明版图设计方法,其微分非线性误差DNL的范围为-0.02<DNL<0.02,积分非线性误差INL的范围为-0.02<INL<0。