CN1299521A - 一种用一连续顶部电极匹配电容器阵列的改进的布局技术 - Google Patents
一种用一连续顶部电极匹配电容器阵列的改进的布局技术 Download PDFInfo
- Publication number
- CN1299521A CN1299521A CN99804995A CN99804995A CN1299521A CN 1299521 A CN1299521 A CN 1299521A CN 99804995 A CN99804995 A CN 99804995A CN 99804995 A CN99804995 A CN 99804995A CN 1299521 A CN1299521 A CN 1299521A
- Authority
- CN
- China
- Prior art keywords
- array
- top electrodes
- electrodes
- continuous top
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title description 15
- 230000003071 parasitic effect Effects 0.000 claims abstract description 27
- 239000011159 matrix material Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 43
- 230000008878 coupling Effects 0.000 claims description 23
- 238000010168 coupling process Methods 0.000 claims description 23
- 238000005859 coupling reaction Methods 0.000 claims description 23
- 230000000295 complement effect Effects 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 44
- 229920005591 polysilicon Polymers 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
一种在一单个、单片集成电路上实现的匹配电容器阵列。该阵列以一底部电极矩阵和多个连续顶部电极条为特征,每一个连续顶部电极条跨越数个底部电极。各连续顶部电极条的导电触点从该电容器接口移至各连续顶部电极条的诸终端。本发明追求对寄生电容和边缘电容的匹配或控制,而不是消除这些电容或使它们最小化。通过生成一匹配阵列,将每个匹配电容器装置单元的寄生电容和边缘电容结合进该装置单元的总电容中。
Description
本发明一般涉及半导体装置上诸电容器的制造技术。特别是利用一连续顶部电极在半导体装置上制造一匹配电容器阵列的一种新的布局技术。
诸电容器的匹配定义为该阵列的诸电容器相互间的相对尺寸和电容(单位为法拉)。匹配还要求寄生效应,即诸电容器与边缘电容(即超越诸电极接口的电容)之间的交叉影响最小化。在一个替换方案中,匹配通过在所述的阵列中提供所述诸寄生的均等分配来完成。有很多要求精确匹配的电容器阵列集成电路应用场合。有这样一种在模-数转换器中利用逐步逼近的寄存器的应用场合,表示在图1中,为一简单的4位寄存器、电容器阵列和比较器。
如图2所示,这是一现有技术典型的电容器阵列布局的横截面,每一个顶部导电电极与一底部导电电极相对应。在顶部电极、底部电极和基底之间的寄生电容分量是很大的。诸相邻电容之间的交叉影响效应和发生在诸电容器电极活性区后面的边缘电容也是很大的。
在现有技术中,由于在制造顶部电极和底部电极为装置单元的电容器阵列时整齐和工艺规程的原因,要求过量的硅区。此外,用增加各个导电电极对之间的空间来抵销寄生和交叉影响电容的有害作用。然而,附加的空间便要求较大的硅区,于是暴露了所述的阵列,加大了工艺过程的变量。这甚至会导致所述阵列匹配的更大困难。
生成匹配电容器阵列的另一个问题是,因为另一装置的诸电容器只在本装置的一例邻接,所以,诸电容器的最后一行或一列的功能是不同的。现有技术电容器阵列是通过用装置电容器的一些“名义”或即无用行电容器围绕该阵列的外缘来解决这一问题的。无用行电容器用于解决工艺灵敏度,通过以类似的特征围绕诸电容器来帮助均匀蚀刻。在现有技术中,所述名义电容器行的底部和顶部电极都接地,即不与所述的活性阵列连接。
然而,即使是上述这样的现有技术,仍有很大的寄生电容和交叉影响的电容以及无效应用的半导体“真实状态”或即区域存在。现实要求我们在集成电路上提供一种诸电容器匹配和硅区应用优化、改进的诸电容器布局。
本发明的目的是在一集成电路上提供一种诸电容器改进的电容器阵列布局技术。
本发明的另一个目的是在一集成电路上提供一种电容器阵列其诸电容器匹配优化、改进的布局技术。
本发明的另一个目的是在一集成电路上提供这样一种电容器阵列的改进布局技术,其装置诸单元的寄生电容和边缘电容并不是最小,而是使寄生电容和边缘电容结合到该阵列装置各单元的总电容中,并使装置各单元的寄生电容和边缘电容设计成大致相等。
本发明的另一个目的是在一集成电路上提供一种电容器阵列优化使用半导体区、改进的布局技术。
本发明的另一个目的是在一集成电路上提供一种电容器阵列其制造所需要的掩模数最小、改进的布局技术。
本发明的另一个目的是在一集成电路上提供一种在装置的诸电容器之间匹配寄生电容和边缘电容的一电容器阵列的改进布局技术。
根据本发明的一个实施例,一匹配电容器阵列包括多个排列在一N行M列矩阵中的底部电极;一与所述多个底部电极耦合的介电层;以及多个与所述的介电层耦合排列为M列的顶部电极。所述多个顶部电极列的每一列分别跨越多个底部电极M列中对应列的N行。所述多个顶部电极列的每一列跨越多个底部电极的N行。所述的匹配电容器阵列在一单个、单片集成电路上实现。
所述的匹配电容器阵列由多个匹配电容器装置单元组成。可见各单元包括一底部电极;一与所述底部电极耦合的介电材料;与所述介电层耦合的连续顶部电极的一部分,其中,所述的连续顶部电极跨越几何形状相同、电气特性相同的众多底部电极。所述的匹配电容装置单元在一单个、单片集成电路上实现。
本发明前述的和其它的目的、特征和优点,将通过下面诸附图所图解的,作为特例的本发明最佳实施例的说明会成为显而易见。
图1为用于作为模-数转换器的逐步逼近寄存器的电容器阵列的简图;
图2为说明寄生电容和边缘电容的现有技术横截面图;
图3为说明诸导电触点和金属图案层与底部电极和顶部电极关系的现有技术装置电容器的俯视图;
图4为图解底部电极、顶部电极和装置单元几何关系的本发明简化俯视图;
图4A为本发明匹配电容器阵列内一装置单元的简化俯视图;
图5为另一个表示诸导电触点和金属模式层与诸底部电极和顶部电极相对关系的本发明俯视图;
图6A为图解与顶部电极的诸导电触点相关联的诸问题的现有技术横截面图;
图6B为图解连续顶部电极统一特性的横截面图;
图7A为图解两个互连的独立金属层电容器接口的现有技术横截面图;
图7B为本发明图解任意的互连方法的电容器接口横截面图;
图8A为现有技术装置单元的三维立体图;
图8B为本发明在金属1层中底部电极编排的三维立体图;
图8C为本发明在金属2层中底部电极编排的三维立体图。
参阅图4,以简易的形式表示一种匹配电容器阵列100改进的布局技术。应该指出,本发明诸图均不欲以精确的比例来表示所述半导体工艺过程的各层之间或诸电容器元件之间的关系。而是相反,对大多数情况,表示诸半导体工艺过程步骤的比例往往是失调的,只是图解本发明的主要特征而已。
对于被匹配的电容器阵列改进了的布局技术包括一诸底部电极或板极10(多晶硅1)的N行N列的矩阵。该阵列还包括连续列或连续条也即与所述底部电极矩阵内列数相符的M列形式的诸多连续的顶部电极或板极20(多晶硅2)。每一个连续顶部电极列20分别跨越所述底部电极10的各行。一个替换的实施例可将图4的实施例简单地旋转90°而得,即:行变成列,而列变成行。
所述的诸底部电极10沉积在一硅基底(未示出)上。半导体制造技术领域的技术人员熟知的光刻术和蚀刻术可用来生成图4所示的底部电极10和诸连续顶部电极条20的多晶模式。
一由二氧化硅、氮化硅、二氧化硅和氮化硅的组合(例如CNO层)或其它非导电材料组成的介电层(未示出)沉积在所述的多晶1层的诸底部电极10上。所述的多晶2层沉积在该介电层上。所述的连续顶部电极列20然后从该多晶2层蚀刻以形成所图示的模式。在该最佳实施例中,在该连续顶部电极列20上生成氧化保护层(未示出)。而且,至少有一金属互连层沉积在所述的电极和诸介电层上。
在一替换的工艺过程中,在所述的基底上掺杂,以在上述多晶1层处提供一电极(即活性区)。在该实施例中,只需要单层多晶硅(或任意金属)来形成第二或即顶部连续的电容器电极列。在另一种工艺中,可用金属替换所述底部10和顶部20电极的多晶硅,仍落入本发明的范围。
参阅图4A,其中与图4相同的标号表示相同的零件,一匹配电容器单元101,它包括一底部电极10、连续顶部电极20的局部,以及夹在中间的介电层(未示出)。需要指出,所述的底部电极10稍稍偏离连续顶部电极20的中心线。该偏离是为了在底部电极10上提供一合适的位置,以便如下所述的导电接触。每一个匹配电容器装置单元101与相对于总电容的阵列100中的其它单元相匹配。总的电容包括由底部电极10与顶部连续的电极20的接口所生成的额定电容以及包括交叉影响的寄生电容和边缘电容。
图5,其中与上述相同的标号表示相同的零件,它更详细地表示所匹配的电容器阵列100的局部。在图中,表示了一组在所述诸底部电极10与一金属1层30之间的导电触点32和第二组在所述诸顶部电极20的连续条20与所述金属1层30之间的导电触点42。改进布局的技术允许诸连续顶部电极导电触点42定位在每一个连续顶部电极20的终端。该技术从所述的诸电容器接口中去除了诸导电触点42,它产生几个有益的作用,将在图6B和图6A中进行讨论。
需要指出,只需要一个金属层30,来内连诸连续顶部电极20,以及对诸底部电极10的互连网络进行编排。这一改进有别于至少需要两个金属层来获得相同效果的现有技术。这一特征的实现在下面作更详细的讨论。
在一替换的实施例中,所述的诸连续顶部电极可制成一单块板,而不是列或条。所述的连续的顶部单个电极可跨越整个诸底部电极10和13的矩阵。于是在一分开的金属层中对于连续的顶部单个电极不需要任何附加的互连。然而,这种生产在对于诸导电触点的连续的顶部单个电极中要求生成多个孔,以便互连所述矩阵的诸底部电极。
此外,在图5中还表示了围绕所述阵列100周围的诸边缘电容器,它们包括诸周围底部电极18、诸周围连续顶部电极28和诸连续顶部电极20的周围局部。这些边缘电容器与现有技术中发现的诸名义电容器相比,提供相类似,但优越的功能。这些边缘电容器以与现有技术相类似的方式为所述的活性阵列的诸外部电容器提供了几何或物理的匹配特性。这些边缘电容器还为所述活性阵列的诸外部电容器提供了电气匹配特性,这种匹配特性在现有技术中是不具备的。
诸边缘电容器的几何或物理匹配功能作为例子可通过交叉影响来理解。在所述阵列的内部的诸活性单元电容器都有相邻的诸电容器,借此,在诸电容器之间以交叉影响的形式存在寄生电容。然而,如果诸边缘电容器不存在寄生电容,则该活性阵列中的诸外部电容器会由于周围的交叉影响而被耗尽,从而不会与诸内部电容器相匹配。由于提供了外周的诸边缘电容器,不属于所述的活性阵列那部分,交叉影响作用对于诸外部电容器的匹配与对所述活性阵列的诸内部电容器的匹配是一样的。于是,本发明的目标是降低、最小化或消除现有技术中存在的寄生电容,控制诸如交叉影响的寄生电容。通过控制寄生电容以及主要是包括作为匹配电容器装置单元总电容一部分的寄生电容,可更有效地获得一匹配的电容器阵列100。
诸电容器电气匹配的方法也区别于现有技术。在现有技术诸电容器阵列中,所述诸名义电容器的两电极设置成接地电位。
可以看出,诸名义电极接地的目的对于使所述阵列的寄生电容最小化是必要的。然而,该技术不能预料的结果是,在所述活性阵列外部的诸电容器,即与诸名义电容器邻近的诸电容器与留在该活性阵列内部的诸电容器在电气上不匹配。
在本发明中,由于仅仅是所述诸边缘电容器的诸底部电极18接地,从而提高了该阵列100的电气匹配。所述的诸边缘电容器的诸连续顶部电极28一般与所述活性阵列(例如图1所述的公共电容节点)的诸连续顶部电极20连接,于是,使诸边缘电容器在电气上与所述活性阵列的诸电容器相类似。
参阅图3和6A所示的现有技术,其中相同的标号表示相同的零件,所述诸顶部电极22的导电触点42定位在所述电容器接口上,即在所述顶部电极22的中心内,并直接定位在所述的底部电极10的上方。如图6A所示,所述顶部电极22上的氧化保护层60的厚度一般小于与所述电容器阵列连接的装置其它掺杂的诸活性区80的氧化层60的厚度。于是,要求某一活性区80较厚的氧化层60进行较深的蚀刻,以便在所这诸顶部电极22上的较薄的氧化层60相反侧形成触点。因为整个装置同时进行蚀刻工艺过程,所以,当蚀刻氧化保护层60以形成诸导电触点42时,在获得适当接触过程中,使诸顶部电极22减薄或产生孔洞。它以机械应力为特征,所述诸多晶硅2顶部电极22的减薄可导致诸如该顶部电极22点蚀等不期望的后果,它导致接触不良,在极端情况下,导致顶部电极22实质上的碎裂。
参阅图6B,其中相同的标号表示相同的元件,本发明显示了所述多晶硅2连续顶部电极20相对于所述多晶硅1底部电极10的整合特性。在所述多晶硅2层比现有技术更为接近所述基底5的诸连续顶部电极列20的终端制作诸导电触点42。该方法的结果是,对于多晶硅2的连续顶部电极列20,氧化保护层60在导电接触42的接触点处几乎为平面,而且对于该装置其它掺杂的诸活性区80的导电触点82的接触点处,氧化保护层60也几乎为平面。由于具有一几乎是平面的氧化层60,所以,导电触点42和82的蚀刻参数几乎是相同的,于是去除了所述电容器阵列多晶硅2连续顶部电极列20的机械应力。
此外,除了氧化层60的平面特性以外,本发明的导电触点42可从电容器接口中去除。通过将导电触点42,重新定位到所述连续顶部电极列20的终端,由蚀刻过程引起的任何残余和机械应力与电容器的性能无关。
此外,所述连续顶部电极20相对于底部电极10的整合特性使得匹配电容器装置单元将侧壁电容用作总电容的一部分。所谓侧壁电容定义为连续顶部电极20与底部电极10诸侧壁12之间的电容。该技术使得匹配电容装置单元本身可作得较小,这是因为它最大限度地利用了诸电极10和20潜在的电容器。
此外,本发明将伴随的寄生电容结合进匹配电容器装置单元的总电容中。该寄生电容的加入,通过比较图6B所示诸底部电极10与图6A的诸底部电极10的接近度,可看出它使得诸匹配电容器装置单元比现有技术装置得以相互更接近,借此改进了制造的设计规则。最终结果是,比之追求最小寄生电容的现有技术的阵列,优化了硅区。
参阅图7A、图7B、图8A、图8B、图8C,其中相同的标号表示相同的元件。匹配电容器阵列100改进的互连布局技术对现有技术加以简化。在现有技术中,互连的两金属层表示在图7A和8A中。诸导电触点32连接诸多晶1底部电极10和金属1层30。通常,一个以上的导电触点32存在于每一个匹配的电容器装置单元中,以提供足够的导电性。
在现有技术中,底部电极10和顶部电极22要求垂直,并与互连的规则无关。所以,底部电极10和顶部电极22不能共享用来连接的公共金属层,故需要金属2层40。第一组顶部电极导电触点42将顶部电极22与所述的金属1层30连接。需要第二组导电触点44位于该金属1层30与该金属2层40之间。
此外,在现有技术中,诸底部电极10的编排,也即所述诸多晶1底部电极10的互连网络,在金属1层3D中实现。金属1层30中的编排是不希望的,这是因为,它接近了所述的基底5,这会增加差异编排电容,也即排列的诸金属互连与诸如基底5其它诸元件之间的杂散电容。
参阅图7B和图8B(未表示诸边缘电容器),本发明使诸底部电极10和诸连续顶部电极20共享一互连用的公共金属层。因为不存在如现有技术中顺序互连的各顶部电极22,所以,共享一公共的金属层是可能的。本发明所述的诸连续顶部电极20各为一连续的多晶硅2条。诸连续顶部电极20的互连,也即诸导电触点42与金属1层30的连接发生在诸连续顶部电极列20的终端,于是发生在图8B所示电容器阵列活性区的外侧。
于是,所述的金属1层30有两个目的。对于所述的诸底部电极10,该金属1层30与使诸底部电极10通过诸导电触点32与各其它的电极互连,用来编排诸如逐步逼近的寄存器连接电路中所需要的诸电容元件。作为另一替换方案,如图8C所示(未表示诸边缘电容器),本发明的金属1层通过诸导电触点32和52,用作连接诸底部电极10与编排金属2层40的连接桥。
于是,如果可用,诸底部电极10的编排可在金属1层30内或在金属2层40内完成。在金属1层30内编排的好处是工艺过程较简单、成本较低。在金属2层40内编排的好处是可减少差异编排电容。
对于所述的连续顶部电极列20,通过诸导电触点42,金属1层30可用来将连续顶部电极列20在各顶部电极条20的终端与一公共节点互连。于是,本发明改进的布局技术,由于不需要如现有技术的相应布局中的至少一个金属互连层,因而布局较简单,成本更有效。
本发明连续顶部电极列20所采用的诸概念包括追求匹配诸寄生电容,而不像现有技术那样,努力使它们最小,结合诸寄生电容,作为匹配电容装置单元总电容的一部分,诸边缘电容器与所述的活性阵列在电气上的匹配可产生某些期望的结果。
一种匹配电容器阵列100(图4和图5)改进了的布局技术使诸匹配电容器装置单元之间的空间为最小,于是,要求较小的硅区并降低了成本。之所以能得到诸匹配电容器装置单元之间的最小空间,是因为本发明追求平衡诸寄生电容,将它们引入匹配电容器装置单元的总电容中,而不像现有技术那样,要消除或最小化寄生电容。
一匹配电容器阵列100(图4和图5)改进了的布局技术从电容器紧上方去除诸触点,它消除了机械应力。由于消除了在电容器接口上蚀刻导电触点所产生的机械应力,并把该导电触点重新定位到该阵列的非关键部位,改进了电容器的匹配,获得更可靠的电容器阵列。
在本发明中,诸匹配电容器装置单元之间的寄生电容用作装置单元的一部分。这使得用于制造的设计规则允许诸匹配电容器装置单元更挨近,这导致硅区的优化。此外,连续顶部电极的整合性与现有技术相类似的电容相比,提供了较小的匹配电容器装置单元,这是因为,所述的侧壁电容制进了各单元的总电容中。
尽管本发明是参阅它的最佳实施例作特定描述的,对于本技术领域的技术人员将会明白,在不脱离本发明的精神和范围的情况下,其形式和细节可作各种改变。
Claims (17)
1.一种匹配电容器阵列包括:
多个排列在一N行N列矩阵中的底部电极;
与所述多个底部电极耦合的一介电层;以及
多个与所述的介电层耦合排列为N列的连续顶部电极;
其中排列为N列的诸连续顶部电极的各列与所述多个底部电极的N列相对应;
其中排列为N列的诸连续顶部电极的各列跨越所述多个底部电极的N行;以及
其中所述的匹配电容器阵列在单个、单片集成电路上实现。
2.根据权利要求1所述的阵列,其中,所述的多个底部电极和多个连续顶部电极形成活性电容器阵列。
3.根据权利要求2所述的阵列,还包括:
围绕所述活性电容器阵列周围的多个边缘电容器;
其中,所述的多个边缘电容器与所述的活性电容器阵列在几何形状上相匹配。
4.根据权利要求2所述的阵列,还包括:
围绕所述活性电容器阵列周围的多个边缘电容器;
其中,所述的多个边缘电容器与所述的活性电容器阵列在电气上相匹配。
5.根据权利要求1所述的阵列,还包括:
一金属互连层;
每一个底部电极至少一个导电触点,其中,所述的至少一个导电触点将所述的底部电极与所述的金属互连层相耦合。
6.根据权利要求5所述的阵列,还包括:
至少一个第二导电触点,它独占于各连续顶部电极的各终端;
其中,所述的至少一个第二导电触点将所述的诸连续顶部电极与所述的金属互连层相耦合。
7.根据权利要求6所述的阵列,其中,所述的多个连续顶部电极与一公共节点相耦合。
8.根据权利要求4所述的阵列,其中,所述的金属层用作所述多个底部电极的一互适编排网络。
9.根据权利要求4所述的阵列,还包括:
一第二金属层,以及
至少一个第二导电触点;
其中,所述的至少一个第二导电触点将所述的底部电极与所述的第二金属层相耦合。
10.根据权利要求9所述的阵列,所述的第二金属层用作所述多个底部电极的互连编排网络。
11.一种匹配电容器装置单元包括:
一底部电极;
一与所述底部电极耦合的介电材料;
与所述介电层耦合的一连续顶部电极的一部分,其中,所述的连续顶部电极跨越多个所述的底部电极;
其中,所述的匹配电容器装置单元在单个、单片集成电路上实现。
12.根据权利要求11所述的单元,其中,所述的底部电极偏置与所述连续顶部电极的中心线。
13.根据权利要求12所述的单元,其中,所述的与连续顶部电极的偏置在所述的底部电极上为至少一个导电触点留出了位置。
14.根据权利要求12所述的单元,其中,所述单元的总电容包括:
在所述底部电极和与该底部电极相重合的那部分连续顶部电极之间的额定电容;以及
单元寄生电容和单元的边缘电容。
15.根据权利要求12所述的单元,其中,所述连续顶部电极部分与所述底部电极共形。
16.根据权利要求15所述的单元,其中,所述连续顶部电极部分与所述的底部电极产生一侧壁电容。
17.根据权利要求16所述的单元,其中,具有侧壁电容的所述匹配电容器单元,当它和不具有侧壁电容的电容器单元具有相同的电容时,它的尺寸比不具有侧壁电容的电容器单元的尺寸相对较小。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/221,634 US6225678B1 (en) | 1998-12-23 | 1998-12-23 | Layout technique for a matching capacitor array using a continuous top electrode |
US09/221,634 | 1998-12-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1299521A true CN1299521A (zh) | 2001-06-13 |
Family
ID=22828643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99804995A Pending CN1299521A (zh) | 1998-12-23 | 1999-12-20 | 一种用一连续顶部电极匹配电容器阵列的改进的布局技术 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6225678B1 (zh) |
EP (1) | EP1066651A2 (zh) |
JP (1) | JP2002533948A (zh) |
KR (1) | KR20010041241A (zh) |
CN (1) | CN1299521A (zh) |
TW (1) | TW451459B (zh) |
WO (1) | WO2000039821A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103023504A (zh) * | 2012-12-18 | 2013-04-03 | 中国科学院微电子研究所 | 一种逐次逼近型adc版图结构 |
CN109716520A (zh) * | 2016-09-26 | 2019-05-03 | 美光科技公司 | 用于半导体电路布局的设备及方法 |
CN111009514A (zh) * | 2018-10-08 | 2020-04-14 | 新唐科技股份有限公司 | 用于半导体装置的电容元件单元及其半导体装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6225678B1 (en) * | 1998-12-23 | 2001-05-01 | Microchip Technology Incorporated | Layout technique for a matching capacitor array using a continuous top electrode |
US6801422B2 (en) | 1999-12-28 | 2004-10-05 | Intel Corporation | High performance capacitor |
US6724611B1 (en) * | 2000-03-29 | 2004-04-20 | Intel Corporation | Multi-layer chip capacitor |
JP2002190738A (ja) * | 2000-12-21 | 2002-07-05 | Fuji Electric Co Ltd | ディジタル・アナログ変換器及びアナログ・ディジタル変換器 |
US6480137B2 (en) * | 2001-02-28 | 2002-11-12 | Texas Instruments Incorporated | Method of generating matched capacitor arrays |
US6689643B2 (en) * | 2002-04-25 | 2004-02-10 | Chartered Semiconductor Manufacturing Ltd. | Adjustable 3D capacitor |
US7573697B2 (en) * | 2005-08-31 | 2009-08-11 | Ngk Spark Plug Co., Ltd. | Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board |
US7656392B2 (en) * | 2006-03-24 | 2010-02-02 | Synaptics Incorporated | Touch sensor effective area enhancement |
AT503742B8 (de) * | 2006-05-15 | 2011-08-15 | Arc Austrian Res Centers Gmbh | Elektronische biosensoranordnung |
US7456099B2 (en) * | 2006-05-25 | 2008-11-25 | International Business Machines Corporation | Method of forming a structure for reducing lateral fringe capacitance in semiconductor devices |
US20080297174A1 (en) * | 2007-05-31 | 2008-12-04 | Sarangan Narasimhan | Capacitive sensing devices |
US9576737B2 (en) * | 2014-04-14 | 2017-02-21 | Kabushiki Kaisha Toshiba | Parallel capacitor and high frequency semiconductor device |
US10635771B2 (en) * | 2017-10-18 | 2020-04-28 | Anaglobe Technology, Inc. | Method for parasitic-aware capacitor sizing and layout generation |
CN112881882B (zh) * | 2021-01-08 | 2023-02-07 | 苏州苏纳光电有限公司 | 一种半导体芯片寄生电容的测试方法及装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3714530A (en) * | 1971-08-06 | 1973-01-30 | Amp Inc | Voltage multiplying wafer capacitor |
US3745508A (en) * | 1972-05-25 | 1973-07-10 | Bourns Inc | Selectable fixed impedance device |
NL7406728A (nl) * | 1974-05-20 | 1975-11-24 | Philips Nv | Halfgeleiderinrichting voor het digitaliseren van een elektrisch analoog signaal. |
JPH02213159A (ja) * | 1989-02-13 | 1990-08-24 | Mitsubishi Electric Corp | キャパシタ |
US5099239A (en) * | 1989-09-21 | 1992-03-24 | Xerox Corporation | Multi-channel analogue to digital convertor |
US5140327A (en) * | 1989-09-21 | 1992-08-18 | Xerox Corporation | Analog to digital converter utilizing a semiconductor capicitor array |
US5195017A (en) * | 1989-12-13 | 1993-03-16 | Texas Instruments Incorporated | Method for forming a polysilicon to polysilicon capacitor and apparatus formed therefrom |
US5406447A (en) * | 1992-01-06 | 1995-04-11 | Nec Corporation | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film |
US5322438A (en) * | 1993-06-18 | 1994-06-21 | Silicon Systems, Inc. | Layout scheme for precise capacitance ratios |
JP3097441B2 (ja) * | 1994-03-22 | 2000-10-10 | 三菱マテリアル株式会社 | コンデンサアレイの製造方法 |
US5635421A (en) * | 1995-06-15 | 1997-06-03 | Taiwan Semiconductor Manufacturing Company | Method of making a precision capacitor array |
US6157045A (en) * | 1995-08-25 | 2000-12-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device evaluation pattern and evaluation method |
JP3182079B2 (ja) * | 1996-05-30 | 2001-07-03 | 住友金属工業株式会社 | 半導体装置の容量素子の配線構造 |
US5920453A (en) * | 1996-08-20 | 1999-07-06 | Ramtron International Corporation | Completely encapsulated top electrode of a ferroelectric capacitor |
US6028324A (en) * | 1997-03-07 | 2000-02-22 | Taiwan Semiconductor Manufacturing Company | Test structures for monitoring gate oxide defect densities and the plasma antenna effect |
KR100252647B1 (ko) * | 1997-06-17 | 2000-04-15 | 윤종용 | 스위치/커패시터어레이를구비한아날로그/디지털변환기 |
US6277436B1 (en) * | 1997-11-26 | 2001-08-21 | Advanced Technology Materials, Inc. | Liquid delivery MOCVD process for deposition of high frequency dielectric materials |
US6225678B1 (en) * | 1998-12-23 | 2001-05-01 | Microchip Technology Incorporated | Layout technique for a matching capacitor array using a continuous top electrode |
-
1998
- 1998-12-23 US US09/221,634 patent/US6225678B1/en not_active Expired - Lifetime
-
1999
- 1999-12-20 EP EP99965330A patent/EP1066651A2/en not_active Withdrawn
- 1999-12-20 WO PCT/US1999/030528 patent/WO2000039821A2/en not_active Application Discontinuation
- 1999-12-20 KR KR1020007009334A patent/KR20010041241A/ko not_active Application Discontinuation
- 1999-12-20 CN CN99804995A patent/CN1299521A/zh active Pending
- 1999-12-20 JP JP2000591637A patent/JP2002533948A/ja not_active Withdrawn
-
2000
- 2000-02-03 TW TW088122699A patent/TW451459B/zh not_active IP Right Cessation
-
2001
- 2001-04-30 US US09/846,018 patent/US6593639B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103023504A (zh) * | 2012-12-18 | 2013-04-03 | 中国科学院微电子研究所 | 一种逐次逼近型adc版图结构 |
CN103023504B (zh) * | 2012-12-18 | 2015-09-16 | 中国科学院微电子研究所 | 一种逐次逼近型adc版图结构 |
CN109716520A (zh) * | 2016-09-26 | 2019-05-03 | 美光科技公司 | 用于半导体电路布局的设备及方法 |
CN109716520B (zh) * | 2016-09-26 | 2023-09-29 | 美光科技公司 | 用于半导体电路布局的设备及方法 |
CN111009514A (zh) * | 2018-10-08 | 2020-04-14 | 新唐科技股份有限公司 | 用于半导体装置的电容元件单元及其半导体装置 |
CN111009514B (zh) * | 2018-10-08 | 2021-11-19 | 新唐科技股份有限公司 | 用于半导体装置的电容元件单元及其半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002533948A (ja) | 2002-10-08 |
US20010017383A1 (en) | 2001-08-30 |
EP1066651A2 (en) | 2001-01-10 |
US6593639B2 (en) | 2003-07-15 |
US6225678B1 (en) | 2001-05-01 |
WO2000039821A2 (en) | 2000-07-06 |
WO2000039821A3 (en) | 2000-10-26 |
KR20010041241A (ko) | 2001-05-15 |
TW451459B (en) | 2001-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1299521A (zh) | 一种用一连续顶部电极匹配电容器阵列的改进的布局技术 | |
US6570210B1 (en) | Multilayer pillar array capacitor structure for deep sub-micron CMOS | |
CN2731716Y (zh) | 金属在金属上的组件以及多层次金属在金属上的组件群 | |
KR100815172B1 (ko) | 캐패시터 | |
US5939766A (en) | High quality capacitor for sub-micrometer integrated circuits | |
US6765778B1 (en) | Integrated vertical stack capacitor | |
US5978206A (en) | Stacked-fringe integrated circuit capacitors | |
US8179659B2 (en) | Placement configuration of MIM type capacitance element | |
US20100270648A1 (en) | Semiconductor integrated circuit, d-a converter device, and a-d converter device | |
CN1293638C (zh) | 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 | |
CA2395900A1 (en) | Matched vertical capacitors | |
KR20050071600A (ko) | 전자 소자, 집적회로, 전자 소자 제조 방법 및 집적회로제조 방법 | |
CN1941367A (zh) | 降低半导体电容的漏电流的方法与相关的装置 | |
CN1497701A (zh) | 半导体器件及使用金属镶嵌工艺制造半导体器件的方法 | |
US5556802A (en) | Method of making corrugated vertical stack capacitor (CVSTC) | |
CN217562568U (zh) | 阵列基板及显示面板 | |
KR20180130298A (ko) | 커패시터 | |
CN114203442B (zh) | 一种用于高精度电容阵列的电容单元 | |
CN100336222C (zh) | 一种集成电容及其制法 | |
CN1324671C (zh) | 波浪状电容器及其制造方法 | |
CN101047210A (zh) | 可变电容器 | |
GB2286286A (en) | Semiconductor device having shield conduction lines | |
CN114171679A (zh) | 半导体器件及其制备方法 | |
CN116230683A (zh) | Mom电容 | |
KR100816246B1 (ko) | 반도체 소자용 커패시터 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |