CN107565969B

CN107565969B - 电容阵列、逐次逼近型模数转换器以及电容阵列板

Info

Publication number: CN107565969B
Application number: CN201710862579.6A
Authority: CN
Inventors: 郭啸峰; 冯海刚; 戴思特; 檀聿麟; 张宁
Original assignee: Shenzhen Rui Yue Technology Co Ltd
Current assignee: Shenzhen Rui Yue Technology Co Ltd
Priority date: 2017-09-20
Filing date: 2017-09-20
Publication date: 2018-07-06
Anticipated expiration: 2037-09-20
Also published as: WO2019057052A1; US20200162096A1; CN107565969A; US10873341B2

Abstract

本发明公开一种用于模数转换器的电容阵列、逐次逼近型模数转换器以及电容阵列板。所述用于模数转换器的电容阵列包括控制逻辑产生电路、控制码逻辑转换电路、用于组成高低不同段位的第一子电容阵列和第二子电容阵列；本发明技术方案通过设第二电容单元的电容量设置均相等，以使所述第二子电容阵列中的第二电容单元也依次对应进行切换；因此无论第二二进制码在哪一位进行跳变，都不会造成大量第二电容单元一同切换，从而不会引起大的转换误差。进一步地，本发明技术方案采用采用分段电容阵列的设置方式，避免了全部使用第二子电容阵列所造成并联分支数量较多的问题。

Description

电容阵列、逐次逼近型模数转换器以及电容阵列板

技术领域

本发明涉及半导体集成电路领域，特别涉及一种电容阵列、逐次逼近型模数转换器以及电容阵列板。

背景技术

SAR ADC的全称是逐次逼近型模数转换器，是一种当前最为主流的低功耗模数转换器。SAR ADC其中的一个核心模块CDAC—数模转换器电容阵列；SAR ADC作为模拟模块和数字模块之间接口的关键部件，广泛应用于移动设备、无线传感器等设备中，由于设备的体积问题以及续航问题，要求模数转换器具有体积小，低功耗的特点，便于集成在各种设备的电路中。由于工艺的限制，CDAC的失配与误差反比于CDAC的面积，这会导致SAR ADC的转换精度和转换速度之间相互制约，这是限制SAR ADC性能的一个主要因素。特别是进入28nm工艺之后，这种失配和误差变得更加严重，工程师们需要花费较大的代价去降低它对ADC(模数转换器)性能的影响。

具体地，对于一个ADC来说，将一个模拟信号转换为数字信号分为4步完成：采样，保持，量化，编码。而量化这一步骤由ADC来完成。为方便理解，在此举例说明，例如一个数字码的LSB对应1mV大小的模拟信号，而0mV对应00000，即1mV对应00001，2mV对应00010，3mV对应00011，……16mV对应10000，31mV对应11111。如果横坐标是模拟信号XX mV，纵坐标是数字码YYYYY，将每个横纵坐标对应的点连起来，这条线就代表着线性度。

CDAC对SAR ADC的转换精度的影响主要通过以下方式体现：当CDAC的二进制控制码从0111111跳变到1000000或者是从0011111跳变到0100000时，这些情况下只是一个LSB(最低有效位)的变化，却会导致大量(2的N次方个，N取决于跳变的位)单位电容的切换，因此会在0111111跳变至1000000，X011111跳变至X100000，XX01111跳变至XX10000等类似的情况，会导致大量单位电容切换，(具体表现为0111111到1000000会导致127个单位电容切换，X011111到X1000000会导致63个单位电容切换)，而越多的单位电容切换则会导致引入更多的误差，导致转换过程产生非线性，从而造成转换误差，进而影响SAR ADC的转换精度。

对于CDAC的失配与误差当前主要的解决路径包括2种，一种是工程师根据自己的经验通过优秀的版图设计来降低整体的失配和误差，但这种办法本质上无法改变工艺误差对ADC转换精度的影响，因此效果不明显；另一种是通过数字后端校准，测量出失配和误差后，再经过数字后端将非线性校准回去，这种方法实现起来非常复杂，需要消耗大量的数字电路，同时测量的精度亦很难保证。

发明内容

本发明的主要目的是提出一种用于模数转换器的电容阵列、逐次逼近型模数转换器以及电容阵列板，旨在提高模数转换器的转换精度。

为实现上述目的，本发明提出的一种用于模数转换器的电容阵列，所述电容阵列包括控制逻辑产生电路、控制码逻辑转换电路、用于组成高低不同段位的第一子电容阵列和第二子电容阵列；

所述第一子电容阵列包括多个第一电容单元以及多个第一开关，多个第一电容单元按电容量及二进制加权方式由低位到高位依次设置，多个所述第一电容单元互为并联关系；每所述第一电容单元经一所述第一开关与所述控制逻辑产生电路连接；所述控制逻辑产生电路对应所述第一子电容阵列输出第一二进制码至所述第一开关，以控制所述第一开关的切换状态；

所述第二子电容阵列包括多个依次并联的第二电容单元以及多个第二开关，每所述第二电容单元经一所述第一开关与所述控制码逻辑转换电路连接，所述控制码逻辑转换电路与所述控制逻辑产生电路连接；所述第二电容单元的电容量均相等；

所述控制逻辑产生电路对应第二子电容阵列输出第二二进制码，所述控制码逻辑转换电路将所述第二二进制码转换为温度计码后，输出至所述第二开关，以控制所述第二开关的切换状态。

优选地，所述第一子电容阵列为低位电容阵列；所述第二子电容阵列为高位电容阵列；

最低位的第二电容单元的电容量是第一电容单元中最大电容量的两倍。

优选地，所述第一子电容阵列与第二子电容阵列依次并联；所述第一电容单元和第二电容单元的所对应的二进制码的位数为M位，且所述第一电容单元和第二电容单元的电容量之和为2^M-1倍单位电容；所述第一电容单元的数量为N个，所述第一电容单元的总容值为2^N-1倍单位电容；所述第二电容单元的数量有2^M-N-1个，且所述第二电容单元的总容值为2^M-2^N倍单位电容。

优选地，所述第二电容单元的数量为15个、31个、或63个。

优选地，所述第一子电容阵列有2个第一电容单元，所述第二子电容阵列有31个第二电容单元。

本发明还提出一种逐次逼近型模数转换器，包括比较器、连接于所述比较器输出端的寄存器以及所述模数转换器的电容阵列；

所述模数转换器的电容阵列与所述比较器的输入端连接。

优选地，所述逐次逼近型模数转换器输出的数字信号为12位，所述12位数字信号分为高7位以及低五位；

所述高七位数字信号对应的电容阵列为所述用于模数转换器的电容阵列。

本发明还提出一种电容阵列板，所述电容阵列板上设有所述的用于模数转换器的电容阵列的第二子电容阵列；

所述电容阵列板包括基板，所述基板上具有依次沿横向排列的所述第二子电容阵列的多个第二电容单元；每所述第二电容单元包括4个沿纵向依次串联且电容量均为1倍单位电容的第一电容、第二电容、第三电容、以及第四电容；

每所述第二电容单元的第一电容的上极板串联，所述第二子电容阵列的第二开关与所述第二电容单元一一对应设置，且所述第一电容、第二电容、第三电容、以及第四电容的下极板与其对应的第二开关电连接。

优选地，每所述第二电容单元的第一电容、第二电容、第三电容、以及第四电容与其对应的第二开关沿直线排列；且多个所述第二电容单元平行排布于所述基板上。

本发明技术方案通过设置第二子电容阵列，且所述第二电容单元的电容量设置均相等，所述控制码逻辑转换电路输出对应的温度计码，控制对应的第二开关切换，以使所述温度计码无论在哪一位跳变，因此无论第二二进制码在哪一位进行跳变，都不会造成大量第二电容单元一同切换，从而不会引起大的转换误差。进一步地，考虑到第二子电容阵列中并联分支较多，因此本发明技术方案采用采用分段电容阵列的设置方式，其中第一子电容阵列中第一电容单元的电容量设置采用二进制加权的设置方式；避免了全部使用第二子电容阵列所造成并联分支数量较多的问题；本发明技术方案与现有技术相比，在所述模数转换器输出相同位数的前提下，有效地减小了电容阵列的转换误差，提高了模数转换器的转换精度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明用于模数转换器的电容阵列控制框图；

图2为图2中控制码逻辑转换电路的转换示意图；

图3为5位第二二进制码与温度计码的映射图；

图4为本发明电容阵列版的电路连接原理图；

图5为图4中电容阵列版的实物模拟示意图。

附图标号说明：

标号	名称	标号	名称
				10	第一子电容阵列	21	第二电容单元
11	第一电容单元	22	第一开关
				12	第一开关	30	控制逻辑产生电路
20	第二子电容阵列	40	控制码逻辑转换电路

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种用于模数转换器的电容阵列，用于逐次逼近模数转换器；数模转换器起着将参考电压进行二分的关键性作用。纯电容型数模转换器因为其噪声小，制作精度高，而被广泛使用。目前传统的数模转换器电容阵列所用的大部分为二进制权重的电容阵列，即相邻高位电容是低位电容容值的两倍；因此在二进制控制码从0111111跳变到1000000或者是从0011111跳变到0100000时，这些情况下只是一个LSB(最低有效位)的变化，却会导致大量(2的N次方减1个，N取决于跳变的位)单位电容的切换。本发明基于此，提出一种简单有效的方法从数学层面消除工艺偏差导致的数模转换器电容阵列的切换误差，主要是通过重新对数模转换器电容阵列的控制码进行编码，使得CDAC的控制码在任意位置跳变的时候，都不会引起大量电容阵列的切换，只会引起一个对应单位电容的切换，从而不会引起大的转换误差。

数模转换器电容阵列的作用就是通过电容阵列的切换将数字码对应到一个模拟信号，在此以电容阵列为二进制加权电容阵列举例说明数字码与电容阵列切换的对应关系：以5位的二进制控制码XXXXX为例，电容阵列具有5条并联支路，所述5条并联支路上的电容量按照二进制加权方式设置。最左边的高位控制着16个单位电容的切换，最右边的低位控制着1个单位电容的切换，0和1表示对应控制的单位电容阵列是否切换，如果数字码为10000，则表示最高位控制的16个单位电容切换，余下的电容不切换；如果数字码为01111，最高位控制的16个单位电容不切换，剩下的8个+4个+2个+1个单位电容切换。

请参阅图1，本发明提出的所述电容阵列包括控制逻辑产生电路30、控制码逻辑转换电路40、用于组成高低不同段位的第一子电容阵列10和第二子电容阵列20；所述第一子电容阵列10包括多个第一电容单元11以及多个第一开关12，多个第一电容单元11按电容量及二进制加权方式由低位到高位依次设置，多个所述第一电容单元11互为并联关系；每所述第一电容单元11经一所述第一开关12与所述控制逻辑产生电路30连接；所述控制逻辑产生电路30对应所述第一子电容阵列10输出第一二进制码至所述第一开关12，以控制所述第一开关12的切换状态；所述第二子电容阵列20包括多个依次并联的第二电容单元21以及多个第二开关22，每所述第二电容单元21经一所述第一开关12与所述控制码逻辑转换电路40连接，所述控制码逻辑转换电路40与所述控制逻辑产生电路30连接；所述第二电容单元21的电容量均相等；所述控制逻辑产生电路30对应第二子电容阵列20输出第二二进制码，所述控制码逻辑转换电路40将所述第二二进制码转换为温度计码后，输出至所述第二开关22，以控制所述第二开关22的切换状态；所述控制码逻辑转换电路40输出对应的温度计码，控制对应的第二开关22切换，以使所述温度计码无论在哪一位跳变，都只会对应一个第二电容单元21进行切换。

本领域技术人员可以理解的是，在此所述第二电容单元21的切换是指当该第二电容单元21所对应的第二开关22进行闭合/断开之间的切换时，所述第二电容单元21的下极板会与模拟信号输入端或者参考信号输入端连接，因而会造成第二电容单元21的状态发生改变，在此将所述第二电容单元21的状态改变称作第二电容单元21的切换。在此对第一电容单元11的切换也具有类似过程，在此不赘述。

在一实施例中，所述第一子电容阵列10和第二子电容阵列20中的所有电容的上极板通过一控制开关与比较器连接，所述第一子电容阵列10中第一电容单元11的下极板通过第一开关12与参考电压或地连接，本领域技术人员可以理解的是，当第一开关12闭合或打开时，所代表0或1是相对的，对转换结果不会有影响。同样的，所述第二子电容阵列20中第二电容单元21的下极板通过第二开关22与参考电压、模拟信号输入端或地连接。所述控制逻辑产生电路30用于控制所述第一开关12和第二开关22的状态，以使所述电容阵列完成电荷再分配的过程。

在第一子电容阵列10中，所述第一开关12控制其所在支路第一电容单元11是否进行切换，在此以第一子电容阵列10有五条并联支路为例说明，所述五条并联支路分别对应有一第一开关12以及第一电容单元11，当所述控制逻辑产生电路30输出第一二进制码时，且当第一二进制码的某一位置1时，则表示该位所对应的第一开关12的状态发生改变，进而使得该第一开关12所对应的第一电容单元11发生切换。由于第一子电容阵列10中的第一电容单元11的设置为二进制加权电容，因此每个第一电容单元11对应的权值是不同的，即当所述第一二进制码按照二进制方式进行跳变，以改变跳变位所对应的第一开关12的状态。

在第二子电容阵列20中，所述第二开关22控制其所在支路第二电容单元21是否进行切换，在此以第二子电容阵列20有五条并联支路为例说明，所述五条并联支路分别对应有一第二开关22以及第二电容单元21，当所述控制逻辑产生电路30经过所述控制码逻辑转换电路40输出温度计码时，当该温度计码的某一位置1时，表示该位所对应的第二开关22的状态发生改变，进而使得该第二开关22所对应的第二电容单元21发生切换。由于所述第二子电容阵列20的第二电容单元21的电容量均相等，因此每个第二电容单元21所对应的权值是相同的，因此当所述控制逻辑产生电路30输出的第二二进制码每加一，所述控制码逻辑转换电路40输出对应的温度计码会依次置一，以使所述第二子电容阵列20中的第二电容单元21也依次对应进行切换；因此无论第二二进制码在哪一位进行跳变，都不会造成大量第二电容单元21一同切换。

请参阅图2，基于上述实施例可知，由于第一子电容阵列10和第二子电容阵列20的电容设置是不同的，所述第一子电容阵列10受第一二进制码控制，所述第二子电容阵列20受温度计码控制；为了提高本发明技术方案的电容阵列的可兼容性，使所述电容阵列可以适配于现有按照二进制编码方式进行控制码设计的控制逻辑产生电路30，因此设置所述用于模数转换器的电容阵列还包括控制码逻辑转换电路40；以使所述控制码逻辑产生电路按照二进制码输出用于控制第二子电容阵列20的第二二进制码，进而该第二二进制码经过所述控制码逻辑转换电路40转换为所述温度计码，从而控制所述第二子电容阵列20。

图3示出了所述第二子电容阵列20所接收到的温度计码与第二二进制码的映射关系，其中第二二进制码有5位，由高位到低位分别为M4、M3、M3、M2、M1；由于5位二进制数字量中包含31个(16+8+4+2+1＝31)种不同的数字量，因此对应温度计码有31位，所述第二子电容阵列20的第二电容单元21也对应具有31个。所述31位温度计码由高位到低位分别为S30、S29、S28、S27、……、S0；由图中可以看出，所述温度计码每加1，只会有一个控制位发生改变，也就是代表只有一个第二开关22的状态发生改变，一个第二电容单元21发生切换。

在此需要说明的是，所述第二电容阵列的第二电容单元21从低位到高位是依次进行切换的。在此以5位二进制码为例说明，当二进制码由00000跳变为00001时，最低位的一个第二电容单元21切换，当00000跳变为00010时，低两位的第二电容单元21切换，……当00000跳变为10000时，低十六位第二电容单元21切换，当00000跳变为10001时，低十七为第二电容单元21切换。

本发明技术方案通过设置第二子电容阵列20，且所述第二电容单元21的电容量设置均相等，所述控制码逻辑转换电路40输出对应的温度计码，控制对应的第二开关22切换，以使所述温度计码无论在哪一位跳变，都不会造成大量第二电容单元21一同切换，从而不会引起大的转换误差。进一步地，考虑到第二子电容阵列20中并联分支较多，因此本发明技术方案采用采用分段电容阵列的设置方式，其中第一子电容阵列10中第一电容单元11的电容量设置采用二进制加权的设置方式；避免了全部使用第二子电容阵列20所造成并联分支数量较多的问题；本发明技术方案与现有技术相比，在所述模数转换器输出相同位数的前提下，有效地减小了电容阵列的转换误差，提高了模数转换器的转换精度。

基于上述实施例，本发明技术方案通过合理设置所述第二电容单元21的数量，以兼顾模数转换器的转换精度以及电容阵列并联分支较多的问题，优选地，所述第二电容单元21的数量为31个、15个或63个，所述温度计码对应分别为31位、15位、63位，对应至所述控制逻辑产生电路30输出对应的第二二进制码为5位、4位、6位。

在所述电容阵列工作过程中，主要的噪声来源是高位，即从高到低，它们的噪声容限是成倍增加的；因此本方案中，为了进一步减小噪声对电容阵列工作时的干扰，因此设置所述第一子电容阵列10为低位电容阵列；所述第二子电容阵列20为高位电容阵列；以利用所述第二子电容阵列20在温度计码跳变时，只会影响一个第二电容单元21的切换，因此将其设置在高位，以通过减少电容切换数量，从而减少噪声对电容跳变时的干扰。进一步地，由于第一子电容阵列10和第二子电容阵列20相邻接，因此设置最低位的第二电容单元21的电容量是第一电容单元11中最大电容量的两倍。

所述第一子电容阵列10与第二子电容阵列20依次并联；所述第一电容单元和第二电容单元的所对应的二进制码的位数为M位，且所述第一电容单元和第二电容单元的电容量之和为2^M-1倍单位电容；所述第一电容单元的数量为N个，所述第一电容单元的总容值为2^N-1倍单位电容；所述第二电容单元的数量有2^M-N-1个，且所述第二电容单元的总容值为2^M-2^N倍单位电容。在此以M＝7，N＝2为例说明，所述第一电容单元和第二电容单元的电容量之和为2⁷-1＝127倍单位电容；所述第一电容单元的电容量之和为2²-1＝3倍单位电容，所述第二电容单元的数量有2^7-2-1＝31个，所述第二电容单元的电容量之和为2⁷-2²＝124倍单位电容。

通常来说，对于高精度的SAR ADC，大多是12位，而对于12位的SAR ADC，它的模数转换器电容阵列结构通常是7+5型，其中7代表高七位，5代表低5位；当然也有6+6型或者8+4型；根据设计人员的经验，设计以7+5型最合适的。模数转换器的精度主要由高7位决定，而通常的模数转换器结构，高7位的精度往往不那么理想，也成为现在模数转换器性能的一个最大的限制因素之一；因此本发明技术方案的优选实施例中，对于7+5型SAR ADC，设置所述SAR ADC输出高7位的数字量(二进制)所对应的电容阵列为本发明所提出的用于模数转换器的电容阵列，并且设置第二子电容阵列20对应为所述7位数字量中的高五位，第一子电容阵列10对应为所述7位数字量中的低两位；因此第一子电容阵列10的第一电容单元11的电容量自低位到高位分别为1倍单位电容、2倍单位电容。由于5位二进制数字量中包含31个(16+8+4+2+1＝31)种不同的数字量，因此所述第二子电容阵列20的第二电容单元21共具有31个，且31个第二电容单元21的电容量均为4倍单位电容。

本发明还提出一种逐次逼近型模数转换器，所述逐次逼近型模数转换器包括比较器、连接于所述比较器输出端的寄存器以及所述用于模数转换器的电容阵列；所述模数转换器的电容阵列与所述比较器的输入端连接。

本实施例中给出了逐次逼近型模数转换器的大致工作过程：首先模拟输入信号被采样保持，送入比较器的一端，然后控制逻辑产生电路30将寄存器最高位预置1，其他位全部清零，模数转换器在参考电压和寄存器的控制下输出参考电压的二分之一送入比较器的另一端。如果模拟输入信号电压大于参考电压的二分之一，那么比较器输出1，寄存器最高位定为1；否则，如果模拟输入信号电压小于参考电压的二分之一，那么比较器输出0，寄存器最高位定为0。这样，逐逐次逼近型模数转换器最高位就确定了；进而再确定次高位，即先预置寄存器次高位为1，如果前一个转换周期确定的最高有效位为1，那么此时模数转换器输出参考电压的四分之三，模拟输入信号电压与参考电压的四分之三比较大小，从而确定寄存器次高位；如果前一个转换周期确定的最高有效位为0，那么此时模数转换器输出参考电压的四分之一，模拟输入信号电压与参考电压的四分之一比较大小，从而确定寄存器次高位。依此类推，直到寄存器的最低位确定为止，这样寄存器的值即逐次逼近型模数转换器的最终输出。

请参阅图4，本发明还提出一种电容阵列板，所述电容阵列板上设有所述的用于模数转换器的电容阵列的第二子电容阵列20；所述电容阵列板包括基板，所述基板上具有依次沿横向排列的所述第二子电容阵列20的多个第二电容单元21；每所述第二电容单元21包括4个沿纵向依次串联且电容量均为1倍单位电容的第一电容、第二电容、第三电容、以及第四电容；每所述第二电容单元21的第一电容的上极板串联，所述第二子电容阵列20的第二开关22与所述第二电容单元21一一对应设置，且所述第一电容、第二电容、第三电容、以及第四电容的下极板与其对应的第二开关22电连接。优选地，每所述第二电容单元21的第一电容、第二电容、第三电容、以及第四电容与其对应的第二开关22沿直线排列且多个所述第二电容单元21平行排布于所述基板上。

请参阅图5，图5为图4中电容阵列版的实物模拟示意图，其中，图4中至少具有31列电容组，每一列电容组的中间4个并联连接形成所述第二电容单元21，每一列电容组对应有一开关。可以看出，由于采用了本发明技术方案的电容阵列，以使原有模数转换器电容阵列复杂的版图走线连接通过***复杂的开关控制网络去取代，本发明的电容阵列版上电容之间的走线简单，因此可以大大减小走线寄生电容，因此进一步提高了所述模数转换器的转换精度。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims

1.一种用于模数转换器的电容阵列，其特征在于，所述电容阵列包括控制逻辑产生电路、控制码逻辑转换电路、用于组成高低不同段位的第一子电容阵列和第二子电容阵列；

所述第一子电容阵列包括多个第一电容单元以及多个第一开关，多个第一电容单元按电容量以二进制加权方式由低位到高位依次设置，多个所述第一电容单元互为并联关系；每所述第一电容单元经一所述第一开关与所述控制逻辑产生电路连接；所述控制逻辑产生电路对应所述第一子电容阵列输出第一二进制码至所述第一开关，以控制所述第一开关的切换状态；

所述第二子电容阵列包括多个依次并联的第二电容单元以及多个第二开关，每所述第二电容单元经一所述第二开关与所述控制码逻辑转换电路连接，所述控制码逻辑转换电路与所述控制逻辑产生电路连接；所述第二电容单元的电容量均相等；

所述控制逻辑产生电路对应第二子电容阵列输出第二二进制码，所述控制码逻辑转换电路将所述第二二进制码转换为温度计码后，输出至所述第二开关，以控制所述第二开关的切换状态；

所述第一子电容阵列为低位电容阵列；所述第二子电容阵列为高位电容阵列；

2.如权利要求1所述的用于模数转换器的电容阵列，其特征在于，所述第一子电容阵列与第二子电容阵列依次并联；所述第一电容单元和第二电容单元的所对应的二进制码的位数为M位，且所述第一电容单元和第二电容单元的电容量之和为2^M-1倍单位电容；所述第一电容单元的数量为N个，所述第一电容单元的总容值为2^N-1倍单位电容；所述第二电容单元的数量有2^M-N-1个，且所述第二电容单元的总容值为2^M-2^N倍单位电容。

3.如权利要求1所述的用于模数转换器的电容阵列，其特征在于，所述第二电容单元的数量为15个、31个或63个。

4.如权利要求2所述的用于模数转换器的电容阵列，其特征在于，优选地，所述第一子电容阵列有2个第一电容单元，所述第二子电容阵列有31个第二电容单元。

5.一种逐次逼近型模数转换器，其特征在于，包括比较器、连接于所述比较器输出端的寄存器以及如权利要求1至4任意一项所述的模数转换器的电容阵列；

所述模数转换器的电容阵列与所述比较器的输入端连接。

6.如权利要求5所述的逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器输出的数字信号为12位，所述12位数字信号分为高7位以及低五位；

7.一种电容阵列板，其特征在于，所述电容阵列板上设有如权利要求1至4任意一项所述的用于模数转换器的电容阵列的第二子电容阵列；

8.如权利要求7所述的电容阵列板，其特征在于，每所述第二电容单元的第一电容、第二电容、第三电容、以及第四电容与其对应的第二开关沿直线排列；且多个所述第二电容单元平行排布于所述基板。