CN113708768A - 电容阵列、匹配方法及其逐次逼近型模数转换器 - Google Patents
电容阵列、匹配方法及其逐次逼近型模数转换器 Download PDFInfo
- Publication number
- CN113708768A CN113708768A CN202110941386.6A CN202110941386A CN113708768A CN 113708768 A CN113708768 A CN 113708768A CN 202110941386 A CN202110941386 A CN 202110941386A CN 113708768 A CN113708768 A CN 113708768A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- units
- unit
- capacitive
- capacitor units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 262
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000011800 void material Substances 0.000 claims description 5
- 238000005070 sampling Methods 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 52
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种电容阵列、匹配方法及其逐次逼近型模数转换器，电容阵列包括多个电容单元，位于中心区域；多个第一虚拟电容单元，环绕设置在多个电容单元***，第一虚拟电容单元的第一电极和第二电极接地；多个第二虚拟电容单元，环绕设置在多个电容单元***，第二虚拟电容单元位于第一虚拟电容单元和电容单元之间，第二虚拟电容单元的第一电极和第二电极悬空，部分电容单元的第一电极条延伸至与部分电容单元相邻的第二虚拟电容单元中。在提升由多个电容单元构成的采样电容阵列的不同位置处电容值的一致性的情况下，还降低了延伸出电容单元的第一电极条与第一虚拟电容单元之间的寄生电容。并相应提升了逐次逼近暂存器模拟数字转换器的精度。
Description
技术领域
本申请涉及集成电路设计的技术领域，并且更具体地涉及电容阵列、匹配方法及其逐次逼近型模数转换器。
背景技术
逐次逼近暂存器(Successive Approximation Register，SAR)模拟数字转换器(Analog-to-Digital Converter，ADC)具有低功耗、小尺寸等特点，得到了广泛的应用。逐次逼近暂存器模拟数字转换器是一种基于二进制逼近搜索算法的模数转换器，通过采用二进制加权的电容阵列对基准电压进行衰减，进而实现对电容阵列上的总电荷进行二元划分的目的。
电容阵列中包括大量电容器，对于二进制加权的电容阵列而言，最小单元的位电容为单一电容单元，次小单元的位电容包括两个电容单元，其次依次包括四个电容单元、…、直到包括2n-1个电容单元，其中n为逐次逼近暂存器模拟数字转换器的比特分辨率。目前传统的电容阵列中，电容单元的正电极被负电极包围设置，会导致位于电容阵列不同位置处的电容值不一致，进而降低了逐次逼近暂存器模拟数字转换器的精度。
发明内容
有鉴于此，本发明提供一种电容阵列、匹配方法及其逐次逼近型模数转换器，以解决因位于电容阵列不同位置处的电容值存在差异造成的电容阵列中电容失配、逐次逼近暂存器模拟数字转换器的精度下降的技术问题。
根据本发明的第一方面，提供一种电容阵列，包括：
多个电容单元，位于中心区域，各所述电容单元包括极性相反的第一电极条和第二电极条；
多个第一虚拟电容单元，环绕设置在所述多个电容单元***，所述第一虚拟电容单元的第一电极和第二电极接地；
多个第二虚拟电容单元，环绕设置在所述多个电容单元***，所述第二虚拟电容单元位于所述第一虚拟电容单元和所述电容单元之间，所述第二虚拟电容单元的第一电极和第二电极悬空，
其中，部分电容单元的第一电极条延伸至与所述部分电容单元相邻的所述第二虚拟电容单元中。
在一个实施例中，所述部分电容单元包括位于所述中心区域最***的所述电容单元。
在一个实施例中，所述第二虚拟电容单元包括层叠且对立设置的第一电极和第二电极，延伸至所述第二虚拟电容单元中的电容单元的第一电极条与所述第二虚拟电容单元的第一电极和第二电极层叠设置，且位于所述第二虚拟电容单元的第一电极和第二电极之间。
在一个实施例中，所述电容阵列还包括位于电容阵列空缺处的所述第一虚拟电容单元或所述第二虚拟电容单元。
在一个实施例中，所述多个电容单元、多个第一虚拟电容单元、以及多个第二虚拟电容单元之间对称地排列于水平或者垂直方向，所述电容单元与所述第一虚拟电容单元之间至少设置有一个所述第二虚拟电容单元。
在一个实施例中，所述电容单元、所述第一虚拟电容单元和所述第二虚拟电容单元的结构相同。
在一个实施例中，所述第一电极条为正电极，所述第二电极条为负电极。
第二方面，本发明实施例提供一种电容阵列的匹配方法，包括：
在中心区域设置多个电容单元，各所述电容单元包括极性相反的第一电极条和第二电极条；
在所述多个电容单元***环绕设置多个第一虚拟电容单元，所述第一虚拟电容单元的第一电极和第二电极接地；
在所述多个电容单元***环绕设置多个第二虚拟电容单元，所述第二虚拟电容单元位于所述第一虚拟电容单元和所述电容单元之间，所述第二虚拟电容单元的第一电极和第二电极悬空，
其中，部分电容单元的第一电极条延伸至与所述部分电容单元相邻的所述第二虚拟电容单元中。
在一个实施例中，所述部分电容单元包括位于所述中心区域最***的所述电容单元。
在一个实施例中，所述多个电容单元、多个第一虚拟电容单元、以及多个第二虚拟电容单元之间对称地排列于水平或者垂直方向，所述电容单元与所述第一虚拟电容单元之间至少设置有一个所述第二虚拟电容单元。
第三方面，本发明实施例提供一种逐次逼近型模数转换器，包括：
电容阵列，采样基准电压并输出；
比较器，第一输入端连接所述电容阵列的输出端，第二输入端接收输入电压，输出端基于比较结果输出对应的数字量；以及
控制电路，逐次控制电容阵列中的位电容的电极接地或者接收参考电压，
其中，所述电容阵列包括：
多个电容单元，位于中心区域，各所述电容单元包括极性相反的第一电极条和第二电极条；
多个第一虚拟电容单元，环绕设置在所述多个电容单元***，所述第一虚拟电容单元的第一电极和第二电极接地；
多个第二虚拟电容单元，环绕设置在所述多个电容单元***，所述第二虚拟电容单元位于所述第一虚拟电容单元和所述电容单元之间，所述第二虚拟电容单元的第一电极和第二电极悬空，
其中，部分电容单元的第一电极条延伸至与所述部分电容单元相邻的所述第二虚拟电容单元中。
在一个实施例中，所述部分电容单元包括位于所述中心区域最***的所述电容单元。
在一个实施例中，所述多个电容单元、多个第一虚拟电容单元、以及多个第二虚拟电容单元之间对称地排列于水平或者垂直方向，所述电容单元与所述第一虚拟电容单元之间至少设置有一个所述第二虚拟电容单元。
本发明实施例提供的电容阵列结构、匹配方法及其逐次逼近型模数转换器。逐次逼近型模数转换器中包括电容阵列，匹配方法在电容阵列中执行。电容阵列中包括环绕设置在由多个电容单元构成的采样电容阵列的***的多个第一虚拟电容单元以及位于第一虚拟电容单元和采样电容阵列之间的多个第二虚拟电容单元，第一虚拟电容的第一电极和第二电极接地，第二虚拟电容单元的第一电极和第二电极悬空。部分电容单元的第一电极条(正电极)延伸至与其相邻设置的第二虚拟电容单元中。其中部分电容单元的第一电极条(正电极)延伸至电容单元外部以提升由多个电容单元构成的采样电容阵列的不同位置处电容值的一致性。在第一虚拟电容单元(接地电容)与电容单元之间设置第二虚拟电容单元(第一电极和第二电极悬空)，且部分电容单元的第一电极条(正电极)延伸至第二虚拟电容单元中，在提升由多个电容单元构成的采样电容阵列的不同位置处电容值的一致性的情况下，还降低了延伸出电容单元的第一电极条与第一虚拟电容单元之间的寄生电容。并相应提升了逐次逼近暂存器模拟数字转换器的精度。
在另一个实施例中，部分电容包括位于中心区域最***的所述电容单元。上述位于中心区域最***的电容单元的第一电极条延伸至与上述电容单元相邻的第二虚拟电容单元中，使得由多个电容单元构成的采样电容阵列中的边缘位置和中心位置处的电容值大小一致，进而降低了电容阵列中位于不同位置处的电容单元之间的电容值差异，并相应提升了逐次逼近暂存器模拟数字转换器的精度。
在另一个实施例中，电容单元延伸出的第一电极条位于第二虚拟电容单元中的第一电极和第二电极之间，进而避免了部分电容单元延伸出的第一电极条与第一虚拟电容单元之间的寄生电容大幅提升。
在另一个实施例中，在电容阵列的空缺处设置有第二虚拟电容单元或者第一虚拟电容单元，该空缺处位于电容阵列的中心区域或者环绕中心区域的边缘区域中。以使得制造形成电容阵列的工艺过程时可以更均匀地形成电容阵列。更进一步地，电容阵列中的多个电容之间对称地排列于水平或者垂直方向，降低了形成电容阵列的设计复杂度。且电容单元与第一虚拟电容单元之间至少设置有一个第二虚拟电容单元，可以在解决电容阵列中不同位置处电容值一致、以及减小寄生电容的情况下，尽可能的减小电容阵列的面积。更进一步地，电容单元和第一虚拟电容单元的结构相同，进一步地降低了制造工艺复杂度。
附图说明
通过参照以下附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1示出了本发明实施例的电容阵列的结构示意图；
图2示出了本发明实施例的电容阵列的版图图案的示意图；
图3示出了本发明实施例的电容阵列中电容单元的立体结构图；
图4示出了本发明实施例的电容阵列中电容单元的第二层的版图图案的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
图1示出了本发明实施例的电容阵列的结构示意图。图2示出了本发明实施例的电容阵列的版图图案的示意图。图3示出了本发明实施例的电容阵列中电容单元的立体结构图。图4示出了本发明实施例的电容阵列中电容单元的第二层的版图图案的示意图。其中，附图2是为了更好展示位于***的第一虚拟电容单元C1和第二虚拟电容单元C2以及位于中心区域的电容单元C之间的位置关系，因此附图2中的中心区域110中并未示出电容单元C匹配后的各位电容的示意图。需要说明的是，例如通过目标比例删除对应第一电极条以及修正得到与第一电极条对应的极板层图案，可以匹配得到不同电容值得各位电容，本实施例中不对电容单元匹配形成不同位电容的方案做详细说明。
如图1、2所示，电容阵列100包括多个电容单元C、多个第一虚拟电容单元C1和多个第二虚拟电容单元C2。
电容单元C位于电容阵列100的中心区域110，多个电容单元C被匹配构成多个电容值不同的位电容，位电容包含了单一电容单元的位电容、两个电容单元并联匹配构成的位电容、四个电容单元并联匹配构成的位电容、…、以及2n-1个电容单元并联匹配构成的位电容，其中n为正整数。电容单元C包括极性相反的第一电极条和第二电极条。
电容单元C例如为MOM电容，其结构如图3所示。电容单元C包括衬底111、第一层112、第二层113和第三层114。电容单元C中还包括填充在各个层之间以及同一层的电极条之间的绝缘层。衬底111例如为半导体材料层。第二层112经由电介质形成在衬底111上，电介质位于衬底111和第二层112之间。第一层112、第二层113、以及第三层114之间依次层叠设置，第一层112、第二层113、以及第三层114中的每一层例如为金属层。第一层112和第三层114为一个金属极板，其上没有形成任何开口或者镂空。第二层113位于第一层112和第三层114之间，第二层113包括多个电极条。更进一步地，第二层113中包括多个第一电极条和多个第二电极条。第二层113中的第二电极条经由通孔115分别与第一层112和第三层114电连接，第一电极条不与其他层电连接。虽然本实施例中示出了采用在电容单元C的边缘位置设置8个通孔将第二层113的第二电极条电连接到第一层112和第三层114，但是通孔的数量以及位置可以根据实际需要任意设置。在电容单元C中，第一层112、第三层114、以及与第一层112、第三层114电连接的第二层113中的第二电极条作为电容单元C的第一电极(负电极)，第二层112中剩余的第一电极条作为电容单元C的第二电极(正电极)。第一电极和第二电极的极性相反，进而在第一电极和第二电极之间形成电容。在可替换的实施例中，电容单元C中还设置有至少一层保护层，该保护层例如设置在衬底111与第一层112之间和/或设置在第三层114上且远离第二层113。在可替换的实施例中，电容单元C中例如在第一层112和第三层114之间层叠设置有两层版图图案相同的第二层113结构。在可替换的实施例中，上述可替换方案可以根据实际需求自由组合以得到新的电容阵列结构。
如图1、图2所示，第一虚拟电容单元C1环绕设置在由多个电容单元C构成的采样电容阵列的***，第一虚拟电容单元C1的第一电极和第二电极均接地。多个第二虚拟电容单元C2环绕设置在多个电容单元C的***，并且第二虚拟电容单元C2位于第一虚拟电容单元C1和电容单元C之间，第二虚拟电容单元C2的第一电极和第二电极悬空。其中，电容阵列100最***的部分电容单元C，该部分电容单元C的第一电极条延伸至与其相邻的第二虚拟电容单元C2中。也即至少一个与第二虚拟电容单元C2相邻的电容单元C的第一电极条延伸出外部并到达第二虚拟电容单元C2中。其中，更进一步地，图4示出了电容阵列100最***的部分电容单元C的第二层113的版图图案的示意图。如图4所示，第二层113中的多条第二电极条1131和第一电极条1132彼此隔开，第二电极条1131围绕第一电极条1132设置。更进一步地，第二电极条1131位于整个第二层113所处平面的边缘位置，第一电极条1132位于整个第二层113所处平面的中心位置且向外延伸。在本实施例中，第一电极条1132例如为十字型图案，第二电极条1131例如为由“—”和“|”组合后的多种形状之一或者任意集中的排列组合，且第一电极条1132的边缘部分向外延伸且超出了由第二电极条1131围绕形成的图案。
需要说明的是，在本实施例中，电容单元C的第一电极面向电源地，第二电极提供不同的电位进而使得该电容单元C中具备电荷。在可替换的实施例中，电容单元C的第二层113中的第一电极条的形状还还可以是“井”、“丰”、‘卅’字形状。其中，由不同个电容单元C组成得到不容的位电容，每个位电容中的电容单元C的第一电极条彼此连接并连接至同一电位。
在另一个实施例中，部分电容单元C包括了位于中心区域最***的电容单元C。也即，中心区域最***一圈的电容单元C的第一电极条延伸至与之相邻的第二虚拟电容单元C2中。
在另一个实施例中，第二虚拟电容单元C2例如包括相对立设置的第一电极和第二电极，第二虚拟电容单元C2的第一电极和第二电极均悬空，进而第二虚拟电容单元C2的第一电极和第二电极处未提供电位。与第二虚拟电容单元C2相邻设置的电容单元C的第一电极条延伸至第二虚拟电容单元C2中。其中，电容单元C的延伸出外部的第一电极条止于第二虚拟电容单元C2中。其中延伸至第二虚拟电容单元C2中的电容单元C的第一电极条与第二虚拟电容单元C2的第一电极和第二电极层叠设置，且位于第二虚拟电容单元C2的第一电极和第二电极之间。
在另一个实施例中，电容阵列100在电容匹配之后会存在空缺处，空缺处位于电容阵列100的中心区域或者环绕中心区域的边缘区域中。空缺处设置有第二虚拟电容单元C2，可以解决电容阵列电容值不一致的问题。在可替换的实施例中，空缺处设置第一虚拟电容单元C1。更进一步地，电容阵列100中的电容单元C、第二虚拟电容单元C2、以及第一虚拟电容单元C1之间对称地排列于水平或者垂直方向，电容阵列100的形状例如为四边形。其中，在可选的实施例中，电容阵列100的形状例如为正方形。
具体地，第一虚拟电容单元C1、第二虚拟电容单元C2的结构与电容单元C的结构完全相同，以使得电容阵列在半导体制造过程中均匀地形成。在一些实施例中，在多个第二虚拟电容单元中，最***的第二虚拟电容单元C2的第一电极条可以延伸至第一虚拟电容单元C1中，比如延伸至第一虚拟电容单元C1的第一层和第二层之间，且最***的第二虚拟电容单元C2的第一电极条延伸出的长度可以是任意的。在一些实施例中，最***的第二虚拟电容单元C2可以不延伸。
本申请还提出一种电容阵列的匹配方法，包括在中心区域设置多个电容单元C，各电容单元C包括极性相反的第一电极条和第二电极条，电容单元C的结构如上述提供的电容结构。以及在多个电容单元C***环绕设置多个第一虚拟电容单元C1，第一虚拟电容单元C1的第一电极和第二电极接地。以及在多个电容单元C***环绕设置多个第二虚拟电容单元C2，第二虚拟电容单元C2位于第一虚拟电容单元C1和电容单元C之间，第二虚拟电容单元C2的第一电极和第二电极悬空，其中部分电容单元C的第一电极条延伸至与电容单元C相邻的第二虚拟电容单元C2中。更进一步地，部分电容单元C包括位于中心区域最***的电容单元C。
本申请还提出一种逐次逼近型模数转换器，逐次逼近型模拟数字转换器是一种中等至高分辨率的常见结构，常应用于便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等领域。逐次逼近型模拟数字转换器的基本结构包括比较器、电容阵列、以及控制电路。电容阵列采用上述提供的电容阵列100。比较器用于将输入电压和电容阵列中提供的多个输出进行比较并输出对应的数字量。比较器的第一输入端接收输入电压，例如输入电压还可以经由电压保持电路与比较器的第一输入端连接。比较器的第二输入端接收电容阵列的输出端，比较器的输出端输出输入电压对应的数字信号。电容阵列接收基准电压，初始默认设置输出为二分之一的基准电压，随着控制电路逐次控制电容阵列的各位电容的电极接地或者接收参考电压进而控制电容阵列的输出不断变化，直至电容阵列所有位采集结束。进而获得输入电压对应的数字信号，完成模数转换处理。
本领域技术人员可以理解，根据本发明的各个模块或部件可以通过硬件、固件或软件实现。软件例如包括采用JAVA、C/C++/C#、SQL等各种编程语言形成的编码程序。虽然在方法以及方法图例中给出本发明实施例的步骤以及步骤的顺序，但是所述步骤实现规定的逻辑功能的可执行指令可以重新组合，从而生成新的步骤。所述步骤的顺序也不应该仅仅局限于所述方法以及方法图例中的步骤顺序，可以根据功能的需要随时进行确定。例如将其中的某些步骤并行或按照相反顺序执行。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种电容阵列，其中，包括：
多个电容单元，位于中心区域，各所述电容单元包括极性相反的第一电极条和第二电极条；
多个第一虚拟电容单元，环绕设置在所述多个电容单元***，所述第一虚拟电容单元的第一电极和第二电极接地；
多个第二虚拟电容单元，环绕设置在所述多个电容单元***，所述第二虚拟电容单元位于所述第一虚拟电容单元和所述电容单元之间，所述第二虚拟电容单元的第一电极和第二电极悬空，
其中，部分电容单元的第一电极条延伸至与所述部分电容单元相邻的所述第二虚拟电容单元中。
2.根据权利要求1所述的电容阵列，其中，所述部分电容单元包括位于所述中心区域最***的所述电容单元。
3.根据权利要求1所述的电容阵列，其中，所述第二虚拟电容单元包括层叠且对立设置的第一电极和第二电极，延伸至所述第二虚拟电容单元中的电容单元的第一电极条与所述第二虚拟电容单元的第一电极和第二电极层叠设置，且位于所述第二虚拟电容单元的第一电极和第二电极之间。
4.根据权利要求1至3中任一项所述的电容阵列，其中，所述电容阵列还包括位于电容阵列空缺处的所述第一虚拟电容单元或所述第二虚拟电容单元。
5.根据权利要求4所述的电容阵列，其中，所述多个电容单元、多个第一虚拟电容单元、以及多个第二虚拟电容单元之间对称地排列于水平或者垂直方向，所述电容单元与所述第一虚拟电容单元之间至少设置有一个所述第二虚拟电容单元。
6.根据权利要求1所述的电容阵列，其中，所述电容单元、所述第一虚拟电容单元和所述第二虚拟电容单元的结构相同。
7.根据权利要求1所述的电容阵列，其中，所述第一电极条为正电极，所述第二电极条为负电极。
8.一种电容阵列的匹配方法，其中，包括：
在中心区域设置多个电容单元，各所述电容单元包括极性相反的第一电极条和第二电极条；
在所述多个电容单元***环绕设置多个第一虚拟电容单元，所述第一虚拟电容单元的第一电极和第二电极接地；
在所述多个电容单元***环绕设置多个第二虚拟电容单元，所述第二虚拟电容单元位于所述第一虚拟电容单元和所述电容单元之间，所述第二虚拟电容单元的第一电极和第二电极悬空，
其中，部分电容单元的第一电极条延伸至与所述部分电容单元相邻的所述第二虚拟电容单元中。
9.根据权利要求8所述的电容阵列的匹配方法，其中，所述部分电容单元包括位于所述中心区域最***的所述电容单元。
10.根据权利要求8所述的电容阵列的匹配方法，其中，所述多个电容单元、多个第一虚拟电容单元、以及多个第二虚拟电容单元之间对称地排列于水平或者垂直方向，所述电容单元与所述第一虚拟电容单元之间至少设置有一个所述第二虚拟电容单元。
11.一种逐次逼近型模数转换器，其中，包括：
电容阵列，采样基准电压并输出；
比较器，第一输入端连接所述电容阵列的输出端，第二输入端接收输入电压，输出端基于比较结果输出对应的数字量；以及
控制电路，逐次控制电容阵列中的位电容的电极接地或者接收参考电压，
其中，所述电容阵列包括：
多个电容单元，位于中心区域，各所述电容单元包括极性相反的第一电极条和第二电极条；
多个第一虚拟电容单元，环绕设置在所述多个电容单元***，所述第一虚拟电容单元的第一电极和第二电极接地；
多个第二虚拟电容单元，环绕设置在所述多个电容单元***，所述第二虚拟电容单元位于所述第一虚拟电容单元和所述电容单元之间，所述第二虚拟电容单元的第一电极和第二电极悬空，
其中，部分电容单元的第一电极条延伸至与所述部分电容单元相邻的所述第二虚拟电容单元中。
12.根据权利要求11所述的逐次逼近型模数转换器，其中，所述部分电容单元包括位于所述中心区域最***的所述电容单元。
13.根据权利要求11所述的逐次逼近型模数转换器，其中，所述多个电容单元、多个第一虚拟电容单元、以及多个第二虚拟电容单元之间对称地排列于水平或者垂直方向，所述电容单元与所述第一虚拟电容单元之间至少设置有一个所述第二虚拟电容单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110941386.6A CN113708768A (zh) | 2021-08-17 | 2021-08-17 | 电容阵列、匹配方法及其逐次逼近型模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110941386.6A CN113708768A (zh) | 2021-08-17 | 2021-08-17 | 电容阵列、匹配方法及其逐次逼近型模数转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113708768A true CN113708768A (zh) | 2021-11-26 |
Family
ID=78652928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110941386.6A Pending CN113708768A (zh) | 2021-08-17 | 2021-08-17 | 电容阵列、匹配方法及其逐次逼近型模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113708768A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103023504A (zh) * | 2012-12-18 | 2013-04-03 | 中国科学院微电子研究所 | 一种逐次逼近型adc版图结构 |
| CN103532554A (zh) * | 2013-10-23 | 2014-01-22 | 中国电子科技集团公司第二十四研究所 | 电容阵列及其版图设计方法 |
| CN105281772A (zh) * | 2014-07-24 | 2016-01-27 | 上海明波通信技术股份有限公司 | 逐次逼近型模数转换装置的版图结构 |
| CN106253904A (zh) * | 2016-08-04 | 2016-12-21 | 成都博思微科技有限公司 | 一种流水线adc***中采样mom电容的版图设计方法 |
| CN107633128A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 |
| CN109214130A (zh) * | 2018-10-30 | 2019-01-15 | 成都九芯微科技有限公司 | 一种saradc***采样mom电容的版图设计方法 |
| CN113126822A (zh) * | 2021-04-12 | 2021-07-16 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板及显示装置 |
-
2021
- 2021-08-17 CN CN202110941386.6A patent/CN113708768A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103023504A (zh) * | 2012-12-18 | 2013-04-03 | 中国科学院微电子研究所 | 一种逐次逼近型adc版图结构 |
| CN103532554A (zh) * | 2013-10-23 | 2014-01-22 | 中国电子科技集团公司第二十四研究所 | 电容阵列及其版图设计方法 |
| CN105281772A (zh) * | 2014-07-24 | 2016-01-27 | 上海明波通信技术股份有限公司 | 逐次逼近型模数转换装置的版图结构 |
| CN106253904A (zh) * | 2016-08-04 | 2016-12-21 | 成都博思微科技有限公司 | 一种流水线adc***中采样mom电容的版图设计方法 |
| CN107633128A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 |
| CN109214130A (zh) * | 2018-10-30 | 2019-01-15 | 成都九芯微科技有限公司 | 一种saradc***采样mom电容的版图设计方法 |
| CN113126822A (zh) * | 2021-04-12 | 2021-07-16 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3340472A1 (en) | Dac capacitor array and analog-to-digital converter, method for reducing power consumption of analog-to-digital converter | |
| US10707162B2 (en) | Metal-on-metal capacitors | |
| CN1953181B (zh) | 模拟数字转换器 | |
| US10892099B2 (en) | Fringe capacitor for high resolution ADC | |
| CN109474278B (zh) | 基于电荷再分配的超低功耗逐次逼近型模数转换器 | |
| US7873191B2 (en) | Capacitive array | |
| WO2021159671A1 (zh) | 一种电容器及模拟数字转换器芯片 | |
| US20120081243A1 (en) | Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device | |
| US7446365B1 (en) | Fabricated layered capacitor for a digital-to-analog converter | |
| US10249705B2 (en) | Capacitor array structure | |
| US7473955B1 (en) | Fabricated cylinder capacitor for a digital-to-analog converter | |
| CN106462761A (zh) | 电容式指纹传感器 | |
| JP2002517095A (ja) | キャパシタアレイマッチングを向上させるためのキャパシタアレイ構成 | |
| CN212324090U (zh) | 电子电路 | |
| CN113708768A (zh) | 电容阵列、匹配方法及其逐次逼近型模数转换器 | |
| TWI656744B (zh) | 積體電路電容布局 | |
| CN111129304B (zh) | Mom电容器、电容阵列结构及其版图设计方法 | |
| CN114024550A (zh) | 模数转换器和自动化配电设备 | |
| CN106656192A (zh) | 基于栅压自举电路和分段全电容阵列的adc芯片电路 | |
| Zheng et al. | A novel two-split capacitor array with linearity analysis for high-resolution SAR ADCs | |
| CN114726374B (zh) | 一种电容阵列结构 | |
| CN110323334B (zh) | 一种用寄生电容做adc电容的结构及方法 | |
| CN114203442B (zh) | 一种用于高精度电容阵列的电容单元 | |
| JPS58114526A (ja) | 容量分圧回路 | |
| Wei et al. | Research on Capacitance Array Method Applied to 12 bits SAR ADC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 310051 room c1-604, building C, No. 459, Qianmo Road, Xixing street, Binjiang District, Hangzhou, Zhejiang Province Applicant after: Lianyun Technology (Hangzhou) Co.,Ltd. Address before: 6 / F, block C1, spotlight center, 459 Qianmo Road, Binjiang District, Hangzhou City, Zhejiang Province, 310051 Applicant before: MAXIO TECHNOLOGY (HANGZHOU) Ltd. |