CN100594588C - 氮化硅膜形成方法及装置 - Google Patents

氮化硅膜形成方法及装置 Download PDF

Info

Publication number
CN100594588C
CN100594588C CN200510087160A CN200510087160A CN100594588C CN 100594588 C CN100594588 C CN 100594588C CN 200510087160 A CN200510087160 A CN 200510087160A CN 200510087160 A CN200510087160 A CN 200510087160A CN 100594588 C CN100594588 C CN 100594588C
Authority
CN
China
Prior art keywords
gas
processing region
silicon nitride
nitride film
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510087160A
Other languages
English (en)
Other versions
CN1881544A (zh
Inventor
长谷部一秀
冈田充弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1881544A publication Critical patent/CN1881544A/zh
Application granted granted Critical
Publication of CN100594588C publication Critical patent/CN100594588C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种氮化硅膜的形成方法，首先在反应容器的处理区域内通过CVD在被处理基板上堆积氮化硅膜。这里，在第一时间内，向处理区域内供给含有硅烷类气体的第一处理气体和含有氮化气体的第二处理气体，同时，将处理区域设定为第一温度及第一压力。然后，在处理区域内氮化氮化硅膜的表面。这里，在比第一时间短的第二时间内，向处理区域内不供给所述第一处理气体，而是供给含有氮化气体的表面处理气体，同时，将处理区域设定为第二温度及第二压力。

Description

氮化硅膜形成方法及装置
技术领域
本发明涉及用于在半导体晶片等被处理基板上形成氮化硅膜的方法及装置，特别是涉及在半导体处理中所利用的成膜技术。这里，所谓半导体处理是指：通过在晶片、LCD(Liquid Crystal Display(液晶显示装置))或者FPD(Flat Panel Display(平板显示装置))用的玻璃基板等被处理基板上以规定图样形成半导体层、绝缘层、导电层等，为制造在该被处理基板中所包括的半导体装置、连接在半导体装置上的配线、电极等构造物而实施的各种处理。
背景技术
在构成半导体集成电路的半导体装置的制造中，在被处理基板上，例如在半导体晶片上实施成膜、蚀刻、氧化、扩散、改质、退火、除去自然氧化膜等各种处理。在(日本专利)特开2004-6801号公报中公开有在纵型的(所谓的“分批式的”)热处理装置中的这种半导体处理方法。在该方法中，首先将半导体晶片从晶片盒移载于纵型的晶片舱上并被多段支持，在晶片盒中，例如可以装入25片晶片，晶片舱中可以载置30～150片晶片。然后，从处理容器的下方将晶片舱装载在其内部，同时，将处理容器密封。然后，在处理气体的流量、处理压力、处理温度等各种处理条件得到了控制的状态下，进行特定的热处理。
近年来，伴随着半导体集成电路的更高集成化以及高细微化，期望减轻半导体装置的制造工序中的热履历(鉴于成膜材料的耐温度特性)，提高装置的特性。即使在纵型的处理装置中，也期望改良响应这种要求的半导体处理方法。例如，存在采用即使在比较低的温度下也容易分解的成膜气体的趋势，作为这种气体，例如，已众所周知有HCD或者DCS等。
例如，在采用HCD形成作为绝缘膜的氮化硅膜(SiN)的情况下，同时向被真空排气的反应容器的处理区域内供给HCD气体和氨气体。与此同时，将处理区域例如加热到500℃左右，利用处理气体的热分解反应，通过CVD(Chemical Vapor Deposition)在半导体晶片上形成氮化硅膜。这样形成的氮化硅膜例如多用于接触式制动膜等。采用HCD气体的成膜处理在比较低的温度下也可以进行成膜处理，因此，具有这样的优点：即，对在前工序中形成的薄膜材料等所给予的热损伤非常地少。可是，本发明人等发现，在这样形成的氮化硅膜上，存在产生微粒这样的问题。
发明内容
本发明的目的在于提供一种能够抑制从氮化硅膜上产生微粒的氮化硅膜的形成方法及装置。
本发明的第一方面，为一种氮化硅膜的形成方法，包括：
在反应容器的处理区域内，通过CVD在被处理基板上堆积氮化硅膜的工序；这里，在第一时间内，向上述处理区域内供给含有硅烷类气体的第一处理气体和含有氮化气体的第二处理气体，同时，将上述处理区域设定为第一温度以及第一压力；和
在上述处理区域内，氮化上述氮化硅膜的表面的工序；这里，在比第一时间短的第二时间内，向上述处理区域内不供给上述第一处理气体，而是供给含有氮化气体的表面处理气体，同时，将上述处理区域设定为第二温度以及第二压力。
本发明的第二方面，为一种氮化硅膜的形成装置，其特征在于，包括：
具有收纳被处理基板的处理区域的处理容器；
在上述处理区域内支撑上述被处理基板的支撑构件；
加热上述处理区域内的上述被处理基板的加热器；
对上述处理区域内进行排气的排气***；
向上述处理区域供给含有硅烷类气体的第一处理气体的第一处理气体供给***；
向上述处理区域供给含有氮化气体的第二处理气体的第二处理气体供给***；
向上述处理区域供给含有氮化气体的表面处理气体的表面处理气体供给***；和
控制上述装置的动作的控制部；
上述控制部运行下述工序：
在上述处理区域内通过CVD在上述被处理基板上堆积氮化硅膜的工序；这里，在第一时间内，向上述处理区域内供给第一处理气体和第二处理气体，同时，将上述处理区域设定为第一温度以及第一压力；和
在上述处理区域内氮化上述氮化硅膜的表面的工序；这里，在比第一时间短的第二时间内，向上述处理区域内不供给上述第一处理气体，而是供给上述表面处理气体，同时，将上述处理区域设定为第二温度以及第二压力。
本发明的第三方面，为一种在含有用于在处理器中运行的程序指令的计算机上可读取的存储媒体；
上述程序指令在由处理器运行时，在氮化硅膜的形成装置内运行下述工序：
在反应容器的处理区域内，通过CVD在被处理基板上堆积氮化硅膜的工序；在此，在第一时间内，向上述处理区域内供给含有硅烷类气体的第一处理气体和含有氮化气体的第二处理气体，同时，将上述处理区域设定为第一温度以及第一压力；和
在上述处理区域内氮化上述氮化硅膜的表面的工序；这里，在比第一时间短的第二时间内，向上述处理区域内不供给上述第一处理气体，而是供给含有氮化气体的表面处理气体，同时，将上述处理区域设定为第二温度以及第二压力。
本发明的其它目的以及优点将在下述实施方式中进行说明。通过下述说明或者具体实施方式可以明显获知其中一部分。本发明的目的以及其优点将通过下述的特别的实施方式与组合而获知。
附图说明
本发明内容中的附图用于表示本发明的优选方式，加之上述的概括说明以及下述的具体实施方式的说明，以便对本发明的目的进行说明。
图1为表示涉及本发明第一实施方式的成膜装置(纵型CVD装置)的截面图。
图2为表示图1所示的装置的一部分的横截面图。
图3为表示涉及第一实施方式的成膜方法中的气体供给以及RF(高频)施加方式的时序图。
图4为表示涉及本发明第二实施方式的成膜装置(纵型CVD装置)的截面图。
图5为表示涉及第二实施方式的成膜方法中的气体供给以及RF(高频)施加方式的时序图。
图6为表示主控制部构造的简要框图。
具体实施方式
本发明人等在本发明的开发过程中，就现有的通过CVD来形成氮化硅膜的方法中所存在的问题进行了研究。其结果，本发明人等得出了如下所述的见解。
当通过目前的CVD方法在半导体晶片上形成硅氮化膜时，在成膜完成后，即使检查晶片表面，也几乎发现不出存在颗粒。可是，如果将其长时间放置于洁净的空气中，例如放置几个小时左右，则在晶片表面上会附着或者产生数万个颗粒或者颗粒状的粒子。对于这种现象来说，即使将成膜后的晶片放置在洁净度非常高的洁净空气中也会发生。
为了调查此问题，通过目前的CVD方法在半导体晶片上形成硅氮化膜，随后立即将晶片放入充填有N2气体等惰性气体的小型容器、即SUMIFU BOX(商标)中等，并在密闭状态下进行观察。其结果，在SUMIFU BOX内并未发现产生那么多的颗粒。可是，如果将晶片从SUMIFU BOX取出，放到洁净空气的大气中，则一取出就同时出现上述那样的颗粒急剧地在晶片表面产生这样的现象。即，确认了在半导体处理中，即使为晶片待机用而使用SUMIFU BOX，也不能解决上述颗粒产生的问题。
进一步调查该问题发现：对于通过目前的方法所形成的淡化硅膜来说，从表面发生以SiH或SiH2等为主要成分的脱气，其与氧气等反应而产生了颗粒。即，上述产生颗粒问题的起因在于，因淡化硅膜的表面未被完全地氮化而产生的气体成分。对此，如果在氮化硅膜表面的Si-H结合的大部分变换为Si-N结合之前，进一步氮化处理表面，则残留在表面的气体成分会消失。因此，即使将氮化硅膜暴露于大气当中，也不会产生脱气，从而在晶片表面不会产生颗粒。
下面，就根据这种见解所构成的本发明的实施方式，在参照附图的同时进行说明。另外，在以下的说明中，关于具有大致同一功能以及结构的构造构件，标注同一符号，仅在需要时进行重复的说明。
第一实施方式
图1为表示涉及本发明第一实施方式的成膜装置(纵型CVD装置)的截面图。图2为表示图1所示的装置的一部分的横截面图。该成膜装置2构成为，使用含有作为硅烷类气体的HCD气体的原料气体(第一处理气体)和含有作为氮化气体的氨(NH3)气体的支援气体(第二处理气体)来堆积氮化硅膜(SiN)。
成膜装置2具有下端敞口的带有天井的圆筒状的处理容器4，在内部设置有用来收纳隔开间隔而被累放的多个半导体晶片(被处理基板)并进行处理的处理区域5。整个处理容器4例如由石英制成。在处理容器4内的天井部位配置有石英制成的天井板6来进行密封。在处理容器4的下端开口部位，通过O形圈等密封构件10连结有形成为圆筒状的总管8。
总管8例如由不锈钢制成，支撑处理容器4的下端。石英制成的晶片舱12通过总管8的下端开口来进行升降，通过这样来对处理容器4进行晶片舱12的装载或者卸载。在晶片舱12中，作为被处理基板，多段地载置有多片半导体晶片W。例如，在本实施方式中，在晶片舱12的支柱12A上，能够以大致相等的间距而多层地支撑例如50～100片左右的直径为300mm的晶片W。
晶片舱12通过石英制成的保温筒14而被载置在操作台16上。操作台16被支撑在贯通开闭总管8的下端开口的例如不锈钢制成的盖体18的旋转轴20上。
在旋转轴20的贯通部位，例如设置有密封磁性流体22，在密封旋转轴20同时可旋转地被支撑。在盖体18的周边部和总管8的下端部例如设置有由O形圈等制成的密封构件24，以保持容器内的密封性。
旋转轴20被安装在例如支撑于晶片舱升降机等升降机构25上的臂柄26的前端。通过升降机构25而使晶片舱12以及盖体18等一体地升降。另外，也可以将操作台16固定在盖体18一侧来设置，不会使晶片舱12旋转地来进行晶片W的处理。
总管8的侧部与用于向处理容器4内的处理区域5供给特定处理气体的气体供给部连接。气体供给部包括支援气体供给***(第二处理气体供给***以及表面处理气体供给***)28、原料气体供给***(第一处理气体供给***)30以及惰性气体供给***32。作为成膜用原料气体，原料气体供给***30例如供给硅烷类气体的HCD(二氯硅烷)气体。作为支援气体(作为与原料气体反应的第二处理气体或者处理氮化硅膜的表面的表面处理气体)，支援气体供给***28例如供给氨(NH3)气体。作为惰性气体，惰性气体供给***32例如供给N2气体。根据需要，在原料气体以及支援气体中混入适量的运载气体，但是下面为了使说明容易，对运载气体并没有提及。
具体地说，支援气体供给***28具有成为表面处理气体供给***的一部分的第一气体喷嘴34和成为与原料气体反应的第二处理气体的供给***的一部分的第二气体喷嘴35。第一气体喷嘴34通过由向内侧贯通总管8的侧壁并向上方弯曲延伸的石英管制成的气体分散喷嘴34所构成。在气体分散喷嘴34上，沿着其长度方向(上下方向)且跨过晶片舱12上的晶片W的整体并隔开特定的间隔而形成有多个气体喷射孔34A。各气体喷射孔34A以向着晶片舱12上的多片晶片W形成平行的气体气流的方式而在水平方向上大致均匀地供给支援气体。另一方面，第二气体喷嘴35通过由向内侧贯通总管8的侧壁并在处理区域5的下方敞开开口35A的石英管制成的短的气体喷嘴所构成。
原料气体供给***30具有由向内侧贯通总管8的侧壁并在处理区域5的下方敞开开口36A的石英管制成的短的气体喷嘴36。惰性气体供给***32具有由向内侧贯通总管8的侧壁并在处理区域5的下方敞开开口38A的石英管制成的短的气体喷嘴38。其中，在图1中，虽然气体喷嘴36、38表示为与气体喷嘴34、35相对的位置，但是，实际上，气体喷嘴36、38也可以配置在与气体喷嘴34、35相同的一侧。
喷嘴34、35通过气体供给管线(气体通路)42、43而连接在共通的NH3气体的气体源28S上。另外，喷嘴36、38通过气体供给管线(气体通路)44、46而分别连接在HCD气体以及N2气体的气体源30S、32S上。在气体供给管线42、43、44、46上配置有开闭阀42A、43A、44A、46A和如质量流控制器那样的流量控制器42B、43B、44B、46B。这样，NH3气体、HCD气体及N2气体可以分别地一边被控制流量一边被供给。
在处理容器4的一部分侧壁上，沿着其高度方向而配置有气体激发部50。在与气体激发部50相对的处理容器4的相反一侧，为了真空排气其内部气体而设置有例如通过削去处理容器4的侧壁所形成的细长排气口52。
具体地说，气体激发部50具有沿着上下方向以特定宽度削去处理容器4的侧壁而形成的上下细长的开口54。开口54由密封地焊接接合在处理容器4的外壁上的石英制盖体56所掩盖。盖体56以向处理容器4的外侧突出的方式而形成截面凹状，且具有上下细长的形状。
根据该构造而形成了从处理容器4的侧壁突出并向处理容器4内开口的气体激发部50。即，气体激发部50的内部空间与处理容器4内的处理区域5相连通。开口54在上下方向上足够地长，使得在高度方向上能够掩盖住保持在晶片舱12内的所有晶片W。
在盖体56的两侧壁的外侧面上，沿着其长度方向(上下方向)以互相相对的方式而配置有细长的一对电极58。电极58通过给电线62而与等离子体产生用的高频电源60连接。通过向电极58施加例如13.56MHz的高频电压，而在一对电极58间产生用于激发等离子体的高频电场。其中，高频电压的频率不限于13.56MHz，也可以使用其他频率，例如使用400kHz等。
对于气体分散喷嘴34来说，在比晶片舱12上的最下层位置的晶片W还低的位置，向处理容器4的半径方向外方弯曲。其后，气体分散喷嘴34在气体激发部50内的最里面(离处理容器4的中心最远的部分)的位置垂直地立起。如图2所示，气体分散喷嘴34被设置在比夹在一对对向电极58之间的区域(高频电场最强的位置)，即比实际产生主要等离子体的等离子体产生区域PS更靠向外侧的位置。含有从气体分散喷嘴34的气体喷射孔34A喷射的NH3气体的支援气体(表面处理气体)向等离子体产生区域PS而被喷射，在这里被激发(分解或者活性化)，在该状态下向晶片舱12内的晶片W进行供给。
在盖体56的外侧安装有例如由石英制成的绝缘保护盖64，从而将其掩盖。在绝缘保护盖64的外侧与电极58相对的部分，配置有由制冷剂通路构成的冷却机构(未图示)。通过向制冷剂通路中流动例如被冷却的氮气来冷却电极58。其中，在绝缘保护盖64的外侧，为了掩盖其来防止高频泄露而配置有护罩(未图示)。
另一方面，在与气体激发部50相对设置的排气口52上，以掩盖住其的方式而通过焊接来安装由石英制成的形成截面为“”字状的排气口盖体66。排气口盖体66沿着处理容器4的侧壁向上方延伸，在处理容器4的上方形成气体出口68。在气体出口68上连接配置有真空泵等的真空排气***GE。
以包围住处理容器4得方式来配置加热处理容器4内的气体以及晶片W的加热器70。在处理容器4内的排气口的附近配置有用于控制加热器70的热电偶(未图示)。
另外，成膜装置2具有控制整个装置动作的由计算机等构成的主控制部48。主控制部48根据预先储存在其附属存储部的成膜处理的处理程序例如形成的膜的膜厚或组成来进行后述成膜处理。在该存储部内，处理气体流量和膜的膜厚或者组成之间的关系作为控制数据而被预先存入。因此，主控制部48根据这些存储的处理程序或者控制数据而能够控制升降机构25、气体供给***28、30、32、排气***GE、气体激发部50、加热器70等。
下面，对使用图1所示的装置进行的成膜方法进行说明。概略地说，在该成膜方法中，首先向收纳有晶片W的处理区域5内供给含有硅烷类气体的原料气体(第一处理气体)和含有氮化气体的支援气体(第二处理气体)，通过CVD在晶片W上堆积氮化硅膜(堆积工序)。然后，在激发的状态下向处理区域5内供给(向处理区域5内不供给原料气体)含有氮化气体的表面处理气体(兼用支援气体)，氮化氮化硅膜的表面(表面氮化工序)。
首先，将保持有多片例如50～100片的300mm尺寸的晶片W的常温晶片舱12装载在设定为规定温度的处理容器4内。接下来，真空排气处理容器4内部，维持为规定处理压力，同时，使晶片温度上升，并稳定在成膜用的处理温度。
然后，进行在晶片W上堆积氮化硅膜的膜堆积工序。在此，一边真空排气处理容器4内部，一边分别地对含有HCD气体的原料气体和含有NH3气体的支援气体进行控制流量一边从气体分散喷嘴36、35进行供给。此时，不使用气体分散喷嘴34，只通过气体喷嘴35从处理区域5的下方供给原料气体。此外，也可以通过气体喷嘴35从处理区域5的下方供给原料气体。在由真空排气***GE进行的真空排气的作用下，原料气体以及支援气体一边在处理区域5内向上方移动，一边流过支撑在旋转的晶片舱12上的晶片W之间。此时，原料气体以及支援气体发生热分解反应，通过CVD在晶片W上形成氮化硅膜。其中，在膜堆积工序中，根据需要，同时从惰性气体供给***32的气体喷嘴38供给N2气体。
在完成了膜堆积工序之后，进行排除处理容器4内的残留气体的清洗工序。在此，一边继续真空排气，一边从气体喷嘴38向处理容器4内供给N2气体作为清洗气体。
在完成了循环清洗工序之后，进行氮化氮化硅膜的表面的表面氮化工序。在此，在停止供应原料气体的状态下，作为表面处理气体，向处理容器4内供给含有NH3气体的支援气体。此时，不使用气体喷嘴35，支援气体仅通过气体分散喷嘴34从处理区域5的侧部进行供给。另外，为了促进氮化处理，使气体激发部处于打开状态来激发支援气体。其中，即使在表面氮化工序中，根据需要，也同时从惰性气体供给***32的气体喷嘴38供给N2气体。
在表面氮化工序中，从气体分散喷嘴34的气体喷射孔36A供给的支援气体(表面处理气体)，在通过一对电极58间的等离子体产生区域PS时，选择性地被激发，其一部分被等离子体化。此时，生成例如N*、NH*、NH2 *、NH3 *(记号(*)表示原子团)等原子团(活性种)。这些原子团从气体激发部50的开口54向处理容器4的中心流出，在层流状态下供给晶片W相互之间。这样，通过被供给的原子团，晶片W上的硅氮化膜的表面被氮化，残留在表面的膜中的Si-H结合的大部分转换为Si-N结合，气体成分消失。
图3为表示涉及第一实施方式的成膜方法中的气体供给以及RF的施加方式的时序图。如图3所示，首先，进行膜堆积工序。在此，一边持续进行真空排气，一边向处理容器4内供给原料气体(图3中表示为HCD)以及支援气体(图3中表示为NH3)(参照图3(A)及图3(B))。通过气体喷嘴36、35从处理区域5的下方供给的原料气体以及支援气体在处理区域5内上升，在此期间，通过CVD在晶片W的表面形成氮化硅膜。其中，此时，根据需要，从气体喷嘴38也同时供给惰性气体(图3中表示为N2)(参照图3(C))。该CVD处理在晶片W的温度不那么高、以比较低的温度来进行。
在完成低温CVD所进行的膜堆积工序之后，进行循环清洗工序，排除残留在处理容器4内的处理气体。这里，一边继续真空排气，一边以脉冲状多次重复从气体喷嘴38进行的N2气体供给和停止(参照图3(C))。
在完成循环清洗工序之后，进行表面氮化工序来氮化氮化硅膜的表面。在此，一边继续真空排气，一边从向处理容器4内的上方延伸的氮化气体分散喷嘴34的各气体喷射孔34A而并不是从氮化气体喷嘴35来供给作为表面处理气体的含有NH3气体的支援气体。此时，通过打开高频电源60，产生等离子体(参照图3(D))，以此来活性化NH3气体。通过该被活性化的NH3气体，使氮化硅膜的表面大致被完全地氮化。其中，此时，根据需要，可以从气体喷嘴38也同时供给惰性气体(参照图3(C))。
在以往的成膜方法中，在完成氮化硅膜的成膜处理之后，从晶片表面产生以SiH或者SiH2等为主要成分的脱气，其与氧气等反应而产生微粒。与此相反，如本实施方式那样，通过氮化处理氮化硅膜的表面，使残留在表面的膜中的Si-H结合的大部分转换为Si-N结合，从而气体成分消失。在此情况下，即使将氮化硅膜暴露于大气中，由于也不发生脱气，所以在晶片表面不会产生微粒。
本实施方式中，膜堆积工序中的处理条件如下所述。HCD气体的流量在5～50sccm的范围内，例如为20sccm。NH3气体的流量在100～5000sccm的范围内，例如为2000sccm。处理压力在13～1330Pa的范围内，例如为200Pa(1.5Torr)。处理温度为550℃以下，例如为480℃。如果该处理温度超过550℃而变得太高，则膜质虽然变好，但是，由于晶片底层的材料会受到热损伤，所以并不理想。另外，处理温度的下限值为300℃左右，如果温度比这还低，则膜本身不能形成。另外，处理时间依存于定为目标的膜厚，例如，当目标膜厚为35nm时为40分钟左右。
本实施方式中，表面氮化工序中的处理条件如下所述。NH3气体的流量在100～5000sccm的范围内，例如为2000sccm(与膜堆积工序相同)。如果NH3气体的流量比上述下限值少，则氮化会变得不充分。此外，在NH3气体的流量为上限值以上的情况下，由于氮化反应过于饱和而浪费了气体。处理压力在13Pa(0.1Torr)～2660Pa(20Torr)的范围内，例如为13.3Pa。如果处理压力比13Pa小，则压力过低而使得氮化不能充分地进行。另外，如果处理压力比2660Pa高，则等离子体本身不能产生。处理温度在上述膜堆积工序的温度以下，最好与膜堆积工序的温度相同，使得不会在升降温操作上浪费时间。另外，表面氮化工序的处理时间T1比膜堆积工序的时间足够短。但是，处理时间T1在1分钟以上，例如10分钟。如果处理时间T1小于1分钟，则不能充分进行氮化。
(实验一)
为了评价第一实施方式，进行了实验一。作为比较例，通过目前的CVD成膜方法在晶片的表面上形成氮化硅膜，将该晶片在清洁空气中放置了8小时。其结果，初期数值是微粒为13个，8小时后增加至17663个。另一方面，作为第一实施方式的实施例，在晶片的表面堆积氮化硅膜之后立即进行表面氮化，将该晶片在清洁空气中放置了8小时。其结果，初期数值是微粒为30个，8小时后增加至41个。因此，能够确认：根据第一实施方式可以大幅度抑制微粒的产生。
在第一实施方式中，作为成膜装置2，具有一体地将形成等离子体的激发部50组装在处理容器4上的构造。代替之，也可以将激发部50与处理容器4另外设置，在处理容器4的外部预先激发(即远距离等离子体)NH3气体，再向处理容器4内供给该激发NH3气体。
第二实施方式
图4为表示涉及本发明第二实施方式的成膜装置(纵型CVD装置)的截面图。上述表面氮化工序并不是以等离子体来活性化氮化气体，而是可以通过提高氮化气体的压力来促进氮化而进行的。第二实施方式根据这种观点来构造。
如图4所示，对于该成膜装置的处理容器80来说，在图1中相当于总管8的部分也全部一体地以石英构造的单管构造。处理容器80成形为完全的圆筒体状，并没有设置产生在图1所示的构造中所使用的等离子体的气体激发部50以及与其关联的构造物或者排气盖66。支援气体供给***28不具有图1所示的气体分散喷嘴34，而仅具有直管状的氮化气体喷嘴35。向处理容器4的底部供给的NH3气体以及HCD气体一边接触晶片W，一边在该处理容器80内上升，不会被横着吸引(参照图1)，并从设置在天井部的气体出口68被排出到容器外部。
图5为表示涉及第二实施方式的成膜方法中的气体供给以及RF(高频)施加方式的时序图。如图5所示，该成膜方法中，膜堆积工序以及循环清洗工序与图3所示的成膜方法的相同。与此相反，在表面氮化工序中，将含有NH3气体的支援气体(图5中表示为NH3)作为表面处理气体进行供给，另外，根据需要供给N2气体，不会产生等离子体，进行氮化硅膜的表面氮化处理。即，支援气体在膜堆积工序(作为第二气体被供给)以及表面氮化工序(作为表面处理气体被供给)中，实质上以相同的活性化条件而被供给到处理区域5内。
可是，在表面氮化工序中，为了促进氮化反应，提高处理容器80内的压力(参照图5(D))。此时的处理压力如为2660Pa(20Torr)以上就足够了，例如为120Torr。如果该处理压力比20Torr小，则氮化处理不充分。另外，表面氮化工序的处理时间T1与膜堆积工序相比非常短。但是，处理时间T1在1分钟以上，例如为10分钟。
(与第一以及第二实施方式共通的事项以及其变更例)
如上所述，对于第一以及第二实施方式中，如上所述，是基于处理程序并在主控制部48的控制下而实行的。图6为表示主控制部构造的简要框图。主控制部48具有CPU210，而存储部212、输入部214、输出部216等连接在其上面。在存储部212中存储有处理程序以及加工工艺。输入部214包括用于与使用者对话的输入装置，例如键盘或者指示设备以及存储媒体的驱动部等。输出部216输出用于控制处理装置的各机器的控制信号。在图6中还一并表示有可在计算机上安装或者卸下的存储媒体218。
对的语上述实施方式的方法来说，作为用于在处理器上运行的程序指令，通过写入由计算机可读取的存储媒体，而可以适用于各种半导体处理装置。或者，这种程序指令，通过通信媒体进行传送，而可以适用于各种半导体处理装置。存储媒体例如为磁盘(软盘)、硬盘(一例为存储部212中所包括的硬盘等)、光盘(CD、DVD等)、磁光盘(MO等)、半导体存储器等。控制半导体装置的动作的计算机，读入存储在存储媒体中的程序指令，通过使其在处理器上运行来实行上述方法。
在第一实施方式及二中，作为硅烷类气体采用HCD气体，作为氮化气体采用NH3气体。关于这点，作为原料气体，可以选自二氯硅烷(DCS)、六氯乙硅烷(HCD)、甲硅烷(SiH4)、乙硅烷(Si2H6)、六甲基二硅氨烷(HMDS)、四氯硅烷(TCS)、乙硅烷基氨(DSA)、三硅烷基氨(TSA)、双叔丁基氨基硅烷(BTBAS)中的一种或者两种以上。
在第一实施方式及二中，作为氮化气体可以采用NH3气体、氮气。另外，在膜堆积工序(第二处理气体)和表面氮化工序(第一处理气体)中也可以使用不同的氮化气体。另外，在将本发明适用于形成氧化氮硅膜的情况下，作为支援气体，可以采用一氧化二氮(N2O)、一氧化氮(NO)这样的氧化氮气体。作为被处理基板，并不限定于半导体晶片，也可以是LCD基板、玻璃基板等其他基板。
对于本领域的技术人员而言，有关本发明的补充优点以及修改很容易获得。因此，本发明并不局限于上述的详细说明和优选实施方式。在本发明的宗旨以及范围之内的各种修改也应属于本发明的权利要求之内。

Claims (14)

1.一种氮化硅膜的形成方法，其特征在于，包括：
在反应容器的处理区域内，通过CVD在被处理基板上堆积氮化硅膜的工序；此处，在第一时间内，向所述处理区域内供给含有硅烷类气体的第一处理气体和含有氮化气体的第二处理气体，同时，将所述处理区域设定为第一温度以及第一压力，并且在该工序中不产生等离子体；和
在所述处理区域内，氮化所述氮化硅膜的表面的工序；此处，在比第一时间短的第二时间内，向所述处理区域内不供给所述第一处理气体，而是供给含有氮化气体的表面处理气体，同时，将所述处理区域设定为第二温度以及第二压力，其中，在通过激发机构激发所述表面处理气体的状态下，
所述第一温度为550℃以下，
所述第二温度与所述第一温度相同或者比其低，
所述第一压力为13Pa(0.1Torr)～1330Pa(10Torr)，
所述第二压力为13Pa(0.1Torr)～2660Pa(20Torr)，
所述第二时间为1分钟以上。
2.如权利要求1所述的方法，其特征在于：
所述第二处理气体的所述氮化气体和所述表面处理气体的所述氮化气体为相同的氮化气体。
3.如权利要求1所述的方法，其特征在于：
所述第二处理气体和所述表面处理气体在相同的活性化条件下被供给到所述处理区域内。
4.如权利要求1所述的方法，其特征在于：
所述激发机构具有，在与所述处理区域连通的空间内，设置在所述表面处理气体的供给口和所述基板之间的等离子体产生区域，在氮化所述氮化硅膜的表面的工序中，所述表面处理气体在通过所述等离子体产生区域时被激发。
5.如权利要求4所述的方法，其特征在于：
在所述处理区域内，在上下设置间隔而累放的状态下收纳有多个被处理基板，所述供给口跨过所述多个被处理基板沿着上下方向配列设置，能够相对所述多个被处理基板形成平行的气流，具有多个气体喷射孔。
6.如权利要求5所述的方法，其特征在于：
在所述处理区域的下方设置所述第二处理气体的下侧供给口，在堆积所述氮化硅膜的工序中，所述第二处理气体从所述下侧供给口被供给。
7.如权利要求1所述的方法，其特征在于：
所述硅烷类气体选自二氯硅烷(DCS)、六氯乙硅烷(HCD)、甲硅烷(SiH4)、乙硅烷(Si2H6)、六甲基二硅氨烷(HMDS)、四氯硅烷(TCS)、乙硅烷基氨(DSA)、三硅烷基氨(TSA)、双叔丁基氨基硅烷(BTBAS)中的一种以上的气体，所述第二处理气体的所述氮化气体和所述表面处理气体的所述氮化气体选自氨、氮气中的一种以上的气体。
8.一种氮化硅膜的形成装置，其特征在于，包括：
具有收纳被处理基板的处理区域的处理容器；
在所述处理区域内支撑所述被处理基板的支撑构件；
加热所述处理区域内的所述被处理基板的加热器；
对所述处理区域内进行排气的排气***；
向所述处理区域供给含有硅烷类气体的第一处理气体的第一处理气体供给***；
向所述处理区域供给含有氮化气体的第二处理气体的第二处理气体供给***；
向所述处理区域供给含有氮化气体的表面处理气体的表面处理气体供给***；和
控制所述装置的动作的控制部，其中，
所述控制部如下运行：
在所述处理区域内，通过CVD在所述被处理基板上堆积氮化硅膜的工序；此处，在第一时间内，向所述处理区域内供给第一处理气体和第二处理气体，同时，将所述处理区域设定为第一温度以及第一压力，并且在该工序中不产生等离子体；和
在所述处理区域内，氮化所述氮化硅膜的表面的工序；此处，在比第一时间短的第二时间内，向所述处理区域内不供给所述第一处理气体，而是供给所述表面处理气体，同时，将所述处理区域设定为第二温度以及第二压力，其中，在通过激发机构激发所述表面处理气体的状态下，
所述第一温度为550℃以下，
所述第二温度与所述第一温度相同或比其低，
所述第一压力为13Pa(0.1Torr)～1330Pa(10Torr)，
所述第二压力为13Pa(0.1Torr)～2660Pa(20Torr)，
所述第二时间为1分钟以上。
9.如权利要求8所述的装置，其特征在于：
所述第二处理气体的所述氮化气体和所述表面处理气体的所述氮化气体为相同的氮化气体。
10.如权利要求8所述的装置，其特征在于：
所述第二处理气体和所述表面处理气体在相同的活性化条件下被供给到所述处理区域内。
11.如权利要求8所述的装置，其特征在于：
所述激发机构具有，在与所述处理区域连通的空间内，设置在所述表面处理气体的供给口和所述基板之间的等离子体产生区域，在氮化所述氮化硅膜的表面的工序中，所述表面处理气体在通过所述等离子体产生区域时而被激发。
12.如权利要求11所述的装置，其特征在于：
所述等离子体产生区域具有通过附设在所述处理容器上的电极及以高频电源，在所述供给口和所述基板之间形成的高频电场。
13.如权利要求11所述的装置，其特征在于：
在所述处理区域内，在上下设置间隔而累放状态下，收纳有多个被处理基板，所述供给口跨过所述多个被处理基板沿着上下方向上配列设置，能够相对所述多个被处理基板形成平行的气流，具有多个气体喷射孔。
14.如权利要求13所述的装置，其特征在于：
在所述处理区域的下方设置所述第二处理气体的下侧供给口，在堆积所述氮化硅膜的工序中，所述第二处理气体从所述下侧供给口被供给。
CN200510087160A 2004-07-27 2005-07-27 氮化硅膜形成方法及装置 Expired - Fee Related CN100594588C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004219341 2004-07-27
JP2004219341 2004-07-27
JP2005173036 2005-06-13
JP2005173036A JP2006066884A (ja) 2004-07-27 2005-06-13 成膜方法、成膜装置及び記憶媒体

Publications (2)

Publication Number Publication Date
CN1881544A CN1881544A (zh) 2006-12-20
CN100594588C true CN100594588C (zh) 2010-03-17

Family

ID=36099794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510087160A Expired - Fee Related CN100594588C (zh) 2004-07-27 2005-07-27 氮化硅膜形成方法及装置

Country Status (5)

Country Link
US (1) US7427572B2 (zh)
JP (1) JP2006066884A (zh)
KR (2) KR100974969B1 (zh)
CN (1) CN100594588C (zh)
TW (1) TWI349311B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228150B2 (ja) * 2005-03-23 2009-02-25 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
US20070259111A1 (en) * 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
US8741788B2 (en) * 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
JP5869923B2 (ja) * 2012-03-09 2016-02-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN102659086B (zh) * 2012-05-04 2014-08-20 中国人民解放军国防科学技术大学 一种氮化硅纳米纤维毡的制备方法
US9064694B2 (en) 2012-07-12 2015-06-23 Tokyo Electron Limited Nitridation of atomic layer deposited high-k dielectrics using trisilylamine
JP6017396B2 (ja) * 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
US10515796B2 (en) * 2017-11-21 2019-12-24 Applied Materials, Inc. Dry etch rate reduction of silicon nitride films
JP6946989B2 (ja) * 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP7330091B2 (ja) * 2019-12-24 2023-08-21 東京エレクトロン株式会社 成膜方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840600A (en) * 1994-08-31 1998-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and apparatus for treating semiconductor device
JP3305901B2 (ja) * 1994-12-14 2002-07-24 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5674783A (en) * 1996-04-01 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the chemical-mechanical polish (CMP) uniformity of insulator layers
JP3141827B2 (ja) * 1997-11-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
US6673126B2 (en) * 1998-05-14 2004-01-06 Seiko Epson Corporation Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
JP2000100812A (ja) * 1998-09-17 2000-04-07 Tokyo Electron Ltd シリコンナイトライド膜の成膜方法
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6844273B2 (en) * 2001-02-07 2005-01-18 Tokyo Electron Limited Precleaning method of precleaning a silicon nitride film forming system
US6753506B2 (en) * 2001-08-23 2004-06-22 Axcelis Technologies System and method of fast ambient switching for rapid thermal processing
SG149680A1 (en) * 2001-12-12 2009-02-27 Semiconductor Energy Lab Film formation apparatus and film formation method and cleaning method
KR20030064083A (ko) * 2002-01-25 2003-07-31 삼성전자주식회사 원자층 적층을 이용하여 실리콘 나이트라이드 박막을형성하는 방법
JP3947126B2 (ja) 2002-04-11 2007-07-18 株式会社日立国際電気 半導体製造装置

Also Published As

Publication number Publication date
US7427572B2 (en) 2008-09-23
JP2006066884A (ja) 2006-03-09
KR100974969B1 (ko) 2010-08-09
CN1881544A (zh) 2006-12-20
TWI349311B (en) 2011-09-21
TW200616085A (en) 2006-05-16
KR20090007263A (ko) 2009-01-16
KR20060046767A (ko) 2006-05-17
US20060068606A1 (en) 2006-03-30
KR100983452B1 (ko) 2010-09-20

Similar Documents

Publication Publication Date Title
CN100594588C (zh) 氮化硅膜形成方法及装置
CN100426474C (zh) 半导体工艺的成膜方法和装置
CN101135046B (zh) 半导体处理用的成膜方法和装置
CN1891859B (zh) 氮氧化硅膜的形成方法
CN101005029B (zh) 半导体处理用成膜方法和装置
CN100350574C (zh) 在被处理基板上形成硅氮化膜的cvd方法
CN101713067B (zh) 成膜方法及成膜装置
CN1831192B (zh) 半导体处理用成膜方法和成膜装置
CN101252087B (zh) SiCN膜形成方法及形成装置
CN101325160B (zh) 半导体处理用的成膜方法和装置
CN100554506C (zh) 半导体处理用的成膜方法及装置
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
KR100935257B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터 판독 가능 매체
CN1837404B (zh) 成膜装置和成膜方法
KR100957879B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
JP5250600B2 (ja) 成膜方法および成膜装置
CN101562133A (zh) 形成掺杂有金属的含硅绝缘膜的成膜方法和装置
CN101488452A (zh) 半导体处理用的成膜方法和装置
KR20080029846A (ko) 실리콘 산화막을 형성하기 위한 성막 방법 및 장치
CN101962756A (zh) 半导体处理用的成批化学气相沉积方法及装置
JP6080253B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
CN111564388A (zh) 基板处理装置、半导体装置的制造方法以及存储介质
CN101570856B (zh) 成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100317