CN102931238A

CN102931238A - 具备肖特基能障的定电流半导体元件

Info

Publication number: CN102931238A
Application number: CN2011102277157A
Authority: CN
Inventors: 蔡晓峰; 黄文彬; 胡祖溪
Original assignee: FORMOSA MICROSEMI Co Ltd
Current assignee: FORMOSA MICROSEMI Co Ltd
Priority date: 2011-08-10
Filing date: 2011-08-10
Publication date: 2013-02-13

Abstract

本发明为一种定电流半导体元件，特别是指一种利用金属/半导体接触原理制成具备肖特基能障(Schottky Barrier)的定电流半导体元件。其构造于一成长在半绝缘基板上的N型或P型半导体磊晶层(Epitaxial Layer)表面设置第一、二金属电极端，其中第一金属电极端与磊晶层之间包括有第一殴姆接触(Ohmic Contact)区段及肖特基接触(Schottky Contact)区段，第二金属电极端与磊晶层之间为第二殴姆接触区段，使该半导体元件具备肖特基能障及定电流的特性，不但具有较低启动电压，而且其制程中容易将数个隔离单体积体组合成适用于较大驱动电流的定电流半导体元件。

Description

具备肖特基能障的定电流半导体元件

技术领域

本发明为一种与半导体有关的技术，特别是指一种利用金属/半导体接触原理制成具备肖特基能障(Schottky Barrier)的定电流半导体元件，其结构/特性与肖特基二极管有所差异。

背景技术

以半导体基材所制成的PN二极管，其基本原理是将P型及N型半导体基材利用半导体扩散等技术形成接合后封装，并分别以电极连接外部端子所构成；较常见的使用状况是利用电流由P型区流向N型区容易通过，相反方向不易通过的特性，来做为整流器(Rectifier)使用。另外，肖特基二极管是利用金属/半导体接合的肖特基能障也有单向可通过电流，另一方向电流不通的特性而做整流使用。特别是用在交流电源转换成直流电源，以提供给一般电子产品的电子电路使用。

上述PN二极管/肖特基二极管除了做为整流器以外，根据其功能及材质特性上的不同，还分为定电压二极管(Zener Diode)、开关二极管(Switching Diode)、光电二极管(Photo Diode)等等。又，发光二极管(LED，Light Emitting Diode)以节省能源、轻薄短小的特性而早已广泛应用在各类电子产品上；近年来LED发展出高亮度(HI-POWER LED)技术后，更有取代传统各种照明用发光装置的趋势，举凡工业用、家用照明、交通道路等、都可见到LED使用的踪迹。

在上述LED以及一般应用电路设计上，较常见的是使用定电压电源来对LED阵列做定电压控制，只要电源电路输出电压符合LED阵列的额定电压时，即可驱动LED阵列。惟LED阵列因所使用场所的不同而有不同数量及电压值，必须依照LED单体数量加上适配的串联限流电阻以限制输出过高的电压到电源电路上，如此一来就会造成功率损耗，而且当LED阵列中，有某一部分LED单体损坏时，将造成整体电压降低、电流加大而致使其他LED单体也陆续损坏；另外，定电压电源也常因电压不稳而造成LED在使用时有闪烁的问题。

为了克服上述问题，理论上采用定电流电源控制方式优于定电压电源控制，但目前定电流控制的实施方式，多以复杂的积体电路设计整合组成，成本非常高；若以两极定电流的方式采用复杂PN接面电晶体平面技术而制成，不但良品率欠佳、无法大量生产，而且不容易产生较大驱动电流。

有鉴于此，本发明人累积多年半导体技术领域的研究以及实务经验，发明出一种「具备肖特基能障(Schottky Barrier)的定电流半导体元件」，以期能改善先前技术的缺点。

发明内容

本发明的目的在于提供一种具备肖特基能障(Schottky Barrier)的定电流半导体元件，该半导体元件具备肖特基能障及定电流的特性，不但具有较低启动电压，而且其制程中容易将数个半导体元件单体隔离，并积体组合成适用于较大驱动电流的定电流半导体元件或设计成定电流半导体元件阵列(Arrays)的方式来使用；其结构/特性与肖特基二极管有所差异。

为达成上述目的，本发明「具备肖特基能障(Schottky Barrier)的定电流半导体元件」，于一成长在半绝缘基板上的N型或P型半导体磊晶层(Epitaxial Layer)表面，设置有可供电气连接的一个第一金属电极端及第二金属电极端，其中第一金属电极端与磊晶层之间包括有一第一殴姆接触(Ohmic Contact)区段以及一肖特基接触(Schottky Contact)区段，第二金属电极端与上述磊晶层之间则为一第二殴姆接触区段，且肖特基接触区段位于第一、二殴姆接触区段之间，与第二殴姆接触区段相互隔离，使该半导体元件在肖特基接触区段位置具备肖特基能障较低启动电压的特性，并通过该磊晶层的厚度、材质、以及第一、二金属电极端之间的距离设计而具备定电流功能，且其结构/特性与肖特基二极管有所差异。

本发明的第二种实施方式，于一成长在半绝缘基板上的N型或P型半导体磊晶层(Epitaxial Layer)表面，设置有可供电气连接且相互隔离的一个第一金属电极端及第二金属电极端，且磊晶层在第一、第二金属电极端之间设置有一呈凹陷的阶段平台(Recessed Mesa)；其中第一金属电极端与磊晶层间为一第一殴姆接触(Ohmic Contact)区段，且该第一金属电极端沿磊晶层表面延伸到阶段平台，与阶段平台之间为一肖特基接触(Schottky Contact)区段，第二金属电极与磊晶层之间则为一第二殴姆接触区段，且第二殴姆接触区段与肖特基接触区段相互隔离，使该半导体元件在肖特基接触区段位置具备肖特基能障较低启动电压的特性，并通过磊晶层的厚度、材质以及该阶段平台深度或宽度设计而具备定电流功能，且其结构/特性与肖特基二极管有所差异。

上述定电流半导体元件实施时，第一金属电极端及第二金属电极端可供电气连接，因此后续制程可以先将半导体元件固定于支架上，并通过第一、第二金属电极端与支架上的端子电气连接，则在经过覆晶封装(Flip-Chip)以及分割制程后，即可形成定电流二极管。当然，第一、第二金属电极端若选用适当材质，直接曝露在外部以作为SMD(表面粘着型元件)的端子使用，也为可行的实施方式之一。

除此，若在制程中直接在一大面积晶圆上将上述多个具备肖特基能障的定电流半导体元件彼此单体隔离(Isolation)，即可利用制程中的光罩及照相技术设计而积体组合成适用于较大驱动电流的定电流半导体元件。也可利用支架设计多个具备肖特基能障的定电流半导体元件，后续同样经过覆晶封装(Flip-Chip)即可形成定电流元件阵列(Arrays)，不但具有节省工时、容易设计制造等优点，而且使用时结构体在表面散热，故其散热性尤佳，具有更为宽广地适用范围。

以下进一步说明本发明的其他具体实施方式：

制程中，为了方便将所述的第一、第二金属电极端与支架上的端子电气连接及固定，实施时可以在第一、第二金属电极端表面分别各设置一焊球。若如前述令第一、第二金属电极端直接曝露在外部以作为SMD(表面粘着型元件)的端子使用时，焊球也可以作为SMT(表面粘着技术)焊接于PC板或其他基板上的焊料。

为了增加产品良率，所述的第一、第二金属电极端之间可以设置一绝缘保护层，俾能确保第一、第二金属电极端之间的绝缘状态。

为了达成上述大型定电流元件及定电流元件阵列(Arrays)的效果，让同一晶圆上的多个具备肖特基能障的定电流半导体元件彼此单体隔离(Isolation)，可以在磊晶层两侧施予扩散(Diffusion)制程，以形成隔离层。

制程中，为了后续将同一晶圆上的多个具备肖特基能障的定电流半导体元件进行分割制程，可以在磊晶层两侧施予高台(Mesa)蚀刻制程以形成两侧隔离沟槽，并于两侧隔离沟槽内填充设置玻璃(Glass)或是氧化层等物质所形成的一层被动保护层(Passivation)。

实施时，前述阶段平台的形成可以与此高台(Mesa)蚀刻制程同时或分次进行；被动保护层则可以和前述绝缘保护层在同一制程或分次实施。

相较于公知技术，本发明「具备肖特基能障(Schottky Barrier)的定电流半导体元件」，除了具备肖特基能障较低启动电压、以及定电流的特性以外，不但结构/特性与肖特基二极管有所差异，而且其制程中容易将数个半导体元件单体隔离，并积体组合成适用于较大驱动电流的定电流半导体元件，因此还具有节省工时、容易设计制造等诸多优点；在使用时，由于其结构体在表面散热，故其散热性尤佳，具有更为宽广地适用范围。

附图说明

图1为本发明第一实施例的侧面剖视结构示意图。

图2为本发明第二实施例的侧面剖视结构示意图。

图3为本发明实施时肖特基能障及定电流的特性曲线示意图。

图4为本发明第一实施例的其他实施方式结构示意图。

图5为本发明第二实施例的其他实施方式结构示意图。

附图标记说明

100-半导体元件；100’-半导体元件；10-半绝缘基板；20-磊晶层；20’-磊晶层；21-阶段平台；22-隔离沟槽；23-被动保护层；30-第一金属电极端；31-第一殴姆接触区段；32-肖特基接触区段；40-第二金属电极端；41-第二殴姆接触区段；50-焊球；60-绝缘保护层；70-隔离层。

具体实施方式

以下依据本发明的技术手段，列举出适于本发明的实施方式，并配合图式说明如后：

如图1所示，本发明具备肖特基能障(Schottky Barrier)的定电流半导体元件100，于一成长在半绝缘基板10上的N型或P型半导体磊晶层(Epitaxial Layer)20表面，设置有可供电气连接的一个第一金属电极端30及第二金属电极端40；其中，第一金属电极端30与磊晶层20之间包括有一第一殴姆接触(Ohmic Contact)区段31以及一肖特基接触(Schottky Contact)区段32，而所述的第二金属电极端40与上述磊晶层20之间则为一第二殴姆接触区段41，以令肖特基接触区段32位于第一、二殴姆接触区段31、41之间，且肖特基接触区段32与第二殴姆接触区段41相互隔离，使该半导体元件100在肖特基接触区段32位置具备肖特基能障较低启动电压的特性，并通过该磊晶层20的厚度、材质及第一、二金属电极端30、40之间的距离设计而具备定电流功能，且其结构/特性与肖特基二极管有所差异。

如图2所示，本发明第二种实施方式的半导体元件100，于一成长在半绝缘基板10上的N型或P型半导体磊晶层(Epitaxial Layer)20表面，设置有可供电气连接的一个第一金属电极端30以及一个第二金属电极端40，且磊晶层20在第一、第二金属电极端30、40之间设置有一呈凹陷的阶段平台(Recessed Mesa)21；其中第一金属电极端30与磊晶层20间为一第一殴姆接触(Ohmic Contact)区段31，且该第一金属电极端30沿磊晶层20表面延伸到阶段平台21，与阶段平台21之间为一肖特基接触(Schottky Contact)区段32；而所述的第二金属电极40与磊晶层20之间则为一第二殴姆接触区段41，且第二殴姆接触区段41与前述肖特基接触区段32相互隔离，使该半导体元件100在肖特基接触区段32位置具备肖特基能障较低启动电压的特性，并通过磊晶层20的厚度、材质以及该阶段平台21的深度或宽度设计而具备定电流功能，且其结构/特性与肖特基二极管有所差异。

上述半导体元件100具备肖特基能障较低启动电压的特性以及定电流功能，其特性曲线如图3所示：

当半导体元件处于较低电压，此区段A两电极之间呈现电阻特性；因控制肖特基的电压，即改变肖特基能障下的空乏区(Depletion Layer)，到VKP时开始转折线性电阻特性即切断(cut-off)导电管道电流而进入饱和的定电流IP(即图示中的区段B)；此时，通过前述设计磊晶层20的厚度、材质、以及第一、二金属电极端之间的距离，或阶段平台的深度、宽度，可以控制特性曲线随电压升高(VSP-VB)而进入崩溃(Breakdown)区段C，则因肖特基能障的设计即可达成前述低启动电压(VKP)以及定电流(IP)的效果。

又，上述本发明具备肖特基能障(Schottky Barrier)的定电流半导体元件经实验确实能达成效果，例如：前述半绝缘基板采用约电阻系数20Ω-cm、磊晶层约为2Ω-cm厚度10μm、肖特基能障宽度约2μm、半导体元件尺寸约为300-600μm X 300-600μm正方，则可以制成电压在10V-100V间、约20mA的定电流半导元件成品。

上述定电流半导体元件实施时，第一金属电极端及第二金属电极端可供电气连接，因此后续制程可以先将半导体元件固定于支架上，并由第一、第二金属电极端与支架上的端子电气连接，则在经过覆晶封装(Flip-Chip)以及分割制程后，即可形成定电流二极管。当然，第一、第二金属电极端若选用适当材质，直接曝露在外部以作为SMD(表面粘着型元件)的端子使用，也为可行的实施方式之一；所述支架、端子、覆晶封装、分割制程以及SMD等皆属公知技术，在此不另赘述。

除此，若在制程中直接在一大面积晶圆上将上述多个具备肖特基能障的定电流半导体元件彼此单体隔离(Isolation)，即可利用制程中光罩及照相技术设计而积体组合成适用于较大驱动电流的定电流半导体元件。也可利用支架设计多个具备肖特基能障的定电流半导体元件，后续同样经过覆晶封装(Flip-Chip)即可形成定电流元件阵列(Arrays)，不但具有节省工时、容易设计制造等优点，而且使用时由于结构体在表面散热，故其散热性尤佳，具有更为宽广地适用范围。

以下进一步说明本发明的其他具体实施方式：

如图4、5所示，为了方便将半导体元件固定于前述支架上，可以在第一、第二金属电极端30、40表面分别各设置一焊球50，俾能利用焊球50与支架上的端子焊接固定，并且电气连接。若如前述令第一、第二金属电极端30、40直接曝露在外部以作为SMD(表面粘着型元件)的端子使用时，焊球50也可以作为SMT(表面粘着技术)焊接于PC板或其他基板上的焊料。

制程中，为了增加产品良率，实施时可以在所述的第一、第二金属电极端30、40之间设置一绝缘保护层60，俾能确保第一、第二金属电极端30、40之间的绝缘状态。

制程中，为了达成上述大型定电流元件及定电流元件阵列(Arrays)制程，让同一晶圆上的多个具备肖特基能障的定电流半导体元件100彼此单体隔离(Isolation)，可以在磊晶层20的两侧施予扩散(Diffusion)制程，使两相邻的半导体元件100、100’的磊晶层20、20’之间形成隔离层70，则隔离层70即可以让两相邻的半导体元件100、100’彼此单体隔离，以达成前述积体组合成适用于较大驱动电流的定电流半导体元件，并且经过后续制程后，制成适用于大电流的大型定电流元件及定电流元件阵列(Arrays)。

如图1、2所示，制程中，为了后续将同一晶圆上的多个具备肖特基能障的定电流半导体元件100进行分割制程，可以在磊晶层20两侧施予高台(Mesa)蚀刻制程以形成两侧隔离沟槽22，并于两侧隔离沟槽22内填充设置玻璃(Glass)或是氧化层等物质所形成的一层被动保护层(Passivation)23，如此即可在每一经分割制程后的半导体元件100两侧形成被动保护效果。

实施时，前述阶段平台21的形成可以与此高台(Mesa)蚀刻制程同时或分次进行；而被动保护层23则可以和前述绝缘保护层60在同一制程或分次实施，以节省工时及制造流程。

以上对本发明的描述是说明性的，而非限制性的，本专业技术人员理解，在权利要求限定的精神与范围的内可对其进行许多修改、变化或等效，但是它们都将落入本发明的保护范围内。

Claims

1.一种具备肖特基能障的定电流半导体元件，其特征在于，于一成长在半绝缘基板上的N型或P型半导体磊晶层表面，设置有供电气连接的一个第一金属电极端及第二金属电极端，该第一金属电极端与磊晶层之间包括有一第一殴姆接触区段以及一肖特基接触区段，第二金属电极端与上述磊晶层之间则为一第二殴姆接触区段，且所述的肖特基接触区段位于第一、二殴姆接触区段之间，与第二殴姆接触区段相互隔离。

2.一种具备肖特基能障的定电流半导体元件，其特征在于，于一成长在半绝缘基板上的N型或P型半导体磊晶层表面，设置有供电气连接的一个第一金属电极端及第二金属电极端，且磊晶层在第一、第二金属电极端之间设置有一呈凹陷的阶段平台；该第一金属电极端与磊晶层间为一第一殴姆接触区段，且该第一金属电极端沿磊晶层表面延伸到阶段平台，与阶段平台之间为一肖特基接触区段，第二金属电极与磊晶层之间则为一第二殴姆接触区段，且该第二殴姆接触区段与所述的肖特基接触区段相互隔离。

3.如权利要求2所述具备肖特基能障的定电流半导体元件，其特征在于，阶段平台利用高台蚀刻制程所形成。

4.如权利要求1或2所述具备肖特基能障的定电流半导体元件，其特征在于，第一、第二金属电极端进一步在表面分别各设置一焊球。

5.如权利要求1或2所述具备肖特基能障的定电流半导体元件，其特征在于，第一、第二金属电极端之间进一步设置一绝缘保护层。

6.如权利要求1或2所述具备肖特基能障的定电流半导体元件，其特征在于，磊晶层的两侧进一步设置有隔离层，使制程中两相邻的半导体元件彼此单体隔离。

7.如权利要求6所述具备肖特基能障的定电流半导体元件，其特征在于，隔离层是由扩散制程所构成。

8.如权利要求1或2所述具备肖特基能障的定电流半导体元件，其特征在于，磊晶层的两侧进一步设置有隔离沟槽。

9.如权利要求8所述具备肖特基能障的定电流半导体元件，其特征在于，隔离沟槽内填充设置有一层被动保护层。

10.如权利要求8所述具备肖特基能障的定电流半导体元件，其特征在于，隔离沟槽利用高台蚀刻制程所形成。