KR102232258B1 - 표시 기판 및 그의 제조방법 - Google Patents
표시 기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR102232258B1 KR102232258B1 KR1020140112344A KR20140112344A KR102232258B1 KR 102232258 B1 KR102232258 B1 KR 102232258B1 KR 1020140112344 A KR1020140112344 A KR 1020140112344A KR 20140112344 A KR20140112344 A KR 20140112344A KR 102232258 B1 KR102232258 B1 KR 102232258B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- gate
- source
- display substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 29
- 230000005684 electric field Effects 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 8
- 210000002858 crystal cell Anatomy 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- DNAUJKZXPLKYLD-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo].[Mo] DNAUJKZXPLKYLD-UHFFFAOYSA-N 0.000 description 1
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
Abstract
본 발명은 표시 기판 및 그의 제조방법에 관한 것으로, 수평 수평 전계 모드(PLS)의 액정 표시 장치에 사용되는 표시 기판 제작시 에치 스톱퍼 방식을 이용하면서, 포토 마스크 수를 현저히 감소시키고 직접-접촉부(D-CNT)를 더 포함시켜 내로우 베젤을 구현시킨 표시 기판 및 그의 제조방법이다.
Description
본 발명은 표시 기판 및 그의 제조방법에 관한 것이고, 보다 상세하게는 수평 전계 모드(PLS)의 액정 표시 장치에 사용되는 표시 기판 제작시 에치 스톱퍼 방식을 이용하면서, 포토 마스크 수를 현저히 감소시키면서 직접-접촉부(D-CNT)를 더 포함시킨 표시 기판 및 그의 제조방법에 관한 것이다.
액정 표시 장치는 전계를 통해 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열된 액정 패널과, 액정을 구동하기 위한 구동회로를 구비한다.
여기서 액정 패널은 박막 트랜지스터 어레이가 형성된 표시 기판과, 컬러 필터 어레이가 형성된 컬러 필터 기판 및 두 기판 사이에 내재된 액정을 구비한다.
액정 패널은 게이트 라인과 데이터 라인의 교차로 형성된 영역에 액정셀이 위치한다. 액정셀들 각각에는 화상 데이터 신호가 인가되는 화소 전극과 공통 전압이 인가되는 공통 전극이 형성된다. 그리고, 액정셀들에는 게이트 라인, 데이터 라인 및 화소 전극과 접속된 박막 트랜지스터가 형성되어 게이트 라인에 스캔 신호가 공급될 때마다 데이터 라인으로 공급된 화상 데이터 신호를 화소 전극에 공급하여 화상을 표시하게 된다.
상기 액정 표시 장치는 상기 전계의 방향에 따라 수직 전계 모드 또는 수평 전계 모드로 구분될 수 있다.
최근, 상기 수직 전계 모드로 동작하는 액정 표시 장치는 광시야각에 문제가 있어, 상기 수평 전계 모드로 동작하는 액정 표시 장치의 개발이 활발히 진행되고 있다. 구체적으로, 상기 수평 전계 모드의 일 예인 PLS(plane to line switching) 모드로 동작하는 액정 표시 장치의 제조비용을 저감시키기 위한 연구가 진행 중이다.
현재 표시 기판의 제조 방법으로는 제조 공정이 상대적으로 쉽고 별도의 광차단막 형성이 필요없는 바텀 게이트(Bottom Gate)의 인버티드 스테거드(Inverted Staggered) 구조가 가장 널리 이용되고 있다. 이러한 인버티드 스테거드 구조의 박막 트랜지스터는 채널(Channel) 형성 공정에 따라 공정 단순화를 위한 백 채널 에치(Back Channel Etched; BCE) 방식과 박막 트랜지스터 특성 향상을 위한 에치 스톱퍼(Etch Stopper; ES) 방식이 있다.
백 채널 에치 방식은 데이터 패턴 형성 후에 오믹 콘택층의 식각 공정을 진행하므로 마스크 수를 줄일 수 있고, 게이트 절연막과 반도체층 및 오믹 콘택층을 동일 챔버내에서 연속적으로 제조할 수 있다. 그러나, 채널부의 오믹 콘택층을 완전히 제거하기 위해 오버에치(overetch)를 진행해야 하므로 반도체층을 두껍게 형성하여 마진을 확보해야 한다. 따라서, 공정 시간이 증가하고, 누설 전류가 증가하며, 직렬 콘택 저항이 증가하여 전자 이동도가 감소하는 등의 박막 트랜지스터 특성 저하가 발생한다.
에치 스톱퍼 방식은 반도체층을 얇게 형성할 수 있는 반면, 에치 스톱퍼를 패터닝해야 하므로 마스크 공정이 추가되는 단점이 있다.
이에 본 발명자들은 PLS 모드로 동작하는 액정 표시 장치에 있어서, 표시 기판을 제조함에 있어 에치 스톱퍼 방식을 이용하고 직접-접촉부를 더 포함하면서 마스크 공정이 추가되지 않는 방법을 연구하면서 본 발명을 완성하였다.
본 발명이 해결하고자 하는 과제는 수평 전계 모드(PLS)의 액정 표시 장치에 사용되는 표시 기판 제작시 에치 스톱퍼 방식을 이용하면서, 포토 마스크 수를 현저히 감소시켜 직접-접촉부(D-CNT)를 더 포함시킨 표시 기판을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 수평 전계 모드(PLS)의 액정 표시 장치에 사용되는 표시 기판 제작시 에치 스톱퍼 방식을 이용하면서, 포토 마스크 수를 현저히 감소시켜 직접-접촉부(D-CNT)를 더 포함시킨 표시 기판을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명은
기판 상에 전면 배치된 하부 공통 전극;
상기 하부 공통 전극 상에 형성된 절연막;
상기 절연막 상에 게이트 전극, 및 상기 게이트 전극과 이격되어 배치된 공통전극-접촉부 및 직접-접촉부를 포함하는 게이트 패턴;
상기 게이트 패턴을 포함한 기판 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 배치된 반도체층;
상기 반도체층 상에 형성되어 패턴화된 식각 저지층;
상기 패턴화된 식각 저지층 상에 소스 및 드레인 전극과 소스 및 드레인 전극으로부터 연장되어 형성된 픽셀부, 상기 소스 및 드레인 전극과 이격된 전극-접촉부와 연결된 제1도전층 및 직접-접촉부와 연결된 제2도전층; 및
상기 소스 및 드레인 전극 및 상기 도전층 상에 형성된 패시베이션층을 포함하는 것인 표시 기판을 제공한다.
본 발명에 따른 표시 기판에 있어서, 상기 하부 공통 전극은 전면 증착되며, 패터닝되지 않는 것이 바람직하다.
본 발명에 따른 표시 기판에 있어서, 상기 하부 공통 전극 및 픽셀부는 TCO 계열의 금속을 사용하는 것이 바람직하다.
또한, 상기 절연막 및 게이트 절연막은 Si 계열 절연막을 사용하는 것이 바람직하다.
또한, 상기 게이트 금속은 상구리, 알루미늄, 몰리브덴, 텅스텐, 티타늄 및 크롬으로 이루어진 군에서 선택된 금속을 단일 또는 합금 형태로 사용하는 것이 바람직하다.
상기 소스/드레인 금속으로는 구리를 사용하면서 구리 하부 배리어 물질로는 TCO 배선을 사용하는 것이 바람직하다
본 발명에 따른 또 다른 과제를 해결하기 위하여, 본 발명은
기판상에 하부 공통 전극을 증착하는 단계;
상기 하부 공통 전극 상에 절연막을 증착하는 단계;
상기 절연막 상에 게이트 금속을 증착하고 1차 패터닝하여 게이트 전극, 공통전극-접촉부 및 직접-접촉부로 이루어진 게이트 패턴을 형성하는 단계;
상기 게이트 패턴을 포함한 기판 상에 게이트 절연막을 증착하는 단계;
상기 게이트 절연막 상에 반도체 물질을 증착하고 2차 패터닝하여 반도체층을 형성하는 단계;
상기 반도체층 상에 식각 저지층을 형성하고, 3차 패터닝하여 소스 및 드레인 전극 영역에 제1 콘택홀 및 제2 콘택홀 및 공통전극-접촉부 및 직접-접촉부에 각각 제3 콘택홀 및 제4 콘택홀을 형성하는 단계;
이어서 소스/드레인 금속을 픽셀부까지 함께 증착하고 4차 패터닝하여 제1 콘택홀 및 제2 콘택홀에 소스 및 드레인 전극을 형성하고, 제3 콘택홀 및 제4 콘택홀은 제1 도전층 및 제2 도전층을 형성하는 단계; 및
패시베이션층을 증착하고 5차 패터닝하여 픽셀부를 오픈하는 단계를 포함하는 표시 기판의 제조방법을 제공한다.
본 발명에 따른 표시 기판의 제조방법에 있어서, 상기 픽셀부 오픈시 소스/드레인 금속(Cu/TCO)을 픽셀부까지 함께 증착하여 구리만 습식 식각을 통해 식각하고, TCO 배선만 남기는 것이 바람직하다.
또한, 상기 패시베이션층 패터닝시 공통전극-접촉부와 하부 공통 전극이 픽셀 금속으로 측면 콘택되는 것이 바람직하다.
본 발명은 에치 스톱퍼 방식을 적용하면서 포토 마스크 수를 현저히 줄일 수 있다.
본 발명은 또한 포토 마스크 수의 증가 없이 직접-접촉부(D-CNT)을 형성할 수 있으므로, 내로우 베젤을 구현할 수 있다.
또한, 본 발명은 반도체층이 별도로 패터닝되기 때문에 소스/드레인 전극 패턴시 HT 마스크가 불필요하다.
또한, 본 발명은 소스/드레인 전극 패턴 형성시 Cu/TCO 배선으로 픽셀부까지 일괄 형성시킬 수 있다.
또한, 본 발명은 공통 전극을 전면 증착함에 따라 정전기 불량을 감소시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판을 포함한 표시 장치를 나타낸 분해 사시도.
도 2는 본 발명의 제1 실시예에 따른 표시 기판의 단면을 나타낸 단면도.
도 3a 내지 3h은 본 발명의 제1 실시예에 따른 표시 기판의 제조 과정을 나타낸 모식도.
도 2는 본 발명의 제1 실시예에 따른 표시 기판의 단면을 나타낸 단면도.
도 3a 내지 3h은 본 발명의 제1 실시예에 따른 표시 기판의 제조 과정을 나타낸 모식도.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 포함한 표시 장치를 나타낸 분해 사시도이다.
도 1을 참조하면, 상기 표시 장치는 복수의 화소들(PXL)을 포함하는 표시 기판(100), 상기 표시 기판(100)에 대향하는 대향 기판(200), 및 상기 표시 기판(100)과 상기 대향 기판(200) 사이에 배치된 액정층(LC)을 포함한다.
상기 표시 기판(100)의 각 화소는 액정 분자들을 구동하기 위한 적어도 하나의 박막 트랜지스터, 화소 전극, 및 공통 전극을 포함한다. 상기 대향 기판(200)은 영상의 컬러를 나타내는 컬러 필터들을 포함할 수 있다.
상기 액정층(LC)은 유전율 이방성을 가지는 복수의 액정 분자들을 포함한다. 상기 액정층(LC)의 상기 액정 분자들은 상기 표시 기판(100)의 상기 화소 전극과 상기 공통 전극 사이에 전계가 인가되면 상기 표시 기판(300)과 상기 대향 기판(200) 사이에서 특정 방향으로 회전하며, 이에 따라 상기 액정층(LC)으로 입사되는 광의 투과도를 조절한다.
도 2는 본 발명의 제1 실시예에 따른 표시 기판의 단면을 나타낸 단면도이다. 도 3은 본 발명의 제1 실시예에 따른 표시 기판의 제조 과정을 나타낸 모식도이다.
도 2를 참조하면, 상기 표시 기판(100)은 복수의 화소 영역들을 포함하는 절연 기판(110), 공통 전극 라인(120), 게이트 라인(140), 데이터 라인들(170), 및 복수의 픽셀(190)들을 포함한다. 여기서, 각 화소는 동일한 구조로 이루어지므로, 도 2에서 설명의 편의상 상기 화소들 중 하나의 화소(PXL), 상기 화소(PXL)에 인접한 하나의 공통 전극 라인(CL), 하나의 게이트 라인(GL) 및 두 개의 데이터 라인들(DL)을 도시하였다.
도 2 및 도 3a을 참조하면, 상기 기판(110)은 투명 절연 물질로 이루어질 수 있다. 상기 기판(110) 상에는 복수의 화소 영역들이 매트릭스 형태로 배치될 수 있다.
상기 기판(110) 상에 하부 공통 전극(120)이 배치된다. 상기 하부 공통 전극(120)은 상기 기판(110) 상에 전면 증착되며, 패터닝은 하지 않는다. 상기 공통 전극(120)이 기판 상에 전면 증착됨에 따라서 배면 금속 증착과 동일한 효과, 즉 게이트와 데이타 배선간 전위차가 감소함에 따라서 정전기가 감소되는 효과를 기대할 수 있다.
상기 하부 공통 전극(120)에는 TCO계 물질이 사용될 수 있으며, 예를 들어, IZO, ITO 등의 물질을 사용하고, 이 분야에 일반적인 방법, 예를 들면 스퍼터링 또는 CVD와 같은 방법을 통해 소정의 두께로 형성될 수 있다.
도 3b에 나타난 바와 같이, 상기 하부 공통 전극(120) 상에 절연막(130)이 배치된다. 여기서, 절연막으로는 Si계 물질, 예를 들면, SiNx, SiOx 또는 SiONx 등이 사용될 수 있으며, 이 분야의 일반적인 방법, 예를 들면, 스퍼터링 또는 CVD 등과 같은 방법을 통해 소정의 두께로 형성될 수 있다.
상기 절연막(130)은 하부 공통 전극(120)과 게이트 전극을 분리한다.
상기 절연막(130) 상에 게이트 라인(GL) 및 게이트 전극(140)을 포함하는 게이트 패턴이 배치된다. 이와 함께, 동일 층상에 게이트 전극(140)과 이격되어 공통전극-접촉부(141, com-CNT) 및 직접-접촉부(142, D-CNT)가 함께 포함된다.
상기 게이트 패턴은 게이트 형성 물질을 사용하여 형성되며, 동일 층 상에 함께 배치되는 공통전극-접촉부(141) 및 직접-접촉부(142)도 동일한 물질로 형성된다.
상기 게이트 전극(140) 패터닝시에 상기 게이트 전극(140)과 동일한 층 상에서 배치되는 공통전극-접촉부(141) 및 직접-접촉부(142)을 함께 형성할 수 있다. 상기 직접-접촉부(142)는 내로우 베젤(narrow bazel)을 구현할 수 있다.
이 경우, 제1 마스크(미도시)를 이용한 포토레지스트로 패터닝하여 형성할 수 있다. 상기 게이트 패턴은 이 분야의 일반적인 방법을 통해, 예를 들면, 건식 및/또는 습식 식각과 같은 방법을 통해 패터닝될 수 있다.
상기, 게이트 라인(GL), 게이트 전극(140), 공통전극-접촉부(141) 및 직접-접촉부(142)를 형성하는 게이트 물질로는 구리, 알루미늄, 몰리브덴, 텅스텐, 크롬 등과 같은 금속 등이 사용될 수 있으며, 상기 금속 상/하부에 Mo, Ti 또는 Mo/Ti 합금을 사용할 수 있으며, 이들은 단일막, 다중막 또는 합금막으로 형성될 수 있으며, 예를 들면, 몰리브덴-알루미늄-몰리브덴(Mo-Al-Mo)의 삼중막이나 몰리브덴-알루미늄 합금막 등이 사용될 수 있다.
도 3c에서 보여지는 바와 같이, 게이트 전극(140)이 형성된 기판 상에 게이트 절연막(150)을 형성하고, 상기 게이트 절연막(150)은 상기 게이트 전극(140), 상기 게이트 라인(GL), 상기 공통전극-접촉부(141) 및 상기 직접-접촉부(142)를 커버한다. 이들은 상기 게이트 절연막(150)에 의해 이후 형성되는 다른 도전성 박막과 절연된다.
이후, 상기 게이트 절연막(150) 상에 반도체 박막을 증착한 후 패터닝을 통해 반도체층(160)을 형성한다. 이 경우, 제2 마스크(미도시)를 이용한 포토레지스트로 패터닝하여 형성한다. 마찬가지로, 이 분야의 일반적인 방법, 예를 들면, 건식 식각 또는 습식 식각을 통해 패터닝될 수 있다.
상기 게이트 절연막(150)은 마찬가지로 Si계 물질, 예를 들면, SiNx, SiOx 또는 SiONx 등이 사용될 수 있으며, 이 분야의 일반적인 방법, 예를 들면, 스퍼터링 또는 CVD 등과 같은 방법을 통해 소정의 두께로 형성될 수 있다.
상기 반도체층(160)으로는 이 분야에 일반적인 것이 사용될 수 있으며, 예를 들어 IGZO 등이 사용되어 소정의 두께로 형성될 수 있다.
도 3d 및 도 3e에 나타난 바와 같이, 반도체층(160)이 배치된 게이트 절연막(150) 상에 식각 저지층(170)을 증착하고, 패터닝하여 소스 및 드레인 전극 영역에 제1 콘택홀(171) 및 제2 콘택홀(172)을 형성하고, 공통전극-접촉부(141) 및 직접-접촉부(142)에 제3 콘택홀(173) 및 제4 콘택홀(174)를 형성한다. 상기 제 3 콘택홀(173) 및 제 4 콘택홀(174)을 통해 공통전극-접촉부(141) 및 직접-접촉부(142)을 연결할 수 있게 한다. 이 경우, 제3 마스크(미도시)를 이용한 포토레지스트로 패터닝하여 형성한다. 제 1 콘택홀 및 제 2 콘택홀은 형성시 HT 마스크 처리한다.
상기 식각 저지 물질로는 SiOx이 사용되는 것이 바람직하지만 이것으로 제한되는 것은 아니다
도 3f에서 보여지는 바와 같이, 상기 식각 저지층(170) 상에 소스 및 드레인 전극(180)이 배치된다.
이어서, 소스/드레인 금속을 소스 및 드레인 전극 영역 뿐만 아니라 픽셀부까지 증착하고 패터닝하여, 소스 및 드레인 전극(180)을 형성한다.
여기서, 소스/드레인 금속으로는 구리를 사용하며 구리 하부 배리어 물질로는 TCO 배선을 사용할 수 있다.
상기 소스 전극(181)은 상기 데이터 라인(DL)에서 분지되어 형성된다. 평면상에서, 상기 소스 전극(181)은 상기 제 1 콘택홀(171)을 통해 상기 반도체층(160)의 일부와 중첩된다. 상기 드레인 전극(182)은 상기 소스 전극(181)으로부터 이격되고, 상기 반도체층(160)의 나머지 일부와 상기 제 2 콘택홀(172)을 통해 중첩된다.
상기 표시 기판(100)은 드레인 전극(182)으로부터 연장된 도전층(183, 184)을 더 포함할 수 있다. 상기 도전층(183, 184)은 상기 소스 및 드레인 전극(181, 182)과 이격되며, 동일한 층 상에 배치될 수 있다. 제 1 도전층(183)은 상기 제 3 콘택홀(173)을 통해 상기 하부 공통 전극(120)과 전기적으로 연결되고, 또한 상기 공통전극-접촉부(141)와 하부 공통 전극(120)이 픽셀 금속으로 측면 접촉하며, 제 2 도전층(184)은 상기 제 4 콘택홀(174)을 통해 상기 직접-접촉부(142)와 전기적으로 연결된다. 상기 도전층(183, 184)은 소스/드레인 전극 패턴시에 함께 형성된다.
이 경우, 제4 마스크(미도시)를 통해 패터닝하여 형성한다.
도 3g에 도시된 바와 같이, 상기 표시 기판(100)은 상기 소스/드레인 전극(181,182), 및 상기 도전층(183, 184) 상에 패시베이션층(190)을 더 포함할 수 있다. 상기 패시베이션층(190)은 유기 절연물 또는 무기 절연물로 이루어 질 수 있다. 상기 패시베이션층(190)은 패터닝되어 픽셀부(195)를 오픈한다. 상기 패시베이션층 패터닝시 전극-접촉부와 하부 공통 전극이 픽셀 금속으로 측면 콘택되어진다.
이 경우, 제5 마스크(미도시)를 통해 패터닝하여 형성한다.
도 3h에 나타난 바와 같이, 습식 식각을 통해 구리를 식각하여 TCO계 픽셀부(195)를 형성한다.
이와 같이 본 발명에 따른 수평 전계 모드(PLS)의 액정 표시 장치에 사용되는 표시 기판의 제조방법은 에치 스톱퍼 방식을 이용하면서, 포토 마스크 수(5)를 현저히 감소시키면서 직접-접촉부(D-CNT)를 더 포함시켜 내로우 베젤을 구현할 수 있다.
한편 본 발명은 상기 기재된 실시예로 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
100 표시 기판
110 절연 기판
120 하부 공통 전극
130 절연층
140 게이트 전극
141 공통전극-접촉부
142 직접-접촉부
150 게이트 절연막
160 반도체층
170 식각 저지층
180 소스 및 드레인 전극
183, 184 도전층
190 패시베이션층
195 픽셀부
110 절연 기판
120 하부 공통 전극
130 절연층
140 게이트 전극
141 공통전극-접촉부
142 직접-접촉부
150 게이트 절연막
160 반도체층
170 식각 저지층
180 소스 및 드레인 전극
183, 184 도전층
190 패시베이션층
195 픽셀부
Claims (9)
- 기판 상에 형성된 하부 공통 전극;
상기 하부 공통 전극 상에 형성된 절연막;
상기 절연막 상에 형성된 게이트 전극 및 상기 게이트 전극과 이격되어 배치된 전극-접촉부 및 직접-접촉부를 포함하는 게이트 패턴;
상기 게이트 패턴을 포함한 기판 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 배치된 반도체층;
상기 반도체층이 배치된 게이트 절연막상에 형성된 식각 저지층;
상기 식각 저지층 상에 배치된 소스 및 드레인 전극, 상기 소스 및 드레인 전극으로부터 연장되어 배치된 픽셀부, 상기 소스 및 드레인 전극과 이격되며 상기 전극-접촉부와 전기적으로 연결된 제1 도전층 및 상기 제1 도전층과 이격되며 상기 직접-접촉부와 전기적으로 연결된 제2 도전층;
상기 소스 및 드레인 전극과 상기 제1 및 제2 도전층들 상에 형성되며, 패터닝되어 상기 픽셀부를 오픈하는 패시베이션층을 포함하는 것인 표시 기판.
- 제1항에 있어서,
상기 하부 공통 전극는 상기 기판 상에 전면 증착되어 패터닝되지 않는 것을 특징으로 하는 표시 기판.
- 제1항에 있어서,
상기 하부 공통 전극 및 픽셀부는 TCO 계열의 금속을 사용하는 것을 특징으로 하는 표시 기판.
- 제1항에 있어서,
상기 절연막 및 게이트 절연막은 Si 계열 절연막을 사용하는 것을 특징으로 하는 표시 기판.
- 제1항에 있어서,
상기 게이트 패턴은 구리, 알루미늄, 몰리브덴, 텅스텐, 티타늄 및 크롬으로 이루어진 군에서 선택된 금속을 단일 또는 합금 형태로 사용하는 것을 특징으로 하는 표시 기판.
- 제1항에 있어서,
상기 소스 및 드레인 전극으로는 구리를 사용하고, 상기 구리의 하부 배리어 물질로는 TCO 배선을 사용하는 것을 특징으로 하는 표시 기판.
- 기판상에 하부 공통 전극을 전면 증착하는 단계;
상기 하부 공통 전극 상에 절연막을 증착하는 단계;
상기 절연막 상에 게이트 금속을 증착하고 1차 패터닝하여 게이트 전극, 전극-접촉부 및 직접-접촉부를 포함하는 게이트 패턴을 형성하는 단계;
상기 게이트 패턴을 포함한 상기 기판 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 반도체 물질을 증착하고 2차 패터닝하여 반도체층을 형성하는 단계;
상기 반도체층이 형성된 게이트 절연막 상에 식각 저지층을 증착하고 3차 패터닝하여 상기 반도체층의 소스 영역에 제1 콘택홀을 형성하고, 상기 반도체층의 드레인 영역에 제2 콘택홀을 형성하고, 상기 전극-접촉부에 제3 콘택홀을 형성하며, 상기 직접-접촉부에 제4 콘택홀을 형성하는 단계;
소스/드레인 금속을 픽셀부까지 함께 증착하고 4차 패터닝하여 상기 제1 콘택홀에 소스 전극을 형성하고, 상기 제2 콘택홀에 드레인 전극을 형성하고, 상기 제3 콘택홀에 제1 도전층을 형성하며, 상기 제4 콘택홀에 제2 도전층을 형성하는 단계; 및
패시베이션층을 증착하고 5차 패터닝하여 상기 소스 및 드레인 전극으로부터 연장된 픽셀부를 오픈하는 단계를 포함하고,
상기 소스/드레인 금속은 TCO 배선 및 상기 TCO 배선 상에 위치한 구리를 포함하는 표시 기판의 제조방법.
- 제7항에 있어서,
상기 픽셀부 오픈시 상기 구리만 습식 식각을 통해 식각하여 상기 픽셀부에 상기 TCO 배선만 남기는 것을 특징으로 하는 표시 기판의 제조방법.
- 제7항에 있어서,
상기 전극-접촉부와 상기 하부 공통 전극은 상기 제1 도전층을 통해 측면 콘택되는 것인 표시 기판의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140112344A KR102232258B1 (ko) | 2014-08-27 | 2014-08-27 | 표시 기판 및 그의 제조방법 |
| US14/725,993 US9704890B2 (en) | 2014-08-27 | 2015-05-29 | Display substrate including direct contact part and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140112344A KR102232258B1 (ko) | 2014-08-27 | 2014-08-27 | 표시 기판 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160025669A KR20160025669A (ko) | 2016-03-09 |
| KR102232258B1 true KR102232258B1 (ko) | 2021-03-29 |
Family
ID=55403424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140112344A KR102232258B1 (ko) | 2014-08-27 | 2014-08-27 | 표시 기판 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9704890B2 (ko) |
| KR (1) | KR102232258B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102221845B1 (ko) | 2014-08-27 | 2021-03-04 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| KR102227519B1 (ko) * | 2014-08-27 | 2021-03-16 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| TWI625847B (zh) * | 2016-09-09 | 2018-06-01 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
| CN107204375B (zh) * | 2017-05-19 | 2019-11-26 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012234179A (ja) * | 2011-04-29 | 2012-11-29 | Boe Technology Group Co Ltd | 液晶ディスプレー、及びアレイ基板 |
| KR101319977B1 (ko) * | 2012-11-13 | 2013-10-18 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| KR101405906B1 (ko) * | 2006-05-16 | 2014-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 액정 표시장치 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3463006B2 (ja) | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
| KR20030058237A (ko) | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자의 제조방법 |
| JP5216204B2 (ja) | 2006-10-31 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法 |
| JP5500712B2 (ja) | 2009-09-02 | 2014-05-21 | 株式会社ジャパンディスプレイ | 液晶表示パネル |
| KR101642989B1 (ko) | 2009-10-13 | 2016-08-11 | 엘지디스플레이 주식회사 | 반투과형 액정표시장치 |
| KR101772511B1 (ko) | 2010-06-22 | 2017-08-30 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| KR20120125823A (ko) | 2011-05-09 | 2012-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20130053053A (ko) | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| KR101962917B1 (ko) * | 2012-03-15 | 2019-03-27 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조방법 |
| KR102182428B1 (ko) | 2014-02-18 | 2020-11-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR102227519B1 (ko) | 2014-08-27 | 2021-03-16 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| KR102221845B1 (ko) | 2014-08-27 | 2021-03-04 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| CN104377207A (zh) | 2014-08-29 | 2015-02-25 | 深超光电（深圳）有限公司 | 显示面板及制造该显示面板的方法 |
-
2014
- 2014-08-27 KR KR1020140112344A patent/KR102232258B1/ko active IP Right Grant
-
2015
- 2015-05-29 US US14/725,993 patent/US9704890B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101405906B1 (ko) * | 2006-05-16 | 2014-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 액정 표시장치 |
| JP2012234179A (ja) * | 2011-04-29 | 2012-11-29 | Boe Technology Group Co Ltd | 液晶ディスプレー、及びアレイ基板 |
| KR101319977B1 (ko) * | 2012-11-13 | 2013-10-18 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160025669A (ko) | 2016-03-09 |
| US20160064412A1 (en) | 2016-03-03 |
| US9704890B2 (en) | 2017-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9054195B2 (en) | Array substrate, method for fabricating the same, and display device | |
| KR102221845B1 (ko) | 표시 기판 및 그의 제조방법 | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| US10288925B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| TWI489635B (zh) | 含有金氧半導體的薄膜電晶體基板及其製造方法 | |
| WO2016206452A1 (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| WO2017054394A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| KR20100063493A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20150380442A1 (en) | Array substrate and display device | |
| US9535300B2 (en) | Pixel structure and liquid crystal panel | |
| CN103489826A (zh) | 阵列基板、制备方法以及显示装置 | |
| WO2016029601A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR20090058099A (ko) | 박막 트랜지스터 기판 | |
| US20150318313A1 (en) | Array substrate and method for manufacturing the same, display device | |
| WO2015192595A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR102232258B1 (ko) | 표시 기판 및 그의 제조방법 | |
| US9923067B2 (en) | Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device | |
| CN103926754A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN111679517A (zh) | 一种显示面板及其制造方法，显示装置 | |
| KR102227519B1 (ko) | 표시 기판 및 그의 제조방법 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104503164A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| KR20160043575A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
| US9891495B2 (en) | Array substrate and fabricating method thereof, and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |