JP4326604B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4326604B2 JP4326604B2 JP28255997A JP28255997A JP4326604B2 JP 4326604 B2 JP4326604 B2 JP 4326604B2 JP 28255997 A JP28255997 A JP 28255997A JP 28255997 A JP28255997 A JP 28255997A JP 4326604 B2 JP4326604 B2 JP 4326604B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- semiconductor
- crystal structure
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Shift Register Type Memory (AREA)
Description
【発明が属する技術分野】
本願発明は結晶構造を有する半導体薄膜を利用した半導体装置およびその作製方法に関する。特に、逆スタガ構造の薄膜トランジスタ(以下、TFTと略記する)を用いた半導体装置に関する。
【0002】
なお、本明細書中において「半導体装置」とは、半導体特性を利用して動作させる装置全てを指す。従って本明細書に記載されたTFT、AMLCD(アクティブマトリクス型液晶表示装置)及び電子機器は全て半導体装置の範疇に含むものとする。
【0003】
【従来の技術】
従来より、アクティブマトリクス型液晶表示装置(以下、AMLCDと略記する)のスイッチング素子としてTFTが利用されている。現在では非晶質珪素膜(アモルファスシリコン膜)を活性層として利用したTFTで回路構成を行う製品が市場を占めている。特に、TFT構造としては製造工程の簡単な逆スタガ構造が多く採用されている。
【0004】
しかし、年々AMLCDの高性能化が進み、TFTに求められる動作性能(特に動作速度)は厳しくなる傾向にある。そのため、非晶質珪素膜を用いたTFTの動作速度では十分な性能を有する素子を得ることが困難となった。
【0005】
そこで、非晶質珪素膜に代わって多結晶珪素膜(ポリシリコン膜)を利用したTFTが脚光を浴び、多結晶珪素膜を活性層とするTFTの開発が著しい勢いで進んできている。現在では、その一部で製品化も行われている。
【0006】
活性層として多結晶珪素膜を利用した逆スタガ型TFTの構造については既に多くの発表がなされている。例えば、「Fabrication of Low-Temperature Bottom-Gate Poly-Si TFTs on Large-Area Substrate by Linear-Beam Excimer Laser Crystallization and Ion Doping Method:H.Hayashi et.al.,IEDM95,PP829-832,1995」などの報告がある。
【0007】
同報告書では多結晶珪素膜を利用した逆スタガ構造の典型的な例(Fig.4 )を説明しているが、この様な構造の逆スタガ構造(いわゆるチャネルストップ型)では様々な問題も抱えている。
【0008】
まず、活性層全体が50nm程度と極めて薄いのでチャネル形成領域とドレイン領域との接合部において衝突電離(Impact Ionization )が発生し、ホットキャリア注入などの劣化現象が顕著に現れてしまう。そのため、大きなLDD領域(Light Doped Drain region)を形成する必要性が生じる。
【0009】
そして、このLDD領域の制御性が最も重大な問題となる。LDD領域は不純物濃度と領域の長さの制御が非常に微妙であり、特に長さ制御が問題となる。現状ではマスクパターンによってLDD領域の長さを規定する方式が採られているが、微細化が進めば僅かなパターニング誤差が大きなTFT特性の差を生む。
【0010】
活性層の膜厚のバラツキによるLDD領域のシート抵抗のバラツキも深刻な問題となる。さらに、ゲイト電極のテーパー角度等のバラツキもLDD領域の効果のバラツキを招く要因となりうる。
【0011】
また、LDD領域を形成するためにはパターニング工程が必要であり、それはそのまま製造工程の増加、スループットの低下を招く。上記報告書に記載された逆スタガ構造では、最低でもマスク6枚(ソース/ドレイン電極形成まで)が必要であると予想される。
【0012】
以上の様に、チャネルストップ型の逆スタガ構造ではチャネル形成領の両側に横方向の平面内でLDD領域を形成しなくてはならず、再現性あるLDD領域を形成することは非常に困難である。
【0013】
また、従来AMLCDでは液晶層に保持した電荷の漏れを補うため、補助容量を各画素に設ける構造となっている。
【0014】
【本発明が解決しようとする課題】
本願発明では、非常に簡易な製造工程によって、量産性が高く、且つ、信頼性及び再現性の高い半導体装置を作製する技術を提供することを課題とし、画素マトリクス回路に、TFTボトムゲイト型TFTと共に補助容量を作製する際に、工程を複雑化せずに、特にマスク数を増加することのなく作製可能な半導体装置の構成及びその作製方法を提供することにある。
【0015】
【課題を解決するための手段】
本明細書で開示する発明の構成は、複数のゲイト配線と、複数のソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量とを有する画素マトリクス回路を備えた半導体装置であって、
前記薄膜トランジスタのソース領域と、ドレイン領域と、少なくとも1つのチャネル形成領域とが形成される薄膜半導体層は結晶構造を有し、
前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向かって少なくとも第1の導電層、当該第1の導電層よりも高抵抗な第2の導電層及び前記チャネル形成領域と同一導電型の第1の半導体層からなる積層構造を有し、
前記第1及び第2の導電層に導電性を付与する不純物の濃度プロファイルは、前記第1の導電層から前記第2の導電層にかけて連続的に変化し、
前記補助容量は、ゲイト配線と同一の導電膜でなる第1の電極と、前記第1の電極に接する誘電体と、前記誘電体に接し、前記チャネル形成領域と同一導電型の第2の半導体層でなる第2の電極とを有することを特徴とする。
【0016】
また、他の発明の構成は、上記の構成を有する画素マトリクス回路において、補助容量の第2の電極に半導体層を用いる代わりに、前記ソース配線と共通の導電膜から形成することを特徴とする。
【0017】
また、他の発明の構成は、上記の構成を有する画素マトリクス回路において、画素電極と補助容量の第2の電極は前記ソース配線と共通の導電膜から形成することを特徴とする。
【0018】
また、他の発明の構成は、上記のマトリクス回路において、前記補助容量の一方の電極は前記ゲイト配線と共通の導電膜から形成され、前記画素電極は前記補助容量の誘電体と接する領域を有し、画素電極を補助容量の一方に電極に用いることを特徴とする半導体装置。
【0019】
また、作製方法に関する発明の構成は、
絶縁表面を有する基板上に、前記ゲイト配線、前記補助容量の第1の電極を形成する工程と、
前記ゲイト配線、前記第1の電極を覆う絶縁層を形成する工程と、
前記絶縁層上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に対して結晶化を助長する触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を得る工程と、
前記結晶構造を有する半導体膜に対して15族のみ或いは13族及び15族から選ばれた不純物を添加して、導電層を形成する工程と、
加熱処理により前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせる工程と、
前記結晶構造を有する半導体膜をパターニングして、前記薄膜トランジスタのチャネル形成領域を構成する第1の薄膜半導体層と、前記絶縁層を介して前記第1の電極と重なる第2の薄膜半導体層とを形成する工程と、
前記ソース配線と、前記第1の薄膜半導体層上に薄膜トランジスタのソース領域、ドレイン領域が形成される領域を少なくとも覆う第1の導電膜と、前記第2の薄膜半導体層の表面を覆う第2の導電膜とを形成する工程と、
前記第1の導電膜をマスクとして、前記第1の薄膜半導体層をエッチングして、前記薄膜トランジスタのチャネル形成領域を形成する工程とを有し、
前記第2の薄膜半導体層には前記補助容量の第2の電極が形成されることを特徴とする。
【0020】
上記の作製方法によって、補助容量の一方の電極は半導体層に形成されるが、本発明の作製方法に関する他の構成は、前記ソース配線と、前記薄膜トランジスタのソース電極及びドレイン電極と共に、前記補助容量の第2の電極を形成して、ソース配線と共通の導電膜を補助容量の電極に用いる。
【0021】
さらに、他の方法では、前記画素電極を画素TFT及び補助容量の誘電体に接するように形成することで、画素電極を補助容量の電極に用いる。
【0022】
【発明の実施の形態】
以上の構成からなる本願発明の実施の形態について、以下に記載する実施例、特に実施例13以降において詳細な説明を行うこととする。
【0023】
【実施例】
以下、図1〜21を用いて本発明の実施例を詳細に説明する。
【0024】
〔実施例1〕 本願発明の代表的な実施例について、図1〜3を用いて説明する。まず、図1を用いて本願発明の半導体装置の作製方法を説明する。
【0025】
ガラス基板(または石英、シリコン基板)101上に珪素を主成分とする絶縁膜でなる下地膜102を形成する。その上に導電性膜でなるゲイト電極(第1配線)103を形成する。
【0026】
ゲイト電極103の線幅は1〜10μm(代表的には3〜5μm)とする。また、膜厚は 200〜500 nm(代表的には 250〜300 nm)とする。本実施例では 250nm厚のTa/TaN(タンタル/窒化タンタル)積層膜を用いて線幅3μmのゲイト電極を形成する。
【0027】
また、ゲイト電極103としては、少なくとも 600℃(好ましくは 800℃)の温度に耐えうる耐熱性を有する材料(タンタル、タングステン、チタン、クロム、モリブデン、導電性シリコン等)を用いる。その理由は後述する。ここで1回目のパターニング工程(ゲイト電極形成)が行われる。
【0028】
次に、窒化珪素膜104(膜厚は0〜200 nm、代表的には25〜100 nm、好ましくは50nm)、SiOx Ny で示される酸化窒化珪素膜又は酸化珪素膜(膜厚は 150〜300 nm、代表的には200 nm)105からなるゲイト絶縁層を形成し、その上に珪素を主成分とする非晶質半導体膜106を形成する。本実施例では非晶質珪素膜を例とするが他の化合物半導体膜(ゲルマニウムを含有する非晶質珪素膜等)を用いても良い。
【0029】
また、本願発明はチャネルエッチ型のボトムゲイト構造であるので、非晶質珪素膜106の膜厚は厚く形成しておく。膜厚範囲は 100〜600 nm(典型的には 200〜300 nm、好ましくは250 nm)とする。本実施例では200 nmとする。また、後述するが、最適な膜厚は本願発明のTFTにどの様なオフセット領域、LDD領域を設けるかによって適宜決定する必要がある。
【0030】
なお、本実施例では減圧熱CVD法により非晶質珪素膜106を成膜するが、成膜の際に炭素、酸素、窒素といった不純物の濃度を徹底的に管理することが望ましい。これらの不純物が多いと後の結晶化を阻害する恐れがある。
【0031】
本実施例では成膜した非晶質珪素膜中における各不純物の濃度が、炭素及び窒素が 5×1018atoms/cm3 未満(代表的には 5×1017atoms/cm3 以下)、酸素が 1.5×1019atoms/cm3 未満(代表的には 1×1018atoms/cm3 以下)となる様に制御する。この様な管理を行っておけば最終的にTFTのチャネル形成領域中に含まれる不純物濃度は上記範囲内に収まる。
【0032】
こうして図1(A)の状態が得られる。その次に、珪素の結晶化を助長する触媒元素(代表的にはニッケル)を含んだ溶液をスピンコート法により塗布し、Ni(ニッケル)含有層107を形成する。詳細な条件は本発明者らによる特開平7-130652号公報記載の技術(ここでは同公報の実施例1)を参照すると良い。なお、同公報の実施例2に記載された技術を用いても良い。(図1(B))
【0033】
なお、同公報ではNiを含んだ水溶液を塗布する手段を示しているが、以下の添加手段を用いることも可能である。
(1)イオン注入法又はイオンドーピング法による直接的添加。
(2)Ni電極を用いたプラズマ処理による添加。
(3)CVD法、スパッタ法または蒸着法によるNi膜またはNix Siy (ニッケルシリサイド)膜の形成。
【0034】
また、珪素の結晶化を助長する触媒元素としては、Ni以外にもGe(ゲルマニウム)、Co(コバルト)、白金(Pt)、パラジウム(Pd)、鉄(Fe)、銅(Cu)、金(Au)、鉛(Pb)等を用いることができる。
【0035】
Ni含有層107を形成したら、 450〜500 ℃2時間程の加熱処理(水素出し工程)の後、 500〜700 ℃(代表的には 550〜600 ℃)の温度で 2〜12時間(代表的には 4〜8 時間)の加熱処理を行い、結晶構造を有する半導体膜(本実施例の場合には結晶性珪素膜(ポリシリコン膜))108を得る。本実施例の場合、結晶化は非晶質珪素膜106の表面近傍から始まり、概略矢印の方向に向かって進行する。(図1(C))
【0036】
次に、レーザー光またはそれと同等の強度を持つ強光を照射することにより結晶性珪素膜108の結晶性の改善工程を行う。ここでは粒内欠陥の低減、不整合粒界の低減及び非晶質成分の結晶化などが行われ、非常に結晶性に優れた結晶性珪素膜109が得られる。(図1(D))
【0037】
次に、15族から選ばれた元素(代表的にはリン、砒素またはアンチモン)をイオン注入法(質量分離あり)またはイオンドーピング法(質量分離なし)により添加する。本実施例では結晶性珪素膜109の表面から深さ30〜100nm (代表的には30〜50nm)の範囲において、リン濃度が 1×1019〜3×1021atoms/cm3 、代表的には 1×10〜1×1021atoms/cm3 となる様に調節する。
【0038】
本実施例ではこの様にして形成された高濃度のリンを含む領域110をn+ 層(または第1の導電層)と呼ぶ。この層の厚さは30〜100nm (代表的には30〜50nm)の範囲で決定する。この場合、n+ 層110は後にソース/ドレイン電極の一部として機能する。本実施例では30nm厚のn+ 層を形成する。
【0039】
また、n+ 層110の下に形成される低濃度にリンを含む領域111をn- 層(または第2の導電層)と呼ぶ。この場合、n- 層111はn+ 層110よりも高抵抗となり、後に電界緩和のためのLDD領域として機能する。本実施例では30nm厚のn- 層を形成する。(図1(E))
【0040】
またn- 層404の下には、リン濃度が極端に低下した領域及びそのさらに下層は真性または実質的に真性な領域120が形成される。このような領域をi層120と呼ぶ。
【0041】
また、この時、リンを添加する際の深さ方向の濃度プロファイルが非常に重要である。この事について図4を用いて説明する。なお、図4に示す濃度プロファイルは加速電圧を80keV 、RF電力を20Wとしてイオンドーピング法によりフォスフィン(PH3 )を添加した場合の例である。
【0042】
図4において、401は結晶性珪素膜、402は添加されたリンの濃度プロファイルを示している。この濃度プロファイルはRF電力、添加イオン種、加速電圧等の設定条件によって決定される。
【0043】
この時、濃度プロファイル402のピーク値はn+ 層403内部又は界面近傍にあり、結晶性珪素膜401の深くにいく程(ゲイト絶縁膜に向かうほど)、リン濃度は低下する。この時、リン濃度は膜内部全域に渡って連続的に変化するためn+ 層403の下には必ずn- 層404が形成される。
【0044】
そして、このn- 層404の内部においてもリン濃度は連続的に低下していく。本実施例では、リン濃度が 1×1019atoms/cm3 を超える領域をn+ 層403として考え、 5×1017〜 1×1019atoms/cm3 の濃度範囲にある領域をn- 層404として考えている。ただし、明確な境界は存在しないため、目安として考えている程度である。
【0045】
また、リン濃度が極端に低下した領域及びそのさらに下層は真性または実質的に真性な領域(i層)405となる。なお、真性な領域とは意図的に不純物が添加されない領域を言う。また、実質的に真性な領域とは、不純物濃度(ここではリン濃度)が珪素膜のスピン密度以下である領域又は不純物濃度が 1×1014〜5×1017atoms/cm3 の範囲で一導電性を示す領域を指す。
【0046】
この様な真性または実質的に真性な領域はn- 層404の下に形成されるが、、i層405は基本的にチャネル形成領域と同一導電型の半導体層から構成される。即ち、チャネル形成領域が弱いn型又はp型を示す様な場合には、同様の導電型を示す。
【0047】
この様に、n+ 層110の形成にイオン注入法またはイオンドーピング法を用いることによりn+ 層110の下にn- 層111を形成することができる。従来の様にn+ 層を成膜で設けた場合にはこの様な構成は実現できない。また、イオン添加時の条件を適切に設定することでn+ 層110とn- 層111の厚さ制御を容易に行うことができる。
【0048】
特に、n- 層111の厚さは後にLDD領域の厚さとなるため、非常に精密な制御が必要である。イオンドーピング法等では添加条件の設定によって深さ方向の濃度プロファイルが精密に制御できるので、LDD領域の厚さ制御が容易に行える。本願発明ではn- 層111の厚さを30〜200 nm(代表的には50〜150 nm)の範囲で調節すれば良い。
【0049】
図4では、ドーピング工程が1度の場合の濃度プロファイルを示しているが、ドーピング工程を複数に分けることで、n+ 層403、n- 層402の厚さを制御することもできる。例えば、高ドーズ量で比較的浅い箇所、n+ 層403を形成すべき深さに濃度プロファイルのピークが位置するようなドーピングと、低ドーズ量で比較的深い箇所、n- 層402を形成すべき深さに濃度プロファイルのピークが位置するドーピングを行えばよい。
【0050】
次に、図1(E)の状態が得られたら、 500〜700 ℃(代表的には 600〜650 ℃)の温度で 0.5〜8 時間(代表的には 1〜4 時間)の加熱処理(ファーネスアニール)を行い、結晶性珪素膜のリンが添加されていない領域中のNiを、リンが添加されたn+ 層110及びn- 層111へと移動させる。即ちNiは概略矢印の方向に向かって拡散して、n+ 層110及びn- 層111にゲッタリングされて、チャネル形成領域が形成されるi層120のニッケル濃度が低減される。(図2(A))
【0051】
本実施例のゲッタリング工程によって、i層120のニッケル濃度は、SIMSのよる測定では、5×1017atoms/cm3 以下にまで低減されている。更に本実施例のゲッタリクング技術によって、ニッケル濃度はi層120のスピン密度以下まで、1×1014atoms/cm3 以下まで低減することが可能である。
【0052】
この様に、本実施例はn+ 層110及びn- 層111、に含まれたリンによってNiをゲッタリングさせる点、即ちn+ /n- 層をゲッタリング領域として活用する点に大きな特徴がある。また、Niをゲッタリングしたn+ /n- 層の一部はそのままソース/ドレイン領域を構成する第1及び第2の導電層として残るが、ゲッタリング後は不活性なリン化ニッケルとなるので問題はない。
【0053】
また、この場合、Niが移動すべき距離は結晶性珪素膜の膜厚分に相当する距離でしかないので非常に速やか(短時間のうち)にゲッタリングが終了する。そのため、(1)添加するリン濃度の低減、(2)加熱処理温度の低下、(3)加熱処理時間の短縮化を実現しうる。
【0054】
なお、本実施例ではガラス基板上にTFTを作製するのでガラスの耐熱性でプロセス最高温度が決定されてしまう。しかしながら、基板として石英基板など耐熱性の高い基板を用いれば、ゲッタリングのための加熱処理の最高温度を 1000 ℃(好ましくは 800℃)にまで上げることができる。温度が 800℃を超えるとゲッタリング領域から被ゲッタリング領域へのリンの逆拡散が起こり始めるので好ましくない。
【0055】
また、ゲイト電極103の耐熱性を少なくとも 600℃(好ましくは 800℃)の温度に耐えうる様にしたのは、このゲッタリング工程を考慮しての事である。勿論、ゲッタリング工程をファーネスアニールによらず、ランプアニール等で行う場合にはゲイト電極の許容範囲も広がる。
【0056】
こうして、i層120中の触媒元素をn+ /n- 層にゲッタリングさせた後、結晶性珪素膜のパターニングを行い、島状半導体層112を形成する。この時、最終的にTFTが完成した時にキャリアの移動方向に対して垂直な方向の長さ(チャネル幅(W))が1〜30μm(代表的には10〜20μm)となる様に調節する。ここで2回目のパターニング工程が行われる。(図2(B))
【0057】
ここで図面上には図示されないが、露出したゲイト絶縁層の一部をエッチングし、ゲイト電極(第1配線)と次に形成する電極(第2配線)との電気的接続をとるためのコンタクトホール(図2(D)の119で示される領域)を開口する。ここで3回目のパターニング工程が行われる。
【0058】
次に、導電性を有する金属膜(図示せず)を成膜し、パターニングによりソース電極113、ドレイン電極114を形成する。本実施例ではTi(50nm)/Al( 200〜300 nm)/Ti(50nm)の3層構造からなる積層膜を用いる。また、上述の様にゲイト電極と電気的に接続するための配線も同時に形成されている。ここで4回目のパターニング工程が行われる。(図2(C))
【0059】
また、後述するが、ゲイト電極103の真上の領域、即ちソース電極113とドレイン電極114とで挟まれた領域(以下、チャネルエッチ領域と呼ぶ)115の長さ(C1 で示される)が後にチャネル形成領域とオフセット領域の長さを決定する。C1 は2〜20μm(代表的には5〜10μm)の範囲から選べるが、本実施例ではC1 =4μmとする。
【0060】
次に、ソース電極113及びドレイン電極114をマスクとしてドライエッチングを行い、自己整合的に島状半導体層112をエッチングする。そのため、チャネルエッチ領域115のみでエッチングが進行する。(図2(D))
【0061】
この時、n+ 層110、n- 層111は完全にエッチングされ、真性または実質的に真性なi層120のみが残された形でエッチングを止める。本願発明では最終的に10〜100 nm(代表的には10〜75nm、好ましくは15〜45nm)の半導体層のみを残す。本実施例では30nm厚の半導体層を残すことにする。
【0062】
こうして島状半導体層112のエッチング(チャネルエッチ工程)が終了したら、保護膜116として酸化珪素膜また窒化珪素膜を形成して、図2(D)に示す様な構造の逆スタガ型TFTを得る。
【0063】
この状態において、チャネルエッチされた島状半導体層112のうち、ゲイト電極113の真上に位置する領域はチャネル形成領域117となる。本実施例の構成ではゲイト電極幅がチャネル形成領域の長さに対応し、L1 で示される長さをチャネル長と呼ぶ。また、ゲイト電極113の端部よりも外側に位置する領域118は、ゲイト電極113からの電界が及ばず、オフセット領域となる。この長さはX1 で示される。
【0064】
本実施例の場合、ゲイト電極113の線幅(L1 に相当する)が3μmであり、チャネルエッチ領域115の長さ(C1 )が4μmであるので、オフセット領域の長さ(X1 )は 0.5μmとなる。
【0065】
ここで、ドレイン領域(ドレイン電極114と接する半導体層)を拡大したものを図3に示す。図3において、103はゲイト電極、301はチャネル形成領域、302はn+ 層(ソースまたはドレイン電極)、303、304は膜厚の異なるオフセット領域、305はn- 層(LDD領域)である。
【0066】
なお、ここでは説明しないがソース領域(ソース電極113と接する半導体層)も同様の構造を有している。
【0067】
また、図3に示す構造は模式的に記されているが、各領域の膜厚関係には注意が必要である。本願発明を構成するにあたって最も好ましい構成は、膜厚の厚さがn+ 層302<n- 層305<オフセット領域(i層)304の関係にある場合である。
【0068】
なぜならばn+ 層302は電極として機能するだけなので薄くで十分である。一方、n- 層305及びオフセット領域304は電界緩和を効果的に行うために適切な厚さが必要である。
【0069】
本実施例の構成では、チャネル形成領域301からn+ 領域302に至るまでに膜厚の異なる二つのオフセット領域303、304及びLDD領域305が存在する。なお、303はマスク合わせにより形成される膜面方向のオフセット領域であり、マスクオフセット領域と呼ぶ。
【0070】
また、304はi層の膜厚分に相当する膜厚方向のオフセット領域であり、厚さオフセット領域と呼ぶ。厚さオフセット領域304の厚さは100 〜300 nm(代表的には 150〜200nm )の範囲で決定すれば良い。ただし、チャネル形成領域の膜厚よりも膜厚をが厚くする必要がある。チャネル形成領域よりも膜厚が薄いと良好なオフセット効果を望めない。
【0071】
この様なオフセット+LDDからなる構造を本発明者らはHRD(High Resistance Drain )構造と呼び、通常のLDD構造とは区別して考えている。本実施例の場合、HRD構造はマスクオフセット+厚さオフセット+LDDの3段構造で構成されることになる。
【0072】
この時、LDD領域303はLDD領域の膜厚及び不純物濃度によって制御されるため、非常に再現性が高く、特性バラツキが小さいという利点を有する。パターニングによって形成されたLDD領域ではパターニング誤差による特性バラツキが問題となることは従来例で述べた通りである。
【0073】
なお、マスクオフセット領域303の長さ(X1 )はパターニングによって制御されるため、パターニングやガラスの縮み等による誤差の影響を受ける。しかしながら、その後に厚さオフセット領域304とLDD領域305とが存在するので誤差による影響は緩和され、特性バラツキを小さくすることができる。
【0074】
なお、マスクオフセットの長さ(X1 )はチャネル長(L1 )とチャネルエッチ領域の長さ(C1 )を用いて(C1 −L1 )/2で表される。従って、ソース/ドレイン電極形成時のパターニング工程によって所望のオフセット長(X1 )を設定することが可能である。本実施例の構成ではオフセット長(X1 )は 0.3〜3μm(代表的には1〜2μm)とすることができる。
【0075】
なお、図2(D)に示す様な構造の逆スタガ型TFTは、従来の非晶質珪素膜を活性層(島状半導体層)として利用したTFTでは実現できない。なぜならば、非晶質珪素膜を用いる場合、ソース/ドレイン電極とゲイト電極とがオーバーラップする様な構造にしないとキャリア(電子または正孔)の移動度が極めて遅くなってしまうからである。
【0076】
ソース/ドレイン電極とゲイト電極とがオーバーラップする様な構造にしたとしても非晶質珪素膜を用いたTFTのモビリティ(電界効果移動度)はせいぜい1〜10cm2 /Vs程度である。それに対して本実施例の様な構造を採用してしまってはモビリティが低すぎてスイッチング素子として機能しない。
【0077】
ところが、本願発明では活性層として結晶性珪素膜を利用しているのでキャリア移動度が十分に速い。従って、本実施例の様な構造としても十分なモビリティを得ることが可能である。即ち、本実施例の構造は半導体層として結晶構造を有する半導体膜を用いたからこそ実現できるのである。
【0078】
また、本実施例の逆スタガ型TFTは、HRD構造を有しているので衝突電離によるホットキャリア注入などの劣化現象に対して非常に強く、高い信頼性を有している。しかも、LDD領域の効果が支配的な上、そのLDD領域が非常に制御性よく形成されているので特性バラツキが非常に小さい。
【0079】
そのため、本実施例の様な構造は高耐圧を必要とし、高い動作速度はそれほど必要としない様な回路を構成するTFTに好適である。
【0080】
また、本実施例の作製工程に示した様に、図2(D)に示した構造の逆スタガ型TFTを得るのに4枚のマスクしか必要としていない。これは従来のチャネルストップ型TFTが6枚マスクを必要としていた事を考えると、スループット及び歩留りが飛躍的に向上することを意味している。
【0081】
以上の様に、本実施例の構成によれば量産性の高い作製工程によって、高い信頼性と再現性を有するボトムゲイト型TFTを作製することが可能である。
【0082】
なお、本実施例の作製工程に従って作製したボトムゲイト型TFT(Nチャネル型TFT)のモビリティは30〜250cm2 /Vs (代表的には10〜150cm2 /Vs )、しきい値電圧は0〜3Vを実現しうる。
【0083】
〔実施例2〕
本実施例では本願発明の構成において、実施例1とは異なる構成例を示す。TFTの作製工程は基本的には実施例1に従えば良いので、本実施例では必要な部分のみを説明することにする。
【0084】
まず、実施例1の作製工程に従って図5(A)の状態を得る。ここで実施例1と異なる点は、ソース電極501、ドレイン電極502を形成する際にチャネルエッチ領域500の長さをC2 とする点にある。この時、C2 はゲイト電極幅よりも狭く、2〜9μm(代表的には2〜4μm)の範囲で選ばれる。即ち、ゲイト電極とソース/ドレイン電極とがオーバーラップする様に設けることが本実施例の特徴となる。
【0085】
この状態で実施例1に示した様にチャネルエッチ工程を行い、保護膜を設けると図5(B)の状態を得る。この時、503で示される領域がチャネル形成領域となり、そのチャネル長はL2 (=C2 )で表される。また、マスク設計によりオーバーラップさせた領域(マスクオーバーラップ領域と呼ぶ)504の長さ(Y2)はゲイト電極幅をEとすると、(E−L2 )/2で表される。
【0086】
図5(C)はドレイン領域の拡大図であるが、TFT動作時のキャリアは、チャネル形成領域503(厚さ50nm)、マスクオーバーラップ領域504(厚さ160 nm)、LDD領域505(厚さ50nm)を通ってn+ 層506(厚さ40nm)、ドレイン電極502へと到達する。
【0087】
なお、この場合、マスクオーバーラップ領域504にもゲイト電極からの電界が形成されるが、LDD領域505に近づくにつれて電界は弱まるので、その様な領域は実質的にLDD領域と同様の機能を持つ。勿論、さらにLDD領域505に近づけば完全に電界が形成されなくなり、オフセット(厚さオフセット)領域としても機能しうる。
【0088】
この様に本実施例の構造ではHRD構造が、オーバーラップによる実質的なLDD+厚さオフセット+低濃度不純物によるLDDで構成される。また、オーバーラップ領域504の膜厚が薄い場合には、オーバーラップによる実質的なLDD+低濃度不純物によるLDDのみからなるLDD構造もとりうる。
【0089】
本実施例の構成においても、オーバーラップ領域504、LDD領域505がそれぞれの膜厚で制御されるので非常に特性バラツキが小さい。また、オーバーラップ領域の長さ(Y2 )はパターニング等による誤差を含むが、オーバーラップによるLDD、厚さ方向のオフセット及び低濃度不純物によるLDDはその様な誤差の影響を受けないのでY2 の誤差による特性バラツキは緩和される。
【0090】
なお、本実施例の様な構造はオフセット成分が少なく、高い動作速度を必要とする様な回路を構成するTFTに好適である。
【0091】
また、本実施例の構造では衝突電離によってチャネル形成領域内に蓄積した少数キャリアが速やかにソース電極へと引き抜かれるので基板浮遊効果を起こしにくいという利点を有する。そのため、動作速度が速い上に非常に耐圧特性の高いTFTを実現することが可能である。
【0092】
〔実施例3〕 本実施例では本願発明の構成において、実施例1、2とは異なる構成例を示す。TFTの作製工程は基本的には実施例1に従えば良いので、本実施例では必要な部分のみを説明することにする。
【0093】
まず、実施例1の作製工程に従って図6(A)の状態を得る。ここで実施例1と異なる点は、ソース電極601、ドレイン電極602を形成する際にチャネルエッチ領域600の長さをC3 とする点にある。この時、C3 はゲイト電極幅と一致させるため、1〜10μm(代表的には3〜5μm)となる。
【0094】
この状態で実施例1に示した様にチャネルエッチ工程を行い、保護膜を設けると図6(B)の状態を得る。この時、603で示される領域がチャネル形成領域となり、そのチャネル長はL3 (=C3 )で表される。
【0095】
図6(C)はドレイン領域の拡大図であるが、TFT動作時のキャリアは、チャネル形成領域603(厚さ100 nm)、厚さオフセット領域604(厚さ150 nm)、LDD領域605(厚さ100 nm)を通ってn+ 層606(厚さ50nm)、ドレイン電極602へと到達する。即ち、本実施例の構造ではHRD構造が厚さオフセット+LDDの2段構造で構成される。
【0096】
本実施例の構成においても、厚さオフセット領域604、LDD領域605がそれぞれの膜厚で制御されるので非常に特性バラツキが小さい。また、十分な耐圧特性を得ることが可能である。
【0097】
〔実施例4〕 本実施例では本願発明の構成において、実施例1〜3とは異なる構成例を示す。TFTの作製工程は基本的には実施例1に従えば良いので、本実施例では必要な部分のみを説明することにする。
【0098】
まず、実施例1の作製工程に従って図7(A)の状態を得る。ここで実施例1と異なる点は、ソース電極701、ドレイン電極702を形成する際にソース電極またはドレイン電極のいずれか一方をゲイト電極にオーバーラップさせ、他方はオーバーラップさせない構成とする点にある。
【0099】
なお、本実施例ではチャネルエッチ領域700の長さをC4 とする。この時、C4 は1〜10μm(代表的には3〜6μm)の範囲で選ばれる。
【0100】
この状態で実施例1に示した様にチャネルエッチ工程を行い、保護膜を設けると図7(B)の状態を得る。この時、703で示される領域がチャネル形成領域となり、そのチャネル長はL4 (=C4 −X4 )で表される。
【0101】
ここで、X4はマスクオフセット領域704の長さである。X4 の数値範囲については実施例1を参考にすれば良い。また、マスクオーバーラップ領域705の長さの数値範囲は実施例2を参考にすれば良い。
【0102】
本実施例は、実施例1で説明したHRD構造と実施例2で説明したHRD構造(またはLDD構造)とを組み合わせた構成である。構造的な説明は実施例1及び実施例2で既に説明したのでここでの説明は省略する。
【0103】
本実施例の様な構造を採用する場合、特にソース領域に実施例2に示したHRD構造(またはLDD構造)を用い、ドレイン領域に実施例1で説明したHRD構造を用いることが好ましい。
【0104】
例えば、ドレイン領域側のチャネル端部(接合部)では特に電界集中が激しく、実施例1に示した様な抵抗成分の多いHRD構造が望ましい。逆に、ソース側ではそこまでの高耐圧対策は必要ないので、実施例2に示した様な抵抗成分の少ないHRD(またはLDD)構造が適している。
【0105】
なお、本実施例において、ソース/ドレイン領域側のいずれか一方に実施例2の構成を組み合わせることも可能である。この様に、実施例1〜3に示したHRD構造またはLDD構造を実施者が適宜選択してソース/ドレイン領域に採用し、回路設計を鑑みて最適な構造を設計すれば良い。この場合、32 =9通りの組み合わせパターンが可能である。
【0106】
〔実施例5〕 本実施例では実施例1〜4に示した構成のボトムゲイト型TFTを用いてCMOS回路(インバータ回路)を構成する場合の例について図8を用いて説明する。なお、CMOS回路は同一基板上に形成されたNチャネル型TFTとPチャネル型TFTとを相補的に組み合わせて構成する。
【0107】
図8は実施例4に示した構成を利用したCMOS回路であり、801はPチャネル型TFTのソース電極、802はNチャネル型TFTのソース電極、803はN/P共通のドレイン電極である。
【0108】
また、Nチャネル型TFTは実施例1で説明した作製工程によってn+ 層804、805、n- 層806、807が形成されている。一方、Pチャネル型TFTの方にはp++層808、809、p- 層810、811が形成されている。
【0109】
なお、同一基板上にCMOS回路を作製することは非常に容易である。本願発明の場合、まず、実施例1の工程に従って図2(B)の状態を得る。
【0110】
この状態ではN型/P型関係なく15族から選ばれた元素が全面に添加されているが、Pチャネル型TFTを作製する場合にはNチャネル型TFTとする領域をレジストマスク等で隠して13族から選ばれた元素(代表的にはボロン、インジウムまたはガリウム)を添加すれば良い。
【0111】
本実施例ではボロンを例にとるが、この時、ボロンはリンの濃度以上に添加して導電性を反転させなければならない。また、n+ 層及びn- 層全てを完全にp++層及びp- 層に反転させるためには、ボロン添加時の濃度プロファイルを調節してリンの添加深さよりも深く添加することが重要である。
【0112】
従って、ボロンの膜中における濃度プロファイルは図9の様になる。図9において、900は半導体層、901はボロン添加前のリンの濃度プロファイル、902はボロン添加後のボロンの濃度プロファイル、903はp++層、904はp- 層、905はi層である。
【0113】
この時、p++層903の厚さは10〜150 nm(代表的には50〜100 nm)とし、p++層のボロンの濃度は、3×1019〜1×1022atoms/cm3 、代表的には3×1019〜3×1021atoms/cm3 となる様に調節する。
【0114】
他方、p- 層904の厚さは30〜300 nm(代表的には 100〜200 nm)とし、そのボロンの濃度は、5×1017〜3×1019atoms/cm3 となる様に調節する。する。ただし、Pチャネル型TFTは元来劣化に強いのでp- 層をLDD領域として利用する必要性は必ずしもない。わざわざp- 層904の膜厚について言及したのは、イオン注入法等の添加手段を用いる限り、連続的に変化する濃度勾配によって必ずp- 層が形成されるからである。
【0115】
ところで、本実施例ではNチャネル型TFTとPチャネル型TFTのどちらもソース領域側には実施例2に示した構成のHRD構造(オーバーラップ領域を利用したタイプ)を用い、ドレイン領域側には実施例1に示した構成のHRD構造(マスクオフセットを利用したタイプ)を設けている。
【0116】
そのため、上面図で明らかな様にPチャネル型TFTのソース領域側にはYi の長さを持つオーバーラップ領域を有し、ドレイン領域側にはXi の長さを持つマスクオフセット領域を有している。また、Nチャネル型TFTのソース領域側にはYj の長さを持つオーバーラップ領域を有し、ドレイン領域側にはXj の長さを持つマスクオフセット領域を有している。
【0117】
この時、Xi とXj 、Yi とYj の長さはそれぞれマスク設計によって自由に調節できる。従って、それぞれの長さは回路構成の必要に応じて適宜決定すれば良く、Nチャネル型とPチャネル型とで揃える必要はない。
【0118】
また、この様な構造ではCMOS回路の共通ドレインとなる領域の耐圧特性を高くすることができるので、動作電圧の高い回路を構成する場合において、非常に有効な構成である。
【0119】
なお、実施例1〜4に示した構成のTFTを用いたCMOS回路の構成を図8に示したが、これ以外の全ての組み合わせも可能であることは言うまでもない。可能な構成パターンとしては、一つのTFTについて9通りあるので、CMOS回路では92 =81通りがある。これらの複数の組み合わせの中から、回路が必要する性能に応じて最適な組み合わせを採用していけば良い。
【0120】
また、本実施例に示した様に本願発明はPチャネル型TFTにも容易に適用することができる。その場合、本願発明のボトムゲイト型TFT(Pチャネル型TFT)のモビリティは30〜150cm2/Vs (代表的には10〜100cm cm2/Vs )、し
きい値電圧は−1〜−3Vを実現しうる。
【0121】
〔実施例6〕 本実施例では、珪素の結晶化を助長する触媒元素としてGe(ゲルマニウム)を利用した場合の例をついて説明する。Geを利用する場合、汎用性の高さからイオン注入法、イオンドーピング法またはプラズマ処理による添加を行うことが好ましい。また、Geを含む雰囲気中で熱処理を行うことで気相から添加することも可能である。
【0122】
GeはSi(シリコン)と同じ14族に属する元素であるため、Siとの相性が非常に良い。GeとSiとの化合物(Six Ge1-xで示される。ただし0<X<1)は本願発明の半導体層として活用することもできることは既に述べた。
【0123】
そのため、本実施例の様にGeを用いた非晶質珪素膜の結晶化を行った場合、結晶化後に触媒元素をゲッタリングする必要性がない。勿論、ゲッタリング工程を行っても構わないが、TFT特性に影響はない。
【0124】
従って、ゲッタリング工程の加熱処理を省略することができるので製造工程のスループットが大幅に向上する。また、Six Ge1-x 膜を用いたTFTは高いモビリティを示すことが知られているので、珪素膜中におけるGeの含有量が適切であれば動作速度の向上も期待しうる。
【0125】
なお、本実施例の構成は実施例1〜5のいずれの構成に対しても適用することが可能である。
【0126】
〔実施例7〕 本実施例では、本願発明のTFTに対してしきい値電圧を制御するための工夫を施した場合の例について説明する。
【0127】
しきい値電圧を制御するために13族(代表的にはボロン、インジウム、ガリウム)または15族(代表的にはリン、砒素、アンチモン)から選ばれた元素をチャネル形成領域に対して添加する技術はチャネルドープと呼ばれている。
【0128】
本願発明に対してチャネルドープを行うことは有効であり、以下に示す2通りの方法が簡易で良い。
【0129】
まず、非晶質珪素膜を成膜する時点において成膜ガスにしきい値電圧を制御するための不純物を含むガス(例えばジボラン、フォスフィン等)を混在させ、成膜と同時に所定量を含有させる方式がある。この場合、工程数を全く増やす必要がないが、N型及びP型の両TFTに対して同濃度が添加されるため、両者で濃度を異ならせるといった要求には対応できない。
【0130】
次に、図2(D)で説明した様なチャネルエッチ工程(チャネル形成領域の形成工程)が終了した後で、ソース/ドレイン電極をマスクとしてチャネル形成領域(またはチャネル形成領域とマスクオフセット領域)に対して選択的に不純物添加を行う方式がある。
【0131】
添加方法はイオン注入法、イオンドーピング法、プラズマ処理法、気相法(雰囲気からの拡散)、固相法(膜中からの拡散)など様々な方法を用いることができるが、チャネル形成領域が薄いので、気相法や固相法等の様にダメージをあたえない方法が好ましい。
【0132】
なお、イオン注入法等を用いる場合には、TFT全体を覆う保護膜を設けてから行えばチャネル形成領域のダメージを減らすことができる。
【0133】
また、不純物を添加した後はレーザーアニール、ランプアニール、ファーネスアニールまたはそれらを組み合わせて不純物の活性化工程を行う。この時、チャネル形成領域が受けたダメージも殆ど回復する。
【0134】
本実施例を実施する場合、チャネル形成領域には1×1015〜 5×1018atoms/cm3 (代表的には 1×1015〜 5×1017atoms/cm3 )の濃度でしきい値電圧を制御するための不純物を添加すれば良い。
【0135】
そして、本実施例を本願発明のTFTに実施した場合、Nチャネル型TFTのしきい値電圧を 0.5〜2.5 Vの範囲に収めることができる。また、Pチャネル型TFTに適用した場合にはしきい値電圧を-0.1〜-2.0Vの範囲に収めることが可能である。
【0136】
なお、本実施例の構成は実施例1〜6のいずれの構成との組み合わせも可能である。また、実施例5のCMOS回路に適用する場合、N型TFTとP型TFTとで添加濃度や添加する不純物の種類を異なるものとすることもできる。
【0137】
〔実施例8〕 図2(D)に示した構造では、島状半導体層を完全に囲む様にしてソース電極113とドレイン電極114とが形成されている。本実施例ではこれとは別の構成について説明する。
【0138】
図10(A)に示す構造は、基本的には図2(D)と似ているが、ソース電極11及びドレイン電極12の形状が異なる点に特徴がある。即ち、一部において島状半導体層(厳密にはソース/ドレイン領域)よりもaで示される距離だけ内側にソース電極11及びドレイン電極12が形成されている。
【0139】
また、13で示される領域は、チャネル形成領域14と同じ膜厚を有する領域であり、距離aの幅を持つ。図面上では模式的に表しているが、距離aは1〜300 μm(代表的には10〜200 μm)である。
【0140】
ここで作製工程と照らし合わせて本実施例の特徴を説明する。本実施例では図10(B)に示す様にソース電極11及びドレイン電極12を形成する。ここで15は島状半導体層であり、端部16が露出する。
【0141】
この状態でチャネルエッチ工程を行うと、ソース電極11及びドレイン電極12がマスクとなって自己整合的に島状半導体層15がエッチングされる。この場合、端部16も同時にエッチングされる。
【0142】
この様にして図10(A)の様な構造が得られる。従って、端部16がチャネル形成領域14と同じ膜厚を有することは明らかである。
【0143】
この島状半導体層の突出部13を形成する理由は以下の2つがある。
(1)チャネルエッチ工程におけるエッチングモニタとして利用する。
(2)後工程で保護膜や層間絶縁膜を形成する際に、島状半導体層の段差によるカバレッジ不良を低減する。
【0144】
エッチングモニタとしては、製造過程における抜き取り検査によってチャネル形成領域が適切な膜厚となっているかどうかを検査する場合に用いる。
【0145】
なお、本実施例の構成は実施例1〜7のいずれの構成とも組み合わせることが可能である。
【0146】
〔実施例9〕 本実施例では実施例5に示したCMOS回路(インバータ回路)の回路構成の例について図11を用いて説明する。
【0147】
図11(A)に示すのは、図8に示したものと同一構造のCMOS回路である。この場合、回路構成はゲイト電極20、N型TFTの半導体層21、P型TFTの半導体層22、N型TFTのソース電極23、P型TFTのソース電極24、共通ドレイン電極25から構成される。
【0148】
なお、各端子部a、b、c、dはそれぞれ図11(C)に示したインバータ回路の端子部a、b、c、dに対応している。
【0149】
次に、図11(B)に示すのは、N型TFTとP型TFTとでドレイン領域となる半導体層を共通化した場合の例である。各符号は図11(A)で説明した符号に対応している。
【0150】
図11(B)の構造ではTFT同士を非常に高い密度で形成することができるため、回路を高集積化する場合などに非常に有効である。共通化した半導体層はPN接合を形成するが問題とはならない。
【0151】
〔実施例10〕 本実施例では、実施例1〜5の構成のTFT及びCMOS回路を作製する過程において、加熱処理の手段としてランプアニールを用いる場合の例を示す。
【0152】
ランプアニールとしてはRTA(Rapid Thermal Anneal)による熱処理が知られている。これは赤外ランプからの強光を照射することにより短時間(数秒から数十秒)で高温の加熱処理を行う技術であり、スループットが非常に良い。また、赤外光以外に補助的に紫外光を用いる場合もある。
【0153】
本願発明においては、非晶質半導体膜の結晶化工程、結晶性半導体膜の結晶性改善工程、触媒元素のゲッタリング工程、しきい値制御のための不純物の活性化工程等に加熱処理を行う。この様な時に本実施例を利用することができる。
【0154】
なお、本実施例の構成と他の実施例の構成とは自由に組み合わせることが可能である。
【0155】
〔実施例11〕 本実施例では実施例1とは異なる手段で触媒元素のゲッタリングを行う場合について説明する。
【0156】
実施例1では15族から選ばれた元素のみを利用してゲッタリング工程を行っているが、触媒元素のゲッタリング工程は13族及び15族から選ばれた元素が添加された状態でも実施することができる。
【0157】
その場合、まず図1(E)に示す状態を得たら、Nチャネル型TFTとなる領域のみをレジストマスクで隠して次にボロンを添加する。即ち、Nチャネル型TFTとなる領域にはリンのみが存在し、Pチャネル型TFTとなる領域にはボロンのみが存在する。
【0158】
そして、その状態で加熱処理を行い、触媒元素のゲッタリング工程を実施すれば良い。本発明者らの実験ではリンのみによるゲッタリング効果よりもリン+ボロンによるゲッタリング効果の方が効果が高いことが確かめられている。ただし、ボロンのみではゲッタリング効果はなく、リン+リンよりも高濃度のボロンという組み合わせの時に高いゲッタリング効果を示した。
【0159】
なお、本実施例の構成と他の実施例の構成とは自由に組み合わせることが可能である。
【0160】
〔実施例12〕 基板として耐熱性の高い石英基板やシリコン基板を用いている場合、n+ 導電層及びn- 導電層を形成する前にハロゲン元素を含む酸化性雰囲気中で700 〜1100℃程度の加熱処理を行うことも有効である。これはハロゲン元素による金属元素のゲッタリング効果を利用する技術である。
【0161】
また、この技術と実施例11に示した様なゲッタリング工程とを併用することでさらに徹底的に非晶質半導体膜の結晶化に利用した触媒元素を除去することができる。こうして、触媒元素を少なくともチャネル形成領域から徹底的に除去しておけば信頼性の高い半導体装置を得ることができる。
【0162】
〔実施例13〕 本実施例は、実施例1〜4で説明したTFTを画素マトリクス回路の画素TFTに適用したものであり、ここでは、TFTを実施例4で示したオフセット構造とオーバーラップ構造を複合した構造とする。
【0163】
図12は、本実施例の画素マトリクス回路の1画素の模式的な平面図であり、図13は断面図である。画素マトリクス回路の各画素には、画素TFTと補助容量が形成されている。画素マトリクス回路には、画素TFTのオン/オフを制御する信号を入力するための複数のゲイト配線1010がX方向に平行に配列され、画像信号を入力するための複数のソース配線1020がY方向に平行に配列されている。
【0164】
画素マトリクス回路の作製工程は実施例1と同様の工程条件にて作製されるため、本実施例の作製工程の説明は簡略化する。ガラス基板1101表面には、酸化珪素膜でなる下地膜1102が形成されている。下地膜1102上には、1層目の配線として、ゲイト配線1010及びゲイト配線1010と平行に容量配線30とが形成されている。1層目の配線を構成する導電膜として、下層にTaN膜、上層にTa膜でなる積層膜を用いる。ゲイト配線1010には、TFTのゲイト電極1011、1012が一体的に形成され、容量配線1030には補助容量の下部電極となる容量電極1031が一体的に形成されている。
【0165】
第1層目の配線・電極上には、窒化珪素膜1103および窒化酸化珪素膜1104でなるゲイト絶縁層が形成される。絶縁層1103、1104上には、画素TFTの半導体層1041が形成される。本実施例では、画素TFTはゲイト電極1011を有するTFTと、ゲイト電極1012を有するTFTとが直列に接続された構成となる、いわゆるマルチゲイト型とすることによりリーク電流の低減を図る。
【0166】
2層目の配線として、Ti/Al/Tiの積層膜でなるソース配線1020、ソース電極1021、ドレイン電極1022、マスク電極1023が形成されている。ソース電極1021はデータ配線1020と一体的に形成されている。ソース配線1020は、ゲイト配線1010及び容量配線1030に対して格子を成すように配置され、これら配線1010、1030とはゲイト絶縁層のみによって絶縁されている。
【0167】
このため、1層目の配線1010、1030と、2層目の配線1020間の寄生容量を小さくするため、ゲイト絶縁層の厚さをトップゲイト型TFTと比較して厚めにする。ここでは厚さを0.3〜0.8μm、代表的には0.4〜0.5μmとする。よって、ゲイト絶縁層と構成する1層目の窒化珪素膜1103の厚さを0〜500nm、代表的には25〜300nmする。2層目の窒化酸化珪素膜(もしくは酸化珪素膜)1104の厚さを0〜800nm、代表的には150〜500nmとする。ここでは、窒化珪素膜1103の厚さを150nmとし、窒化酸化珪素膜1104の厚さを300nmとする。
【0168】
2層目の電極1021、1022、1023をマスクにして、画素TFTの半導体層1041はチャネルエッチングが施されている。マスク電極1023の電位はフローティングとされ、半導体層1041に電圧を印加する機能はなく、チャネルエッチ工程時にマスクとして機能するものである。ここでは、ソース電極1021、ドレイン電極1022をゲイト電極1011、1021に対してオフセットし、他方、マスク電極23はゲイト電極1011、1021に対してオーバーラップするように形成する。
【0169】
この構造において、ソース領域、およびドレイン領域には、実施例1で説明したオフセット型のHRDが形成され、高耐圧対策が施されている。他方、マスク電極1023の下層の不純物領域は2つのTFTの連結部に相当し、キャリアの経路としてのみ機能するため、高移動度が最優先される。従って、この不純物領域には実施例2で説明したオーバーラップ型のHRD領域を設け、移動度の向上を図る。
【0170】
なお、画素マトリクス回路では画素電極に極性が交互に反転するように電圧を印加するため、正負双方の極性の電圧に対しても画素TFTの特性が等しくなるようにするのが好ましい。本実施例では、ソース領域とドレイン領域に形成されるオフセット領域の長さが等しくなるように、またマスク電極1023の両側に形成されるオーバーラップ領域の長さが等しくなるように設計する。
【0171】
実施例1、2で示したように、オフセット長及びオーバーラップ長は1層目、2層目の配線のパターンによって決定され、それぞれ0.3〜3μmをとることができる。ここではオフセット長、オーバーラップ長をそれぞれ1μmとする。また画素TFTの場合には、チャネル幅及びチャネル長が1〜10μmとなるようにする。ここでは、チャネル幅を5μmとし、チャネル長を3μmとする。チャネル長を3μmとするため、ゲイト電極1011、1012幅は3μmとする。なお、マスク電極1023の両側のオーバーラップ長は実施例3に示すように、ゼロとなるようにしてもよい。
【0172】
マスク電極1023はゲイト電極1011、1021に対してオーバーラップされて配置されているので、マスク電極1023とゲイト電極1011、1012間の寄生容量を小さくするため、マスク電極1023は半導体層1041の幅よりも狭くする。
【0173】
他方、補助容量において、ドレイン電極1022は容量電極1031と対向するように形成されている。この構造により、ドレイン電極1022と容量電極1031を対向電極とし、ゲイト絶縁層1103、1104を誘電体とする補助容量が形成される。実施例1で示したように、画素TFTは4枚のマスクで形成でき、また、補助容量1030を追加してもマスクパターンの変更のみであり、マスク数は増加しないことは明らかである。これは従来のチャネルストップ型TFTだけを作製するのに、6枚マスクを必要としていた事を考えると、スループット及び歩留りが飛躍的に向上することを意味している。
【0174】
画素TFT、補助容量を覆って、厚さ100〜250nmの窒化酸化珪素または窒化珪素でなる保護膜1116が形成される。ここでは、厚さ200nmの窒化酸化珪素膜を形成する。
【0175】
保護膜1116上に、画素電極1050の下地となる厚さ0.8〜1.5μmの層間絶縁膜1130が形成される。層間絶縁膜1130としては、平坦な表面を得られる塗布膜が好ましい。塗布膜の1つとして、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂膜や、PSGや酸化珪素等の酸化珪素系の塗布膜が使用できる。本実施例では、層間絶縁膜1130としてアクリル樹脂膜を1.0μmの厚さに形成する。
【0176】
そして、層間絶縁膜1130および保護膜1117にドレイン電極1022に達するコンタクトホールを形成する。ここでマスク数は5となる。次に透明導電膜として厚さ100〜150nmのITO膜を形成する。ここでは、120nmの厚さに成膜し、パターニングして画素電極1050を形成する。これでマスク数が6になる。以上の工程により、画素マトリクス回路が完成する。なお、画素電極1050の材料をAl等の金属膜として、反射電極を作製しても良い。
【0177】
補助容量の誘電体を窒化珪素膜1103と窒化酸化珪素膜(酸化珪素膜)1104の2層の絶縁体としたが、下層の窒化珪素膜1103のみを用いることも可能である。この場合には、図2(B)に示す島状半導体層のパターニング後に、半導体層をマスクにして露出されている窒化酸化珪素膜1104をエッチングにより除去し、この後2層目の配線となるソース配線1020、電極1021、1022、1023を形成する。ただし窒化酸化珪素膜1104をエッチングするには、窒化珪素膜1103がエッチングストッパーとして機能するようなエッチングガスもしくはエッチャントを用いる必要がある。また、窒化酸化珪素膜1104がよりエッチングしやすくなるように、その組成を調整したり、窒化酸化珪素膜の代わりに酸化珪素膜を成膜するのも有効である。
【0178】
実施例5及び9で説明したように、nチャネル型の画素TFTとCMOSTFTでなるインバータ回路を同時に形成することが可能である。この技術を用いて、図示していないが画素マトリクス回路を駆動する周辺駆動回路も同一基板1101上に形成されている。周辺駆動回路に配置されるTFTは高速動作を優先させるため、ソース/ドレイン領域はオーバーラップ構造とするのがよい。
【0179】
本実施例の画素TFTは2つのゲイト電極を有するマルチゲイト型としたが、ゲイト電極数は2に限定されるものではなく、1もしくは2以上とすることができる。何れのゲイト電極数でも、ソース配線1020及び画素電極1050によって電圧が印加されるソース及びドレイン領域はオフセット構造とし高耐圧対策を施すと良い。またゲイト数が2以上の場合にはソース及びドレイン領域以外の不純物領域が半導体層に形成されるが、この不純物領域はゲイト電極に対して、オーバーラップさせるか、もしくは実施例3で示したようにオフセット長及びオーバーラップ長がゼロとなるように形成して、高移動度を優先すると良い。
【0180】
〔実施例14〕 本実施例では実施例13の補助容量の変形例を示す。図14に本実施例の画素マトリクス回路の断面図を示す。なお図14おいて、図12、13と同じ符号は実施例13と同じ構成要素であり、実施例13と異なるのは、画素TFTの半導体層1241及びドレイン電極1222のパターンである。
【0181】
本実施例では、図2(B)に示す島状半導体層をパターニング工程によって、半導体層を容量電極31と対向するように形成する。そして、ドレイン電極1222を容量電極1031に部分的にオーバーラップするように形成する。島状半導体層を電極1021、1023、1222をマスクにしてチャネルエッチングを施す。この結果、半導体層1241はチャネルエッチングにより、容量電極1031上には真性又は実質的に真性なi層でなるi型領域1242が形成される。このi型領域1242は画素TFTのチャネル形成領域とほぼ同じ膜厚であり、同様な機能を有する
【0182】
容量電極1031により電圧を印加すると、i型領域1242にはチャネルが形成される。更にドレイン電極1222と容量電極1031がオーバーラップしている半導体層1241のi層、即ち図5のマスクオーバーラップ領域にもチャネルが形成される。これらチャネルが補助容量の上部電極として機能する。補助容量の上部電極と画素電極1050の接続構造は、図5に図示されたチャネル形成領域とドレイン電極との接続構造と同じである。図5を参照すると、i層でなるi型領域1242(503)、マスクオーバーラップ領域(504)、n-層でなるLDD領域(505)、n+層(506)、ドレイン電極1222(502)、画素電極1050の順になる。
【0183】
ここでは、補助容量の上部電極の主要な部分がi型領域1242になるように、マスクオーバーラップ領域長を設定するのが好ましく、0.3〜3μm程度とする。またドレイン電極1222と容量電極1031をオーバーラップ構造としたのは、画素電極1050間と上記の補助容量の上部電極間の抵抗が小さくなるようにするためである。なお、i型領域1224により低い電圧でチャネルを形成するには、実施例7で示したしきい値制御対策を施すことが好ましい。
【0184】
〔実施例15〕 図15に本実施例の画素マトリクス回路の断面図を示す。本実施例では実施例14と同様に画素TFTの半導体層のi層を補助容量の上部電極に用いる例を示す。なお、図15において、図14と同じ符号は実施例14と同じ構成要素である。実施例14と異なるのは、画素TFTの半導体層1341及びドレイン電極1322のパターンである。
【0185】
実施例14では容量電極1031と対向する半導体層1241にチャネルエッチングが施されているが、本実施例では容量電極と対向する半導体層1341にチャネルエッチングを施さないようにする。そのためドレイン電極1322は容量電極1031と対向する半導体層1342の表面を覆うように形成される。
【0186】
この構造において、補助容量の上部電極は、容量電極1031の電圧によって半導体層1342のi層に形成されるチャネルとなる。このチャネルが形成される領域は、実施例2で説明したオーバーラップ領域504(図5参照)に対応する。従って、補助容量の上部電極と画素電極1050接続構造は、図5を参照すると、i層でなるマスクオーバーラップ領域(504)、n-層でなるLDD領域(505)、n+層(506)、ドレイン電極1322(502)、画素電極1050の順になる。
【0187】
補助容量と上部電極となる半導体層1341のi層(マスクオーバーラップ領域)により低い電圧でチャネルを形成するには、実施例7で示したしきい値制御を対策を施すことが好ましい。
【0188】
〔実施例16〕 図16に本実施例の画素マトリクス回路の断面図を示す。本実施例は実施例15の変形例である。図16おいて、図15と同じ符号は実施例15と同じ構成要素であり、実施例15と異なるのは、画素TFTにおいては、半導体層1441及びドレイン電極1422のパターンと、画素電極1450の接続構造であり、更に補助容量においては、画素TFTと分離して、半導体層1442と第2層目の電極1424が形成されている点である。
【0189】
本実施例では、図2(B)に示す島状半導体層のパターニング工程において、画素TFTの半導体層1441の原型となる島状領域と、補助容量の半導体層1442を形成する。つぎに2層目の配線ソース電極1022、マスク電極1023、ドレイン電極1422及び電極1424を形成する。電極1424は補助容量の半導体層1424がチャネルエッチングされないように、半導体層1424を被覆している。チャネルエッチングを行うことにより、画素TFTの半導体層1441が形成される。
【0190】
次に保護膜1116、層間絶縁膜1130を形成する。保護膜1116、層間絶縁膜1130にドレイン電極1422、補助容量の電極1424に達するコンタクトホールを形成した後、画素電極1450を形成する。図16(A)に示すように画素電極1450はドレイン電極1422及び電極1422と電気的に接続される。
【0191】
補助容量の構造は実施例15と実質的に同様であり、補助容量の上部電極は、半導体層1442のi層に形成されるチャネルである。このi層は図5のマスクオーバーラップ領域に対応する。補助容量の上部電極と画素電極1450の接続構造は、半導体層1442のi層でなるマスクオーバーラップ領域(504)、n-層でなるLDD領域(505)、n+層(506)、電極1424(502
)、画素電極1450の順になる。
【0192】
なお、本実施例ではn+層が電極として機能できる。よって図16(B)に示すように、画素電極1450用のコンタクトホールを形成する工程において、電極1424にもエッチングして、半導体層1424のn+層を接続する。
【0193】
また、図16(A)、(B)において半導体層1442にはチャネルエッチングを施さないようにしたが、画素電極1450との接続部を少なくとも覆うようにして、実施例8に示すように半導体層1442の側面に突出部を形成し、半導体層1442の段差を緩和しても良い。
【0194】
〔実施例17〕 図17に本実施例の画素マトリクス回路の断面図を示す。本実施例は実施例16の変形例である。図17おいて図16と同じ符号は実施例16と同じ構成要素であり、実施例16と異なるのは、実施例16の補助容量の半導体層1442と電極1424を形成しない点と、画素電極1550の接続構造である。
【0195】
本実施例では画素電極1550を補助容量の上部電極とする。画素電極1550用のコンタクトホールを形成する工程において、層間絶縁膜1130、窒化酸化珪素膜でなる保護膜1116及びゲイト絶縁層の第2層1104がエッチングされるため、補助容量の誘電体はゲイト絶縁膜の第1層の窒化珪素膜1103となる。
【0196】
なお、本実施例では補助容量の誘電体に、窒化珪素膜1103、窒化酸化珪素膜(酸化珪素膜)1104、保護膜1116が使用できる。
【0197】
例えば、画素電極1550用のコンタクトホールを形成する際に、層間絶縁膜1130と保護膜1116のマスクパターンと変えて、補助容量のコンタクトホールの保護膜1116を除去しないようにすることで、列記した3つの膜を補助容量の誘電体に使用できる。
【0198】
例えば、保護膜1116を窒化珪素膜として、コンタクトホール形成工程では、ゲイト絶縁層の2層目の酸化窒化珪素膜(酸化珪素膜)1104がエッチングストッパーとなるような、エッチングガスもしくはエッチャントを使用すれば、が酸化窒化珪素膜(酸化珪素膜)11140及び窒化珪素膜1103を補助容量の誘電体とすることができる。
【0199】
〔実施例18〕 本実施例は実施例17の変形例である。実施例17では、補助容量の電極としてゲイト配線1010と別途に容量配線1030が必要であったが、本実施例では容量配線を省略する例を示す。図20に本実施例の画素マトリクス回路の平面図を示し、図18に模式的な断面図を示す。図20、図18において図17と同じ符号は同じ構成要素を示す。
【0200】
図20に示すように、本実施例のゲイト配線1210には画素TFTのゲイト電極1211、1212、及び補助容量の電極1231が一体的に形成されている。補助容量の電極として容量電極1231と画素電極1231を用いる点は実施例17と同様であるが、画素電極1231は次段もしくは前段のゲイト配線1230に形成された容量電極1231と対向している。
【0201】
図18は画素電極1650Bを有する画素の断面図に対応する。図20に示すように、画素電極1650Bは前段(次段)のゲイト配線1210Aに形成された容量電極1231Aと対向して、ゲイト絶縁層1103、1104を誘電体とする補助容量が形成される。またゲイト配線1210Bに形成された容量電極1231Bには次段(前段)の画素電極1650と対向している。
【0202】
また、本実施例の容量電極1231は、画素電極がドレイン電極と補助容量とでは異なる接続部を有する場合に適用することができ、実施例16にも適用可能である。図19(A)、(B)は、本実施例を実施例16(図16)に適用した場合の、画素マトリクス回路の断面図を示す。なお、図19の符号は図18を準用する。
【0203】
〔実施例19〕 第1層目の配線である容量配線・電極1030、1031の材料を陽極酸化可能な金属膜で形成することによって、容量電極1031の表面を陽極酸化して、陽極酸化膜を形成できる。この陽極酸化膜を補助容量の誘電体として用いることが可能である。
【0204】
実施例1で述べたリンゲッタリング工程に耐え、陽極酸化可能な金属膜として、Ta膜、MoTa合金膜等を用いることができる。本実施例の1層目の配線に用いたTaN/Taの積層膜も陽極酸化可能である。
【0205】
例えば本実施例を図17、18に示す画素マトリクス回路に応用した場合には、画素電極1550、1650用のコンタクトホールを形成する工程において、窒化珪素膜1103まで除去することにより、補助容量の誘電体を陽極酸化膜のみにすることができる。
【0206】
〔実施例20〕 図21を用いて、本実施例の表示装置を備えた電子機器を説明する。本実施例では、本発明による液晶表示装置を適用しうる応用製品(電気光学装置)について、実施例で示したAMLCDは様々な電子機器のディスプレイに利用される。なお、本実施例で挙げる電子機器とは、AMLCDを表示装置として搭載した製品を指す。
【0207】
本発明を応用した電気工学装置としてはビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲイション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話)等が挙げられる。
【0208】
図21(A)はモバイルコンピュータ(モービルコンピュータ)であり、本体2001、カメラ部2002、受像部2003、操作スイッチ2004、表示装置2005で構成される。本発明は表示装置2005に適用される。
【0209】
図21(B)はヘッドマウントディスプレイであり、本体2201、表示装置2102、バンド部2103で構成される。本発明を表示装置2012に適用することができる。
【0210】
図21(C)は携帯電話であり、本体2201、音声出力部2202、音声入力部2203、表示装置2204、操作スイッチ2205、アンテナ2206で構成される。本発明を表示装置2204に適用される。
【0211】
図21(D)はビデオカメラであり、本体2301、表示装置2302、音声入力部2303、操作スイッチ2304、バッテリー2305、受像部2306で構成される。本発明を表示装置2302に適用される。
【0212】
図21(E)はリア型プロジェクタであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクタ2405、2406、スクリーン2407で構成される。本発明は表示装置2403に適用される。
【0213】
図21(F)はフロント型プロジェクタであり、本体2501、光源2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2502に適用される。
【0214】
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の表示装置を搭載される電子機器に応用可能である。また、電光掲示板、宣伝広告用の表示装置に応用もできる。
【0215】
【発明の効果】
本願発明を実施することで、非常に少ないマスク数(典型的には4枚)で量産性の高い半導体装置を作製することができる。
【0216】
また、チャネル形成領域とソース/ドレイン電極間に、特性バラツキの小さい電界緩和層(LDD領域、マスクオフセット領域、厚さオフセット領域等)が形成できるので、信頼性が高く且つ再現性の高い半導体装置を実現することが可能である。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す図。
【図2】 薄膜トランジスタの作製工程を示す図。
【図3】 薄膜トランジスタの構成を示す拡大図。
【図4】 膜中の濃度プロファイルを示す図。
【図5】 薄膜トランジスタの構成を示す図。
【図6】 薄膜トランジスタの構成を示す図。
【図7】 薄膜トランジスタの構成を示す図。
【図8】 CMOS回路の構成を示す図。
【図9】 膜中の濃度プロファイルを示す図。
【図10】 薄膜トランジスタの構成を示す図。
【図11】 CMOS回路の構成を示す図。
【図12】 画素マトリクス回路の1画素の平面図。
【図13】 画素マトリクス回路の1画素の断面図。
【図14】 画素マトリクス回路の1画素の断面図。
【図15】 画素マトリクス回路の1画素の断面図。
【図16】 画素マトリクス回路の1画素の断面図。
【図17】 画素マトリクス回路の1画素の断面図。
【図18】 画素マトリクス回路の1画素の断面図。
【図19】 画素マトリクス回路の1画素の断面図。
【図20】 画素マトリクス回路の1画素の平面図。
【図21】 表示装置を備えた電子機器の模式図。
【符号の説明】
101 基板
102 下地膜
103 ゲイト電極
104 窒化珪素膜
105 酸化窒化珪素膜
106 非晶質半導体膜
107 ニッケル含有層
108 結晶性半導体膜
109 結晶性半導体膜
110 n+ 層(第1導電層)
111 n- 層(第2導電層)
112 島状半導体層
113 ソース電極
114 ドレイン電極
115 チャネルエッチ領域
116 保護膜
117 チャネル形成領域
118 マスクオフセット領域
119 コンタクトホール
Claims (10)
- ゲイト配線と、ソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量と、を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記ゲイト配線と、前記補助容量の第1の電極とを形成し、
前記ゲイト配線、及び前記第1の電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に対して結晶化を助長する触媒元素を有する溶液を塗布又は前記触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を形成し、
前記結晶構造を有する半導体膜に対して15族のみ或いは13族及び15族から選ばれた不純物を添加して、前記結晶構造を有する半導体膜の上部に導電層を形成し、
加熱処理により前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせ、
前記結晶構造を有する半導体膜をパターニングして、前記薄膜トランジスタのチャネル形成領域を構成する第1の半導体層と、前記絶縁膜を介して前記第1の電極と重なる第2の半導体層と、を形成し、
前記ソース配線と、前記第1の半導体層上に第1の導電膜と、前記第2の半導体層の表面を覆って前記補助容量の第2の電極となる第2の導電膜と、を形成し、
前記第1の導電膜をマスクとして、前記第1の半導体層の上部に設けられた前記導電層をエッチング除去して、前記薄膜トランジスタのチャネル形成領域を形成することを特徴とする半導体装置の作製方法。 - 請求項1において、
前記第2の半導体層の全表面は前記第2の導電膜に覆われ、
前記チャネル形成領域を形成するとき、前記第2の半導体層の前記第1の電極と対向する領域はエッチングされないことを特徴とする半導体装置の作製方法。 - 請求項1において、
前記第2の半導体層の表面は前記第2の導電膜に選択的に覆われ、
前記チャネル形成領域を形成するとき、エッチングにより前記第2の半導体層には、前記チャネル形成領域とほぼ等しい膜厚の半導体層が形成されることを特徴とする半導体装置の作製方法。 - ゲイト配線と、ソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量と、を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記ゲイト配線と、前記補助容量の第1の電極とを形成し、
前記ゲイト配線、及び前記第1の電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に対して結晶化を助長する触媒元素を有する溶液を塗布又は前記触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を形成し、
前記結晶構造を有する半導体膜に対して15族のみ或いは13族及び15族から選ばれた不純物を添加して、前記結晶構造を有する半導体膜の上部に導電層を形成し、
加熱処理により前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせ、
前記結晶構造を有する半導体膜をパターニングして、前記薄膜トランジスタのチャネル形成領域を構成する半導体層を形成し、
前記ソース配線と、前記薄膜トランジスタのソース電極及びドレイン電極と、前記補助容量の第2の電極と、を形成し、
前記ソース電極及びドレイン電極をマスクとして、前記半導体層の上部に設けられた前記導電層をエッチング除去して、前記薄膜トランジスタのチャネル形成領域を形成することを特徴とする半導体装置の作製方法。 - 請求項4において、前記第2の電極は前記ドレイン電極と一体的に形成されていることを特徴とする半導体装置の作製方法。
- ゲイト配線と、ソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量と、を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記ゲイト配線と、前記補助容量の第1の電極とを形成し、
前記ゲイト配線、及び前記第1の電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に対して結晶化を助長する触媒元素を有する溶液を塗布又は前記触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を形成し、
前記結晶構造を有する半導体膜に対して15族のみ或いは13族及び15族から選ばれた不純物を添加して、前記結晶構造を有する半導体膜の上部に導電層を形成し、
加熱処理により前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせ、
前記結晶構造を有する半導体膜をパターニングして、前記薄膜トランジスタのチャネル形成領域を構成する半導体層を形成し、
前記ソース配線と、前記薄膜トランジスタのソース電極及びドレイン電極と、を形成し、
前記ソース電極及びドレイン電極をマスクとして、前記半導体層の上部に設けられた前記導電層をエッチング除去して、前記薄膜トランジスタのチャネル形成領域を形成し、
前記ドレイン電極に接続される画素電極を形成し、
前記画素電極は前記補助容量の誘電体に接する領域を有することを特徴とする半導体装置の作製方法。 - ゲイト配線と、ソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量と、を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に第1の導電膜を形成し、
前記第1の導電膜に第1のパターニングを行って、前記ゲイト配線と、ゲイト電極と、前記補助容量の第1の電極とを形成し
前記ゲイト配線、前記ゲイト電極、及び前記第1の電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に対して結晶化を助長する触媒元素を有する溶液を塗布又は前記触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を形成し、
前記結晶構造を有する半導体膜に対して15族のみ或いは13族及び15族から選ばれた不純物を添加して、前記結晶構造を有する半導体膜の上部に導電層を形成し、
加熱処理により前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせ、
前記結晶構造を有する半導体膜に第2のパターニングを行って、島状にし、
前記第2のパターニングによって露出した前記絶縁膜に第3のパターニングを行って、前記ゲイト電極とのコンタクトホールを形成し、
前記島状にされた結晶構造を有する半導体膜上に第2の導電膜を形成し、
前記第2の導電膜に第4のパターニングを行って、前記ソース配線と、ソース電極及びドレイン電極と、前記補助容量の第2の電極と、を形成し、
前記ソース電極及びドレイン電極をマスクとして、前記島状にされた結晶構造を有する半導体膜の上部に設けられた前記導電層をエッチング除去して、前記薄膜トランジスタのチャネル形成領域を形成することを特徴とする半導体装置の作製方法。 - 請求項1乃至7のいずれか一において、
前記結晶構造を有する半導体膜にレーザ光又は当該レーザ光と同等の強度を持つ強光を照射することを特徴とする半導体装置の作製方法。 - 請求項1乃至7のいずれか一において、
前記結晶構造を有する半導体膜に、ランプアニールを行うことを特徴とする半導体装置の作製方法。 - 請求項1乃至9のいずれか一において、
前記加熱処理としてランプアニールを用いて、前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせることを特徴とする半導体装置の作製方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28255997A JP4326604B2 (ja) | 1997-09-29 | 1997-09-29 | 半導体装置の作製方法 |
US09/157,941 US6218219B1 (en) | 1997-09-29 | 1998-09-22 | Semiconductor device and fabrication method thereof |
KR1019980040089A KR100557212B1 (ko) | 1997-09-29 | 1998-09-23 | 반도체장치및그제조방법 |
US09/824,703 US6407431B2 (en) | 1997-09-29 | 2001-04-04 | Semiconductor device and fabrication method thereof |
US10/141,821 US6573564B2 (en) | 1997-09-29 | 2002-05-10 | Semiconductor device and fabrication method thereof |
KR1020050085610A KR100557698B1 (ko) | 1997-09-29 | 2005-09-14 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28255997A JP4326604B2 (ja) | 1997-09-29 | 1997-09-29 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004220255A Division JP4397753B2 (ja) | 2004-07-28 | 2004-07-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11103066A JPH11103066A (ja) | 1999-04-13 |
JP4326604B2 true JP4326604B2 (ja) | 2009-09-09 |
Family
ID=17654060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28255997A Expired - Fee Related JP4326604B2 (ja) | 1997-09-29 | 1997-09-29 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4326604B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587086B1 (en) | 1999-10-26 | 2003-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US6559594B2 (en) * | 2000-02-03 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
JP2005524110A (ja) * | 2002-04-24 | 2005-08-11 | イー−インク コーポレイション | 電子表示装置 |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
TWI831616B (zh) * | 2006-09-29 | 2024-02-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
JP5888802B2 (ja) * | 2009-05-28 | 2016-03-22 | 株式会社半導体エネルギー研究所 | トランジスタを有する装置 |
KR102526493B1 (ko) | 2009-07-31 | 2023-04-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
JP5133468B2 (ja) * | 2010-05-24 | 2013-01-30 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
US9230994B2 (en) | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US9466618B2 (en) | 2011-05-13 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including two thin film transistors and method of manufacturing the same |
TWI665778B (zh) * | 2014-02-05 | 2019-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、模組及電子裝置 |
-
1997
- 1997-09-29 JP JP28255997A patent/JP4326604B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11103066A (ja) | 1999-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6573564B2 (en) | Semiconductor device and fabrication method thereof | |
KR100543102B1 (ko) | 반도체장치및그제조방법 | |
KR100567145B1 (ko) | 반도체장치및그제조방법 | |
JP3593212B2 (ja) | 表示装置 | |
KR100501867B1 (ko) | 톱 게이트형 박막 트랜지스터 | |
JP4084080B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
KR100831881B1 (ko) | 박막 반도체 장치 | |
JP4326604B2 (ja) | 半導体装置の作製方法 | |
US20100117155A1 (en) | Semiconductor device and production method thereof | |
US8258024B2 (en) | Display device and method of manufacturing the same | |
JP4236716B2 (ja) | 半導体装置 | |
JP4397438B2 (ja) | 半導体装置 | |
WO2006126423A1 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置、並びに薄膜トランジスタ基板の製造方法 | |
JPH1197706A (ja) | 半導体装置およびその作製方法 | |
JP4397439B2 (ja) | 半導体装置 | |
JP4364930B2 (ja) | 半導体装置 | |
JP4397753B2 (ja) | 半導体装置 | |
KR20020065484A (ko) | 박막트랜지스터 및 그 제조방법, 그것을 사용한 액정장치 | |
JP4080168B2 (ja) | 半導体装置の作製方法 | |
JP4286741B2 (ja) | 半導体装置の作製方法 | |
JP4514862B2 (ja) | 半導体装置の作製方法 | |
JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
JP3934173B2 (ja) | 表示装置 | |
JP4437511B2 (ja) | 電気光学装置の作製方法 | |
JP4364318B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |