CN102882492B - 信号产生装置、方法和*** - Google Patents
信号产生装置、方法和*** Download PDFInfo
- Publication number
- CN102882492B CN102882492B CN201210241114.6A CN201210241114A CN102882492B CN 102882492 B CN102882492 B CN 102882492B CN 201210241114 A CN201210241114 A CN 201210241114A CN 102882492 B CN102882492 B CN 102882492B
- Authority
- CN
- China
- Prior art keywords
- current
- circuit
- current impulse
- incremented
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/023—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform by repetitive charge or discharge of a capacitor, analogue generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
本发明提供一种信号产生装置、方法和***。该信号产生装置包括电容器、通信连接至电容器的电流产生电路以及通信连接至电流源电路的电流脉冲定时电路。该电流脉冲定时电路配置为对来自电流产生电路的用于对电容器充电的第一多个电流脉冲的持续时间和用于使电容器放电的第二多个电流脉冲的持续时间定时,并且在最小占空比和最大占空比之间步进电流脉冲的持续时间。提供第一多个电流脉冲和提供第二多个电流脉冲的循环导致在电容器处产生亚音速伪正弦脉冲信号。
Description
技术领域
总的来说,本文涉及电路,具体来说,涉及一种针对驱动扬声器负载的电路的校准测试、信号产生装置、方法和***。
背景技术
电子***可以包括音频子***。音频子***当连接至扬声器或头戴耳机扬声器时产生声音,并且能够在诸如手机、MP3播放器、手持游戏***以及平板或膝上计算机的便携电子设备中发现该音频子***。能够对扬声器负载进行校准测试以确定至负载的功率水平是有益的。校准测试也可以用于检测头戴耳机的扬声器之间的串扰。然而,这样的测试可能会产生令用户厌恶的音调或喀哒声,或者可能导致用户认为该设备并未正确运行。
发明内容
总的来说,本文涉及电子电路,具体来说,涉及提供基本上听不见的音调的电子电路。
一种装置示例包括:电容器、通信连接至所述电容器的电流产生电路以及通信连接至所述电流产生电路的电流脉冲定时电路。所述电流脉冲定时电路配置为对来自所述电流产生电路的用于对所述电容器充电的第一多个电流脉冲的持续时间以及用于使所述电容器放电的第二多个电流脉冲的持续时间进行定时,并且在最小占空比和最大占空比之间步进所述第一多个电流脉冲和所述第二多个电流脉冲的所述持续时间。提供所述第一多个电流脉冲和提供所述第二多个电流脉冲的循环导致在所述电容器处产生伪正弦脉冲信号。
方法示例包括:产生第一多个电流脉冲和第二多个电流脉冲;在最小占空比和最大占空比之间以持续时间步长来改变所述第一多个电流脉冲的持续时间和所述第二多个电流脉冲的持续时间;使用所述第一多个电流脉冲对电容器充电;以及使用所述第二多个电流脉冲使所述电容器放电,其中所述充电和放电形成亚音速伪正弦脉冲信号作为电信号。
***示例涉及一种用于驱动扬声器和头戴耳机扬声器中的至少一个的信号产生***,其中所述信号产生***包括用于产生测试音调的测试电路,所述测试电路包括:电容器;通信连接至所述电容器的电流产生电路;以及电流脉冲定时电路,所述电流脉冲定时电路通信连接至电流产生电路,并且配置为对来自所述电流产生电路的用于对所述电容器充电的第一多个电流脉冲的持续时间和用于使所述电容器放电的第二多个电流脉冲的持续时间进行定时,并且在最小占空比和最大占空比之间步进所述第一多个电流脉冲和所述第二多个电流的所述持续时间;并且其中,提供所述第一多个电流脉冲和提供所述第二多个电流脉冲的循环导致在所述电容器处产生伪正弦脉冲信号。
该部分旨在提供对本专利申请的主题的概括,并非旨在提供对本发明的排他性或穷尽性解释。包含具体实施方式是为了提供与本专利申请有关的其它信息。
附图说明
在附图(其不一定按比例绘制)中,相似的数字可以描述不同的视图中的类似部件。具有不同字母后缀的相似数字可以表示类似部件的不同例子。附图以举例而非限制的方式大体示出了本文中讨论的各个实施例。
图1示出产生具有基本听不见的频率的电信号的电路的示例的方框图。
图2至图5示出使用图1的电路形成亚音速伪正弦脉冲信号的示例。
图6示出使用图1的电路产生的伪正弦输出脉冲信号的示例。
图7示出伪正弦输出脉冲信号的离散傅里叶变换(DFT)。
图8示出操作电路以产生具有基本听不见的频率的电信号的方法。
具体实施方式
如上所述,能够为电子设备的音频子***提供测试或自动校准将会是有益的。当设备首次启动时,可以进行这样的测试或校准,以确定该设备连接至的扬声器负载的特性。然而,对于用户来说,可能期望在不知不觉的情况下进行这样的测试。这可以通过使用听不见或基本听不见的音调执行测试或校准来实现。
频率足够低(或相反,周期足够长)的音调可以提供亚音速并且因而对于用户是听不见的音调。这实现了在用户并不知道该测试的情况下,采用音调脉冲在其最大幅度处或在其最大幅度附近运行该测试。最大幅度或最大幅度附近的音调对于其用于的测试提供了良好的分辨率。然而,产生这样的音调并不容易。一种方法是将时钟信号分频为亚音速频率的方波,并且随后施加必要的滤波以抑制任何听得见的频段的泛音或谐波。然而,该方波的滤波通常需要实现长的时间常数的模拟电路,其中该模拟电路需要非常大的电阻和电容值,而这对于集成电路(IC)而言是不实际的。可以采用电阻值和电容值很大的片外部件来进行滤波,但并不期望使用这些外部的部件以及相关联的额外IC管脚。
图1示出产生具有基本听不见的频率的电信号的电路的示例的方框图。电路的所有部件可以并入单个IC中。电路包括电容器105、通信连接至电容器的电流产生电路110、以及通信连接至电流源电路的电流脉冲定时电路115。通信连接允许在电路(即便存在中间(intervening)电路)之间传送电信号。
电流产生电路110在电容器105处提供电流脉冲,该电流脉冲包括用于对电容器105充电的第一多个电流脉冲以及用于使电容器105放电的第二多个电流脉冲。在一些示例中,电流产生电路110包括采用电流I1对电容器105充电的电流源电路120,以及使用电流I2使电容器105放电的电流宿电路125。通常而言,电流I1=电流I2。
电流脉冲定时电路115对来自电流产生电路110的脉冲串或者第一多个电流脉冲和第二多个电流脉冲的持续时间进行定时。电流脉冲定时电路115在最小占空比和最大占空比之间步进(step)电流脉冲的持续时间。在一些示例中,最小占空比可以基本为百分之零(0%)的占空比(例如,0%至10%的占空比),并且最大占空比可以基本为百分之一百(100%)的占空比(例如,90%至100%的占空比)。
在一些示例中,在第一多个电流脉冲期间,电流脉冲定时电路115将电流脉冲持续时间从基本上0%的占空比增加至基本上100%的占空比,并且将电流脉冲持续时间从基本上100%的占空比减少至基本上0%的占空比。随后可以针对第二多个电流脉冲来重复该处理过程。
在一些示例中,电流脉冲定时电路115包括递增/递减计数器电路130,以及脉冲产生计数器电路135;针对第一多个电流脉冲和第二多个电流脉冲中的每一者,该递增/递减计数器电路130从最小计数计数至最大计数,并且返回至最小计数;该脉冲产生计数器电路135根据递增/递减计数器电路的计数对电流脉冲持续时间进行定时。该递增/递减计数器电路130与脉冲产生计数器电路135的交互可以提供具有一持续时间的电流脉冲,该持续时间从最小占空比斜升至最大占空比,并且随后斜降返回到最小占空比。提供第一多个电流脉冲和提供第二多个电流脉冲的完整循环将导致在电容器处产生亚音速伪正弦脉冲信号。
图2至图5示出通过对电容器105充电和使电容器105放电来形成亚音速伪正弦脉冲信号的示例。图6示出了对图1的电路的模拟以及所产生的伪正弦脉冲信号。图2和图3示出使能电流源电路120中的电流I1的电流定时脉冲。图1中的递增/递减计数器电路130包括接收第一时钟信号(慢时钟)的输入端,脉冲产生计数器电路135包括接收第二时钟信号(快时钟)的输入端,该第二时钟信号的频率高于第一时钟信号的频率。
当慢时钟信号的跃变(例如,上升沿)到来时,递增/递减计数器电路130递增一个计数。在一些示例中,电流脉冲定时电路115包括通信连接至该递增/递减计数器电路130与脉冲产生计数器电路135的比较电路140。比较电路140将递增/递减计数器电路130的输出与脉冲产生计数器电路135的输出进行比较,并且产生使能定时脉冲的电流,直到脉冲产生计数器电路的计数变为等于递增/递减计数器电路的计数为止。在所示示例中,标记为“等于”的电路节点变低。随后标记为“脉冲”的电路节点变高。脉冲信号是使得电流在递增/递减计数器电路130递增1时能够对电容器105充电的电流定时脉冲。
慢时钟的跃变使两个计数器电路的计数并不相等,这将使脉冲产生计数器电路135开始计数。快时钟信号将对脉冲产生计数器电路135进行时钟控制,直到其输出(总线-A)等于递增/递减计数器电路130(总线-B)的输出为止,此时,“等于”变高,而“脉冲”变低。因为脉冲产生计数器电路135从零开始其计数,使总线-A等于总线-B所需的快时钟周期的数量为总线-B的值。
电流脉冲定时电路115可以包括通信连接至脉冲产生计数器电路135的复位输入端的复位电路145。在所示示例中,复位电路145包括RS型异步锁存电路。在脉冲产生计数器电路的计数变为等于递增/递减计数器电路的计数时(例如,当总线-A等于总线-B时),复位电路145产生复位信号。当脉冲产生计数器电路135复位时,总线-A的值返回至全零。总线-B保留其值,直到慢时钟的下一次跃变为止。
因此,如图2所示,在慢时钟的第一次跃变处,第一脉冲信号的宽度为快时钟信号的一个周期。在慢时钟的第二次跃变之后的第二脉冲信号的宽度为快时钟的两个时钟周期,在慢时钟的第三次跃变之后的第三脉冲信号的宽度为快时钟的三个周期,等等。
在一些示例中,连续计数,递增/递减计数器电路130达到其最大计数,脉冲信号的宽度等于快时钟周期的该最大计数。在一些示例中,脉冲信号在最大计数处的宽度变为等于慢时钟信号的周期。在图2中,“输出”信号是通过由电流定时脉冲使能的电流源电路120充电而产生的电容器105上的电压。电压不断向上积分,充电步长的大小不断增大,从而电容器上电压的斜率也不断增大。图2中的输出信号对应于图6中的输出脉冲信号的第一个四分之一。
当递增/递减计数器电路130达到其最大计数时,其计数开始递减。脉冲信号的宽度根据计数减小快时钟信号的一个周期。这在图3中示出。电容器电压由于I1的充电仍然不断向上积分,但步长大小不断减小(由于脉冲信号的宽度不断变窄),并且电压的斜率不断减小。图3中的输出信号对应于图6中的输出脉冲信号的第二个四分之一。
在一些示例中,电路包括复接器电路150,该复接器电路从电流脉冲定时电路接收电流使能定时脉冲,并且将电流使能定时脉冲提供至电流源电路120和电流宿电路125中的一个。当递增/递减计数器电路130经过第一递增/递减计数周期时,复接器电路150将电流使能定时脉冲提供至电流源电路120。
递增/递减计数器电路随后开始第二递增/递减计数周期。在该周期期间,复接器电路150将电流使能定时脉冲提供至电流宿电路125。在一些示例中,电路包括通信连接至复接器电路150的选择输入端的切换电路155。在一些示例中,当递增/递减计数器电路130从最小计数计数至最大计数并且返回至最小计数时,切换电路155在电流源电路120和电流宿电路125之间切换电流使能定时脉冲。
在第二周期期间,递增/递减计数器电路130通过递增计数而再次开始。因为将电流脉冲提供至电流宿电路125,电容器105上的电压不断向下积分,步长大小不断增大,并且电压的负斜率的绝对值不断增大。图4中的输出信号对应于图6中的输出脉冲信号的第三个四分之一。
当递增/递减计数器电路130达到其最大计数时,其计数开始递减。脉冲信号的宽度基于计数而减小快时钟信号的一个周期。这在图5中示出。电容器电压由于I2的放电仍然不断向下积分,但步长的大小不断减小(由于脉冲信号的宽度变窄),并且电压的斜率的绝对值不断减小。图5中的输出信号对应于图6中的输出脉冲信号的最后的四分之一。
图6示出了通过电流I1和I2的充电和放电而组合成的伪正弦脉冲信号。在第一计数周期期间,递增/递减计数器从最小计数计数至最大计数,并且电容器上的电压以平缓但逐渐增大的斜率开始趋于向上,并且,在递增/递减计数器电路130达到其最大计数值时该斜率达到最大斜率。当递增/递减计数器电路130开始减小其计数时,电容器上的电压无缝地连续上升,但斜率开始减小。当递增/递减计数器电路130达到其最小计数值(例如,零)时,斜率最终达到零,并且电容器上的电压达到其最大电压。该最大电压的值取决于电容器的大小以及充电电流I1和放电电流I2的值。在某些示例中,将电流和电容器的大小制定为使得最大电压大约为一伏特(1V)。
在第二计数周期期间,电容器的电压随着逐渐增大的负斜率开始趋于向下。当递增/递减计数器电路130达到其最大计数时,达到了最大负斜率。递增/递减计数器电路130随后开始递减计数,并且电容器上的电压无缝连续下降,而斜率的绝对值开始减小,并且在递增/递减计数器电路130达到其最小计数时最终达到零。在该点处,电容器电压达到其起始值。图6中的输出脉冲将是伪正弦的,因为组合输出脉冲并不具有真正正弦波形的圆度。
如果测试或校准仅需要一个脉冲,则计数序列在前两个完整的计数周期之后终止。在一些示例中,只要测试需要音调,则计数周期重复并且连续。在一些示例中,将“启动”信号提供至图1中的电路,以开始电路的操作。
因为递增/递减计数器电路130针对一个伪正弦输出脉冲周期而完成两个递增/递减计数循环,所以递增/递减计数器电路130针对第一多个电流脉冲和第二多个电流脉冲中的每一个从最小计数计数至最大计数并且返回至最小计数的时长,应当小于所产生的亚音速伪正弦脉冲信号的时长。例如,如果期望听不见的音调的频率为20赫兹(20Hz),则递增/递减计数器电路130针对第一多个电流脉冲和第二多个电流脉冲中的每一个从最小计数计数至最大计数并且返回至最小计数的时长应当小于0.05秒(1/20Hz)。
为了避免所产生的伪正弦输出信号中的泛音,递增/递减计数器电路130改变计数的速率应当对应于基本听不见的频率。这将影响递增/递减计数器电路130的大小。例如,递增/递减计数器电路包括M位递增/递减计数器电路,M为正整数。因为比较电路140查找递增/递减计数器电路130和脉冲产生计数器电路135的值之间的匹配,因此,脉冲产生计数器电路135的大小可以与递增/递减计数器电路130的大小相匹配(例如,总线-A中的位的数量也为M)。
慢时钟信号的频率可以是亚音速伪正弦脉冲信号的期望基本频率的4*2M倍。例如,如果伪正弦输出脉冲信号的期望频率是20Hz的亚音速频率,则在M=8时,慢时钟信号的频率可以为20,480Hz。快时钟信号的频率是第一时钟信号的频率或5.24288MHz的2M倍。选择M=8将导致递增/递减计数器电路130计数速率高于正常听力频率范围的频率。
图7示出伪正弦输出脉冲信号的离散傅里叶变换(DFT)。DFT示出伪正弦脉冲的基本频率是20Hz。由慢时钟信号产生的输出信号在20kHz的分量被示出为比基本频率的分量衰减大约70分贝(70dB)。不同的亚音速频率可以使用不同的时钟频率和不同大小的计数器通过电路来实现。
图8示出操作电路以产生具有基本听不见的频率的电信号的方法800。在方框805中,产生第一多个电流脉冲以及第二多个电流脉冲。第二多个脉冲跟随第一多个脉冲。
在方框810处,以在最小占空比和最大占空比之间以持续时间步长改变多个第一电流脉冲的持续时间和多个第二电流脉冲的持续时间。在一些示例中,电流脉冲的持续时间在最小占空比和最大占空比之间倾斜。
在方框815处,对电容器充电,使用第一多个电流脉冲对电容器充电,并且在820处,第二多个电流脉冲使电容器放电。电容器的充电和放电形成亚音速伪正弦脉冲信号作为诸如图6中所示的输出信号脉冲的电信号。
可以由电子设备将亚音速伪正弦脉冲信号提供至扬声器或头戴耳机扬声器中的至少一个,以执行设备测试或校准。可以看出,上述电路和方法消耗了非常少的电流,并且因为未使用大的时间常数部件(例如,大的数值的电阻器和电容器),因此电路仅需要集成电路管芯上的少量区域。
注释与示例
示例1包括如下主题(诸如装置),该主题包括电容器、通信连接至电容器的电流产生电路、以及电流脉冲定时电路,该电流脉冲定时电路通信连接至电流产生电路,并且配置为对来自电流产生电路的用于对电容器充电的第一多个电流脉冲的持续时间和用于使电容器放电的第二多个电流脉冲的持续时间进行定时,并且在最小占空比和最大占空比之间步进电流脉冲的持续时间。提供第一多个电流脉冲和提供第二多个电流脉冲的循环导致在电容器处产生伪正弦脉冲信号。
在示例2中,示例1的主题可以选择性地包括电流脉冲定时电路,该电流脉冲定时电路配置为在第一多个电流脉冲和第二多个电流脉冲中的每一者期间,将电流脉冲持续时间从最小占空比增加至最大占空比,并且将电流脉冲持续时间从最大占空比减少到最小占空比。
在示例3中,示例1和2中的一个或任意组合的主题可以选择性地包括电流脉冲定时电路,该电流脉冲定时电路又包括递增/递减计数器电路,以及脉冲产生计数器电路;该递增/递减计数器电路配置为针对第一多个电流脉冲和第二多个电流脉冲中的每一者,从最小计数计数至最大计数,并且返回至最小计数;该脉冲产生计数器电路配置为根据递增/递减计数器电路的计数对电流脉冲持续时间定时。
在示例4中,示例1-3中的一个或任意组合的主题可以选择性地包括电流产生电路,该电流产生电路又包括电流源电路以及电流宿电路,该电流源电路配置为根据从电流脉冲定时电路接收的电流使能定时脉冲对电容器充电;该电流宿电路配置为根据电流使能定时脉冲使电容器放电。
在示例5中,示例1-4中的一个或任意组合的主题可以选择性地包括复接器电路以及切换电路,该复接器电路配置为从电流脉冲定时电路接收电流使能定时脉冲,并且将电流使能定时脉冲提供至电流源电路和电流宿电路中的一个;该切换电路通信连接至复接器电路的选择输入端。该切换电路可配置为当递增/递减计数器从最小计数计数至最大计数并且返回至最小计数时,在电流源电路和电流宿电路之间切换电流使能定时脉冲。
在示例6中,示例1-5中的一个或任意组合的主题可以选择性地包括电流脉冲定时电路,该电流脉冲定时电路又包括通信连接至递增/递减计数器电路与脉冲产生电路的比较电路、以及包括接收第一时钟信号的输入端的递增/递减计数器电路、以及包括接收第二时钟信号的输入端的脉冲产生计数器电路,该第二时钟信号的频率高于第一时钟信号的频率。第一时钟信号上的跃变可以选择性地使得脉冲产生计数器电路开始计数,并且比较电路可以选择性地配置为产生电流使能定时脉冲,直到脉冲产生计数器电路的计数变为等于递增/递减计数器电路的计数为止。
在示例7中,示例1-6中的一个或任意组合的主题可以选择性地包括电流脉冲定时电路,该电流脉冲定时电路又包括通信连接至脉冲产生计数器电路的复位输入端的复位电路。复位电路可以选择性地配置为当脉冲产生计数器电路的计数变为等于递增/递减计数器电路的计数时,产生复位信号。
在示例8中,示例1-7中的一个或任意组合的主题可以选择性地包括递增/递减计数器电路,该递增/递减计数器电路具有针对第一多个电流脉冲和第二多个电流脉冲中的每一者从最小计数计数至最大计数并且返回至最小计数的时长,该时长可小于所产生的伪正弦脉冲信号的时长。
在示例9中,示例1-8中的一个或任意组合的主题可以选择性地包括M位的递增/递减计数器电路以及M位脉冲产生计数器电路,M为正整数。递增/递减计数器电路可以选择性地包括用于接收第一时钟信号的输入端,并且脉冲产生计数器电路可以选择性地包括用于接收第二时钟信号的输入端,该第二时钟信号的频率高于第一时钟信号的频率。第一时钟信号的频率可以是伪正弦脉冲信号的期望基本频率的4*2M倍。
在示例10中,示例9的主题可以选择性地包括第二时钟信号,该第二时钟信号的频率为第一时钟信号的频率的2M倍。
在示例11中,示例1-10中的一个或任意组合的主题可以选择性地包括基本上为百分比之零(0%)的占空比的最小占空比,以及基本上为百分之一百(100%)的占空比的最大占空比。
在示例12中,示例1-11中的一个或任意组合的主题可以选择性地包括在提供第一多个电流脉冲和提供第二多个电流脉冲的循环期间,产生亚音速伪正弦脉冲信号。
示例13可以包括如下主题,或者可以选择性地与示例1-12中的一个或任意组合的主题相组合,以包括所述如下主题(例如,方法、用于执行动作的模块、或者包括在由机器执行时使得机器执行动作的指令的机器可读介质),所述如下主题包括:产生第一多个电流脉冲和第二多个电流脉冲;在最小占空比和最大占空比之间以持续时间步长来改变第一多个电流脉冲的持续时间和第二多个电流脉冲的持续时间;使用第一多个电流脉冲对电容器充电;以及使用第二多个电流脉冲使电容器放电。充电和放电形成伪正弦脉冲信号作为电信号。
这样的主题可以包括用于产生第一多个电流脉冲和第二多个电流脉冲的模块。这样主题的说明性示例包括电流产生电路、电流源电路、电流宿电路、和/或电流脉冲定时电路。
这样的主题包括用于在最小占空比和最大占空比之间以持续时间步长来改变第一多个电流脉冲的持续时间和第二多个电流脉冲的持续时间的模块。这样主题的说明性示例包括电流脉冲定时电路、递增/递减计数器定时电路和/或脉冲产生计数器电路。
这样的主题可以包括使用第一多个电流脉冲对电容器充电,这样主题的说明性示例包括电流源电路和开关电路。这样的主题可以包括使用第二多个电流脉冲使电容器放电,这样主题的说明性示例包括电流宿电路和开关电路。
在示例14中,权利要求13的主题可以选择性地包括将电流脉冲持续时间从最小占空比增加至最大占空比,并且将电流脉冲持续时间从最大占空比减少至最小占空比。
在示例15中,示例13和14中的一个或任意组合的主题可以选择性地包括:使用递增/递减计数器产生计数,以产生多个电流脉冲;以及根据所产生的计数对电流脉冲持续时间进行定时,其中在递增/递减计数器递增计数时电流脉冲持续时间增加,并且在递增/递减计数器递减计数时电流脉冲持续时间减少,并且其中递增/递减计数器在产生第一多个电流脉冲和第二多个电流脉冲中的每一者期间均进行递增和递减的计数。
在示例16中,示例13-15中的一个或任意组合的主题可以选择性地包括跟随第一多个电流脉冲的第二多个电流脉冲,以及足以用于第一多个电流脉冲的递增/递减计数以及足以用于多个第二电流脉冲的递增/递减计数的时长;该时长小于或等于伪正弦脉冲信号的时长。
在示例17中,示例13-16中的一个或任意组合的主题可以选择性地包括使能电流源电路以产生第一多个电流脉冲;使能电流宿电路以产生第二多个电流脉冲,使得充电和放电形成伪正弦脉冲信号作为电信号。
示例18可以包括如下主题,或者可以选择性地与示例1-17中的一个或任意组合的主题相组合,以包括所述如下主题,例如,包括用于产生测试音调的测试电路的电子***。测试电路包括电容器、通信连接至电容器的电流产生电路、以及电流脉冲定时电路,该电流脉冲定时电路通信连接至电流产生电路,并且配置为对来自电流产生电路的用于对电容器充电的第一多个电流脉冲的持续时间和用于使电容器放电的第二多个电流脉冲的持续时间定时,并且在最小占空比和最大占空比之间步进电流脉冲的持续时间。提供第一多个电流脉冲和提供第二多个电流脉冲的循环将导致在电容器处产生伪正弦脉冲信号。
在示例19中,示例18的主题可以选择性地包括电流脉冲定时电路,该电流脉冲定时电路配置为在第一多个电流脉冲和第二多个电流脉冲的每一者期间,将电流脉冲持续时间从最小占空比增加至最大占空比,并且将电流脉冲持续时间从最大占空比减少至最小占空比。
在示例20中,示例18和19中的一个或任意组合的主题可以选择性地包括递增/递减计数器电路与脉冲产生计数器电路;该递增/递减计数器电路配置为针对第一多个电流脉冲和第二多个电流脉冲中的每一者从最小计数计数至最大计数并且返回至最小计数;该脉冲产生计数器电路配置为根据递增/递减计数器电路的计数对电流脉冲持续时间定时。
示例21可以包括如下主题,或可以选择性地与示例1-20中的任意一个或多个的任意部分或任意部分的组合相结合,以包括所述如下主题,所述如下主题可以包括用于执行示例1-20的功能的任意一个或多个的模块,或者包括在由机器执行时使得机器执行示例1-20的功能的任意一个或多个的指令的机器可读介质。
这些非限制性示例可以以任何排列或组合的方式相结合。
上述详细说明书参照了附图,附图也是所述详细说明书的一部分。附图以图解的方式显示了可应用本发明的具体实施例。这些实施例在本文中被称作“示例”。
本文所涉及的所有出版物、专利及专利文件全部作为本文的参考内容,尽管它们是分别加以参考的。如果本文与参考文件之间存在用途差异,则将参考文件的用途视作本文的用途的补充,若两者之间存在不可调和的差异,则以本文的用途为准。
在本文中,与专利文件通常使用的一样,术语“一”或“某一”表示包括一个或多个,但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本文中,除非另外指明,否则使用术语“或”指无排他性的或者,使得“A或B”包括:“A但不是B”、“B但不是A”以及“A和B”。在所附权利要求中,术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样,在本文中,术语“包含”和“包括”是开放性的,即,***、设备、物品或步骤包括除了权利要求中这种术语之后所列出的那些部件以外的部件的,依然视为落在该条权利要求的范围之内。而且,在下面的权利要求中,术语“第一”、“第二”和“第三”等仅仅用作标签,并非对对象有数量要求。
本文所述的方法示例至少部分可以是机器或计算机执行的。一些示例可包括计算机可读介质或机器可读介质,其被编码有可操作为将电子装置配置为执行如上述示例中所述的方法的指令。这些方法的实现可包括代码,例如微代码,汇编语言代码,高级语言代码等。该代码可包括用于执行各种方法的计算机可读指令。所述代码可构成计算机程序产品的部分。此外,所述代码可在执行期间或其它时间被有形地存储在一个或多个易失或非易失性计算机可读介质上。这些计算机可读介质包括但不限于,硬盘、移动磁盘、移动光盘(例如,压缩光盘和数字视频光盘),磁带,存储卡或棒,随机存取存储器(RAM),只读存储器(ROM)等。
上述说明的作用在于解说而非限制。例如,上述示例(或示例的一个或多个方面)可结合使用。可以在理解上述说明书的基础上,利用现有技术的某种常规技术来执行其他实施例。遵照37C.F.R.§1.72(b)的规定提供摘要,允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样,在上面的具体实施方式中,各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反,本发明的主题可在于的特征少于特定公开的实施例的所有特征。因此,下面的权利要求据此并入具体实施方式中,每个权利要求均作为一个单独的实施例。应参看所附的权利要求,以及这些权利要求所享有的等同物的所有范围,来确定本发明的范围。
Claims (19)
1.一种信号产生装置,其特征在于,包括:
电容器;
通信连接至所述电容器的电流产生电路;以及
电流脉冲定时电路,所述电流脉冲定时电路通信连接至电流产生电路,并且配置为对来自所述电流产生电路的用于对所述电容器充电的第一多个电流脉冲的持续时间以及用于使所述电容器放电的第二多个电流脉冲的持续时间进行定时,并且在所述第一多个电流脉冲和所述第二多个电流脉冲中的每一者期间,将电流脉冲持续时间从最小占空比逐步递增至最大占空比,并且将电流脉冲持续时间从所述最大占空比逐步递减到所述最小占空比;
其中,提供所述第一多个电流脉冲和提供所述第二多个电流脉冲的循环导致在所述电容器处产生伪正弦脉冲信号。
2.根据权利要求1所述的信号产生装置,其中所述电流脉冲定时电路包括:
递增/递减计数器电路,所述递增/递减计数器电路配置为针对所述第一多个电流脉冲和所述第二多个电流脉冲中的每一者,从最小计数计数至最大计数,并且返回至所述最小计数;以及
脉冲产生计数器电路,所述脉冲产生计数器电路配置为根据所述递增/递减计数器电路的计数对电流脉冲持续时间进行定时。
3.根据权利要求1所述的信号产生装置,其中所述电流产生电路包括:
电流源电路,所述电流源电路配置为根据从所述电流脉冲定时电路接收的电流使能定时脉冲对所述电容器充电;以及
电流宿电路,所述电流宿电路配置为根据所述电流使能定时脉冲使所述电容器放电。
4.根据权利要求3所述的信号产生装置,其中所述电流脉冲定时电路包括:
递增/递减计数器电路,所述递增/递减计数器电路配置为针对所述第一多个电流脉冲和所述第二多个电流脉冲中的每一者,从最小计数计数至最大计数, 并且返回至所述最小计数;以及
脉冲产生计数器电路,所述脉冲产生计数器电路配置为根据所述递增/递减计数器电路的计数对电流脉冲持续时间进行定时,
所述信号产生装置进一步包括:
复接器电路,所述复接器电路配置为从所述电流脉冲定时电路接收电流使能定时脉冲,并且将所述电流使能定时脉冲提供至所述电流源电路和所述电流宿电路中的一个;以及
切换电路,所述切换电路通信连接至所述复接器电路的选择输入端,其中所述切换电路配置为当所述递增/递减计数器电路从所述最小计数计数至所述最大计数并且返回至所述最小计数时,在所述电流源电路和所述电流宿电路之间切换所述电流使能定时脉冲。
5.根据权利要求2所述的信号产生装置,其中所述电流脉冲定时电路进一步包括通信连接至所述递增/递减计数器电路与所述脉冲产生电路的比较电路,
其中所述递增/递减计数器电路包括用于接收第一时钟信号的输入端,并且所述脉冲产生计数器电路包括用于接收第二时钟信号的输入端,所述第二时钟信号的频率高于所述第一时钟信号的频率;
其中所述第一时钟信号的跃变使得所述脉冲产生计数器电路开始计数;并且
其中所述比较电路配置为产生电流使能定时脉冲,直到所述脉冲产生计数器电路的计数变为等于所述递增/递减计数器电路的计数为止。
6.根据权利要求2所述的信号产生装置,其中所述电流脉冲定时电路进一步包括通信连接至所述脉冲产生计数器电路的复位输入端的复位电路;其中所述复位电路配置为当所述脉冲产生计数器电路的计数变为等于所述递增/递减计数器电路的计数时,产生复位信号。
7.根据权利要求2所述的信号产生装置,其中所述递增/递减计数器电路针对所述第一多个电流脉冲和所述第二多个电流脉冲中的每一者从所述最小计数计数至所述最大计数并且返回至所述最小计数的时长小于所产生的伪正弦脉 冲信号的时长。
8.根据权利要求2所述的信号产生装置,
其中所述递增/递减计数器电路包括M位递增/递减计数器电路,所述脉冲产生计数器电路包括M位脉冲产生计数器电路,M为正整数;
其中所述递增/递减计数器电路包括用于接收第一时钟信号的输入端,所述脉冲产生计数器电路包括用于接收第二时钟信号的输入端,所述第二时钟信号的频率高于所述第一时钟信号的频率;并且
其中所述第一时钟信号的所述频率是所述伪正弦脉冲信号的期望基本频率的4*2M倍。
9.根据权利要求8所述的信号产生装置,其中所述第二时钟信号的频率为所述第一时钟信号的频率的2M倍。
10.根据权利要求1-9中任一项所述的信号产生装置,其中所述最小占空比基本上为百分比之零的占空比,并且所述最大占空比基本上为百分之一百的占空比。
11.根据权利要求1-9中任一项所述的信号产生装置,其中所产生的伪正弦脉冲信号是亚音速伪正弦脉冲信号。
12.一种信号产生方法,其特征在于,包括:
产生第一多个电流脉冲和第二多个电流脉冲;
在最小占空比和最大占空比之间以持续时间步长来改变所述第一多个电流脉冲的持续时间和所述第二多个电流脉冲的持续时间;
使用所述第一多个电流脉冲对电容器充电;以及
使用所述第二多个电流脉冲使所述电容器放电,其中所述充电和放电形成亚音速伪正弦脉冲信号作为电信号。
13.根据权利要求12所述的信号产生方法,其中产生第一多个电流脉冲和第二多个电流脉冲包括:
将电流脉冲持续时间从所述最小占空比增加至所述最大占空比;以及
将所述电流脉冲持续时间从所述最大占空比减少至所述最小占空比。
14.根据权利要求12所述的信号产生方法,其中产生第一多个电流脉冲和第二多个电流脉冲包括:
使用递增/递减计数器产生计数;以及
根据所产生的计数对所述电流脉冲持续时间进行定时,其中在所述递增/递减计数器进行递增计数时所述电流脉冲持续时间增加,并且在所述递增/递减计数器进行递减计数时所述电流脉冲持续时间减少;并且其中所述递增/递减计数器在产生所述第一多个电流脉冲和所述第二多个电流脉冲中的每一者期间均进行递增和递减的计数。
15.根据权利要求14所述的信号产生方法,其中所述第二多个电流脉冲跟随所述第一多个电流脉冲,并且其中足以用于所述第一多个电流脉冲和所述第二多个电流脉冲的递增/递减计数的时长小于或等于所述伪正弦脉冲信号的时长。
16.根据权利要求12-15中任一项所述的信号产生方法,
其中使用所述第一多个电流脉冲对电容器充电包括:使能电流源电路以产生所述第一多个电流脉冲,
其中使用所述第二多个电流脉冲使所述电容器放电包括:使能电流宿电路以产生所述第二多个电流脉冲,并且
其中所述充电和放电形成亚音速伪正弦脉冲信号作为所述电信号。
17.一种用于驱动扬声器和头戴耳机扬声器中的至少一个的信号产生***,其特征在于,所述信号产生***包括用于产生测试音调的测试电路,所述测试电路包括:
电容器;
通信连接至所述电容器的电流产生电路;以及
电流脉冲定时电路,所述电流脉冲定时电路通信连接至电流产生电路,并且配置为对来自所述电流产生电路的用于对所述电容器充电的第一多个电流脉冲的持续时间和用于使所述电容器放电的第二多个电流脉冲的持续时间进行定时,并且在最小占空比和最大占空比之间步进所述第一多个电流脉冲和所述第二多个电流的所述持续时间;并且
其中,提供所述第一多个电流脉冲和提供所述第二多个电流脉冲的循环导致在所述电容器处产生伪正弦脉冲信号。
18.根据权利要求17所述的信号产生***,其中所述电流脉冲定时电路配置为在所述第一多个电流脉冲和所述第二多个电流脉冲中的每一者期间,将电流脉冲持续时间从所述最小占空比增加至所述最大占空比,并且将所述电流脉冲持续时间从所述最大占空比减少到所述最小占空比。
19.根据权利要求17或18所述的信号产生***,其中所述电流脉冲定时电路包括:
递增/递减计数器电路,所述递增/递减计数器电路配置为针对所述第一多个电流脉冲和所述第二多个电流脉冲中的每一者从最小计数计数至最大计数,并且返回至所述最小计数;以及
脉冲产生计数器电路,所述脉冲产生计数器电路配置为根据所述递增/递减计数器电路的计数对电流脉冲持续时间进行定时。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/180,801 | 2011-07-12 | ||
US13/180,801 US9083322B2 (en) | 2011-07-12 | 2011-07-12 | Subsonic test signal generation technique |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102882492A CN102882492A (zh) | 2013-01-16 |
CN102882492B true CN102882492B (zh) | 2015-09-23 |
Family
ID=47483688
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012203375335U Expired - Lifetime CN202931266U (zh) | 2011-07-12 | 2012-07-12 | 信号产生装置和*** |
CN201210241114.6A Active CN102882492B (zh) | 2011-07-12 | 2012-07-12 | 信号产生装置、方法和*** |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012203375335U Expired - Lifetime CN202931266U (zh) | 2011-07-12 | 2012-07-12 | 信号产生装置和*** |
Country Status (3)
Country | Link |
---|---|
US (1) | US9083322B2 (zh) |
KR (1) | KR20130008484A (zh) |
CN (2) | CN202931266U (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9083322B2 (en) | 2011-07-12 | 2015-07-14 | Fairchild Semiconductor Corporation | Subsonic test signal generation technique |
KR101689484B1 (ko) | 2015-12-28 | 2016-12-23 | 순천대학교 산학협력단 | 제설 시스템을 구비한 비닐 하우스 |
US10008954B2 (en) * | 2016-10-14 | 2018-06-26 | Infineon Technologies Austria Ag | Switching frequency modulation in a switched mode power supply |
CN109450421B (zh) * | 2018-12-17 | 2023-09-01 | 上海艾为电子技术股份有限公司 | 一种模拟开关开启电路及方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5173664A (en) * | 1991-09-16 | 1992-12-22 | Minnesota Mining And Manufacturing Company | Phase locked loop having constant gain for recovering clock from non-uniformly spaced data |
US5657215A (en) * | 1995-08-29 | 1997-08-12 | Compaq Computer Corporation | Controlling switch-Mode power conversion |
CN1741359A (zh) * | 2004-08-24 | 2006-03-01 | 国际整流器公司 | 用于校准斜坡信号的方法和设备 |
CN101079549A (zh) * | 2006-02-28 | 2007-11-28 | 凌特公司 | 用于产生传送电路状态信息的信号的装置和方法 |
CN101578526A (zh) * | 2007-01-12 | 2009-11-11 | 密克罗奇普技术公司 | 积分时间和/或电容测量***、方法及设备 |
CN202931266U (zh) * | 2011-07-12 | 2013-05-08 | 快捷半导体(苏州)有限公司 | 信号产生装置和*** |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060140644A1 (en) * | 2004-12-23 | 2006-06-29 | Paolella Arthur C | High performance, high efficiency fiber optic link for analog and RF systems |
US7425849B2 (en) * | 2004-12-31 | 2008-09-16 | Stmicroelectronics Pvt. Ltd. | Low noise output buffer capable of operating at high speeds |
JP4867565B2 (ja) * | 2005-11-29 | 2012-02-01 | セイコーエプソン株式会社 | 容量性負荷の駆動回路、および超音波スピーカ |
US7492219B1 (en) * | 2006-08-10 | 2009-02-17 | Marvell International Ltd. | Power efficient amplifier |
ES2644485T3 (es) * | 2007-05-22 | 2017-11-29 | Tubitak | Procedimiento y equipo para generar números aleatorios utilizando la arquitectura de un doble oscilador y caos de tiempo continuo |
KR101683174B1 (ko) * | 2010-01-08 | 2016-12-06 | 삼성전자주식회사 | 오디오 신호 증폭 방법 및 그 장치 |
KR101171660B1 (ko) | 2010-03-01 | 2012-08-09 | 이문기 | 증강현실의 포인팅 장치 |
KR101288541B1 (ko) | 2011-06-24 | 2013-07-22 | 전북대학교산학협력단 | 아세토페논 유도체를 포함하는 살비성 조성물 및 이를 이용한 진드기 살비제 |
-
2011
- 2011-07-12 US US13/180,801 patent/US9083322B2/en active Active
-
2012
- 2012-07-12 CN CN2012203375335U patent/CN202931266U/zh not_active Expired - Lifetime
- 2012-07-12 CN CN201210241114.6A patent/CN102882492B/zh active Active
- 2012-07-12 KR KR20120076021A patent/KR20130008484A/ko not_active Application Discontinuation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5173664A (en) * | 1991-09-16 | 1992-12-22 | Minnesota Mining And Manufacturing Company | Phase locked loop having constant gain for recovering clock from non-uniformly spaced data |
US5657215A (en) * | 1995-08-29 | 1997-08-12 | Compaq Computer Corporation | Controlling switch-Mode power conversion |
CN1741359A (zh) * | 2004-08-24 | 2006-03-01 | 国际整流器公司 | 用于校准斜坡信号的方法和设备 |
CN101079549A (zh) * | 2006-02-28 | 2007-11-28 | 凌特公司 | 用于产生传送电路状态信息的信号的装置和方法 |
CN101578526A (zh) * | 2007-01-12 | 2009-11-11 | 密克罗奇普技术公司 | 积分时间和/或电容测量***、方法及设备 |
CN202931266U (zh) * | 2011-07-12 | 2013-05-08 | 快捷半导体(苏州)有限公司 | 信号产生装置和*** |
Also Published As
Publication number | Publication date |
---|---|
KR20130008484A (ko) | 2013-01-22 |
CN202931266U (zh) | 2013-05-08 |
US9083322B2 (en) | 2015-07-14 |
CN102882492A (zh) | 2013-01-16 |
US20130016844A1 (en) | 2013-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108429507B (zh) | 确定线性振动装置谐振频率的方法和装置 | |
CN102882492B (zh) | 信号产生装置、方法和*** | |
CN110024280B (zh) | 具有峰值电流和平均电流限制电路的可变比率电荷泵 | |
CN202696543U (zh) | 自偏置电路 | |
JP5697621B2 (ja) | Dc−dcコンバータおよび音声出力装置 | |
CN101416391A (zh) | 使用电容反馈的信号驱动器的方法以及*** | |
GB2555369A (en) | Systems and methods for predictive switching in audio amplifiers | |
US8058912B2 (en) | Electronic device and signal generator thereof | |
TWI532037B (zh) | 用於增益控制之積體電路、電子裝置、計算機程式產品及其方法 | |
CN107516542B (zh) | 一种io电路及存储器 | |
CN101136611A (zh) | 放大器装置及方法 | |
CN113009854B (zh) | 一种获取模拟输入信号有效值的装置 | |
CN109148981B (zh) | 确定电池开路电压的方法、装置、存储介质及电子设备 | |
CN103869856B (zh) | 一种多电压时序控制电路 | |
CN113472326B (zh) | 一种管脚状态的配置电路、配置方法及电子设备 | |
CN101621280A (zh) | 防止爆音产生的音讯输出装置 | |
CN101714903A (zh) | 声音信号处理电路 | |
CN201118792Y (zh) | 一种静音控制电路 | |
CN101764575B (zh) | 一种音频功放启动充电电路 | |
JP2015041883A (ja) | スイッチ回路 | |
JP7388759B2 (ja) | 電源システム、処理方法、およびプログラム | |
CN102142964B (zh) | 网络接入设备的复位电路 | |
CN108574480B (zh) | 频率检测启动复位电路及方法 | |
JP4400145B2 (ja) | 電源装置 | |
CN114421898A (zh) | 一种功率控制电路及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |