CN107516542B - 一种io电路及存储器 - Google Patents

Abstract

本发明提供一种IO电路及存储器，包括：电平转换模块，当开关控制信号为预设电平时控制电路停止工作，当开关控制信号不为预设电平时输出数据信号的反相信号；第一电源转换模块，分别与电平转换模块的第一输出端和第一电源相连，将数据信号的反相信号的电压摆幅转换为第一电源的电压，以及对转换后的信号进行反相处理；第一开关模块，分别与第一电源转换模块、电路的电源和IO端口相连，当反相处理后的信号为高电平时导通，IO端口与电路的电源相连；第二开关模块，分别与电平转换模块的第二输出端、IO端口和地相连，当数据信号的反相信号为高电平时导通，IO端口接地。本发明充电和放电迅速，充电能力恒定，抗干扰能力强，直通概率低。

Description

一种IO电路及存储器

技术领域

本发明涉及存储技术领域，特别是涉及一种IO电路和一种存储器。

背景技术

在FLASH(闪存)中，读写操作是最基本的操作。当FLASH向片外输出数据b’时，需要应用IO电路来产生“0”、“1”信号。图1是现有的IO电路的结构示意图。

图1中的IO电路存在以下缺陷：当IO端口PAD’从0到VDD’充电时，IO端口PAD’看到的阻抗是PMOS管P1’和NMOS管N1’的漏端阻抗，该阻抗随不同电源电压VDD’而不同。因此，在不同的电源电压下，IO电路的充电能力不同。另外，若数据b’的电平停在PMOS管P1’和NMOS管N1’的翻转点电平附近，则PMOS管P1’和NMOS管N1’都会导通，存在电源到地的直流通路，造成严重的功耗浪费。

发明内容

鉴于上述问题，本发明实施例的目的在于提供一种IO电路和一种存储器，以解决现有的IO电路存在直流通路，且充电能力随电源电压大小变化的问题。

为了解决上述问题，本发明实施例公开了一种IO电路，包括：电平转换模块，所述电平转换模块分别接收数据信号和开关控制信号，当所述开关控制信号为预设电平时，所述电平转换模块控制所述IO电路停止工作，当所述开关控制信号不为预设电平时，所述电平转换模块输出所述数据信号的反相信号；第一电源转换模块，所述第一电源转换模块分别与所述电平转换模块的第一输出端和第一电源相连，所述第一电源转换模块将所述数据信号的反相信号的电压摆幅转换为所述第一电源的电压，以及对转换电压摆幅后的信号进行反相处理，并输出反相处理后的信号；第一开关模块，所述第一开关模块分别与所述第一电源转换模块、所述IO电路的电源和IO端口相连，当所述反相处理后的信号为高电平时，所述第一开关模块导通，所述IO端口与所述IO电路的电源相连；所述IO电路的电源电压与预设电压之和小于所述第一电源的电压；第二开关模块，所述第二开关模块分别与所述电平转换模块的第二输出端、所述IO端口和地相连，当所述数据信号的反相信号为高电平时，所述第二开关模块导通，所述IO端口接地。

可选地，所述电平转换模块包括：第一PMOS管，所述第一PMOS管的栅端接收所述数据信号，所述第一PMOS管的源端与所述IO电路的电源相连；第二PMOS管，所述第二PMOS管的栅端接收所述开关控制信号，所述第二PMOS管的源端与所述IO电路的电源相连，所述第二PMOS管的漏端与所述第一PMOS管的漏端相连，所述第二PMOS管的漏端作为所述电平转换模块的第一输出端；第一开关单元，所述第一开关单元的控制端接收所述开关控制信号的反相信号，所述第一开关单元的第一端与所述第一PMOS管的漏端相连，当所述开关控制信号为所述预设电平时，所述第一开关单元断开，当所述开关控制信号不为所述预设电平时，所述第一开关单元导通；第一NMOS管，所述第一NMOS管的栅端接收所述数据信号，所述第一NMOS管的漏端与所述第一开关单元的第二端相连，所述第一NMOS管的源端接地；第二NMOS管，所述第二NMOS管的栅端接收所述开关控制信号的反相信号，所述第二NMOS管的漏端与所述第一NMOS管的漏端相连，所述第二NMOS管的源端接地，所述第二NMOS管的漏端作为所述电平转换模块的第二输出端。

可选地，所述第一开关模块包括：第三NMOS管，所述第三NMOS管的栅端与所述第一电源转换模块相连，所述第三NMOS管的漏端与所述IO电路的电源相连，所述第三NMOS管的源端与所述IO端口相连。

可选地，所述第二开关模块包括：第四NMOS管，所述第四NMOS管的栅端与所述电平转换模块的第二输出端相连，所述第四NMOS管的漏端与所述IO端口相连，所述第三NMOS管的源端接地。

可选地，所述预设电压大于或等于所述第一开关模块、所述第二开关模块的最大导通电压。

可选地，所述第一开关单元包括传输门，或至少一个PMOS管和/或至少一个NMOS管构成的开关。

可选地，所述IO电路还包括：第二电源转换模块，所述第二电源转换模块分别与所述电平转换模块的第二输出端和所述第一电源相连，所述第二电源转换模块将所述数据信号的反相信号的电压摆幅转换为所述第一电源的电压，并输出转换电压摆幅后的信号。

为了解决上述问题，本发明实施例还公开了一种存储器，包括至少一个IO端口、与所述至少一个IO端口一一对应的至少一个所述的IO电路、所述IO电路的电源以及第一电源。

本发明实施例包括以下优点：

第一，当开关控制信号为预设电平时，电平转换模块控制IO电路停止工作，可以确保IO电路的可靠性。

第二，从IO端口看，第一开关模块至IO电路的电源构成恒压源，因此，IO电路可以对IO端口进行恒压充电，即IO电路具有恒定的充电能力，不会造成IO电路的电源变化。

第三，第一开关模块的控制信号与第二开关模块的控制信号反相，因此，第一开关模块和第二开关模块同时导通的可能性大大降低，与现有技术相比，可以有效节省功耗。

第四，第一开关模块由第一电源驱动，与数据信号的驱动能力无关，可以便于降低数据信号的电压摆幅，节省功耗。

附图说明

图1是现有的IO电路的结构示意图；

图2是本发明的一种IO电路实施例的结构框图；

图3是本发明的一种IO电路实施例的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图2，其示出了本发明的一种IO电路10实施例的结构框图，具体可以包括如下模块：电平转换模块1，电平转换模块1分别接收数据信号b和开关控制信号a，当开关控制信号a为预设电平时，电平转换模块1控制IO电路10停止工作，当开关控制信号a不为预设电平时，电平转换模块1输出数据信号b的反相信号；第一电源转换模块2，第一电源转换模块2分别与电平转换模块1的第一输出端和第一电源20相连，第一电源转换模块2将数据信号b的反相信号的电压摆幅转换为第一电源20的电压，以及对转换电压摆幅后的信号进行反相处理，并输出反相处理后的信号；第一开关模块3，第一开关模块3分别与第一电源转换模块2、IO电路的电源30和IO端口40相连，当反相处理后的信号为高电平时，第一开关模块3导通，IO端口40与IO电路的电源30相连，此时，IO电路的电源30对IO端口40进行充电；IO电路10的电源电压VDD与预设电压之和小于第一电源20的电压；第二开关模块4，第二开关模块4分别与电平转换模块1的第二输出端、IO端口40和地相连，当数据信号b的反相信号为高电平时，第二开关模块4导通，IO端口40接地，此时，IO端口40对地放电。

具体地，预设电平可以为高电平或低电平，数据信号b的摆幅可以为IO电路10的电源电压VDD或低于IO电路10的电源电压VDD。

其中，当开关控制信号a为预设电平时，电平转换模块1控制IO电路10停止工作，可以确保IO电路10的可靠性；从IO端口40看，第一开关模块3至IO电路的电源30构成恒压源，因此，IO电路10可以对IO端口40进行恒压充电，即IO电路10具有恒定的充电能力，不会造成IO电路的电源30变化；第一开关模块3的控制信号与第二开关模块4的控制信号反相，因此，第一开关模块3和第二开关模块4同时导通的可能性大大降低，与现有技术相比，可以有效节省功耗；第一开关模块3由第一电源20驱动，与数据信号b的驱动能力无关，可以便于降低数据信号b的电压摆幅，节省功耗。

可选地，IO电路10可以应用于FLASH等存储器，第一电源20可以由存储器中的电荷泵提供，即第一电源20电压可以等于电荷泵的输出电压VPUMP。

可选地，参照图3，在本发明的一个实施例中，电平转换模块1可以包括：第一PMOS管P1，第一PMOS管P1的栅端接收数据信号b，第一PMOS管P1的源端与IO电路的电源30相连；第二PMOS管P2，第二PMOS管P2的栅端接收开关控制信号a，第二PMOS管P2的源端与IO电路的电源30相连，第二PMOS管P2的漏端与第一PMOS管P1的漏端相连，第二PMOS管P2的漏端作为电平转换模块1的第一输出端；第一开关单元11，第一开关单元11的控制端接收开关控制信号a的反相信号，第一开关单元11的第一端与第一PMOS管P1的漏端相连，当开关控制信号a为预设电平时，第一开关单元11断开，当开关控制信号a不为预设电平时，第一开关单元11导通，以保证第一PMOS管P1的漏端和第一NMOS管N1的漏端电平相同；第一NMOS管N1，第一NMOS管N1的栅端接收数据信号b，第一NMOS管N1的漏端与第一开关单元11的第二端相连，第一NMOS管N1的源端接地；第二NMOS管N2，第二NMOS管N2的栅端接收开关控制信号a的反相信号，第二NMOS管N2的漏端与第一NMOS管N1的漏端相连，第二NMOS管N2的源端接地，第二NMOS管N2的漏端作为电平转换模块1的第二输出端。

可选地，参照图3，在本发明的一个实施例中，第一开关模块3可以包括：第三NMOS管N3，第三NMOS管N3的栅端与第一电源转换模块2相连，第三NMOS管N3的漏端与IO电路的电源30相连，第三NMOS管N3的源端与IO端口40相连。图3中，IO端口40看到的阻抗是第三NMOS管N3的源端阻抗，与现有技术相比，IO端口40看到的阻抗很小，因此，与现有技术相比，本发明实施例中IO电路的电源30对IO端口40进行充电更加迅速，充电曲线的斜率更大，更不容易被干扰，即抗干扰能力更强。另外，图3中，从IO端口40看，第三NMOS管N3的源端至IO电路的电源30构成恒压源，因此，IO电路10可以对IO端口40进行恒压充电，即IO电路10具有恒定的充电能力，不会造成IO电路的电源30变化。

可选地，参照图3，在本发明的一个实施例中，第二开关模块4可以包括：第四NMOS管N4，第四NMOS管N4的栅端与电平转换模块1的第二输出端相连，第四NMOS管N4的漏端与IO端口40相连，第三NMOS管N3的源端接地。

由于当开关控制信号a不为预设电平时，第一开关单元11导通，保证了第一PMOS管P1的漏端和第一NMOS管N1的漏端电平相同，经第一电源转换模块2反相后，可以保证第三NMOS管N3的栅端电平和第四NMOS管N4的栅端电平反相，第三NMOS管N3和第四NMOS管N4同时导通的可能性大大降低。

可选地，预设电压可以大于或等于第一开关模块3、第二开关模块4的最大导通电压。

可选地，第一开关单元11可以包括传输门，或至少一个PMOS管和/或至少一个NMOS管构成的开关等。

可选地，参照图3，在本发明的一个实施例中，IO电路10还可以包括：第二电源转换模块5，第二电源转换模块5分别与电平转换模块1的第二输出端和第一电源20相连，第二电源转换模块5将数据信号b的反相信号的电压摆幅转换为第一电源20的电压，并输出转换电压摆幅后的信号。此时，由于第一开关模块3和第二开关模块4由第一电源20驱动，与数据信号b的驱动能力无关，可以便于降低数据信号b的电压摆幅，节省功耗。

具体地，对于图3所示的电路，由于第三NMOS管N3和第四NMOS管N4由第一电源20驱动，与数据信号b的驱动能力无关，数据信号b只需打开第一PMOS管P1或第一NMOS管N1即可。因此，与现有技术相比，第一PMOS管P1和第一NMOS管N1的尺寸可以大大减小，数据信号b可以快速打开第一PMOS管P1、第一NMOS管N1，数据信号b的电压摆幅可以降低，节省了功耗，同时第四NMOS管N4的导通电阻减小，第二电源转换模块5的输出信号可以快速打开第四NMOS管N4，IO端口40对地放电更迅速。

具体地，图3中，预设电平为低电平。图3所示电平转换模块1的工作原理为：

当开关控制信号a为预设电平时，第二PMOS管P2和第二NMOS管N2导通，第一开关单元11断开，第二PMOS管P2的漏端被置为高电平，第二NMOS管N2的漏端被置为低电平，第三NMOS管N3的栅端和第四NMOS管N4的栅端均被置为低电平，第三NMOS管N3和第四NMOS管N4不导通，IO电路10停止工作。

当开关控制信号a不为预设电平时，第一开关单元11导通，第二PMOS管P2和第二NMOS管N2不导通。若数据信号b为低电平，第一PMOS管P1导通，第一NMOS管N1不导通，此时，第二PMOS管P2的漏端和第二NMOS管N2的漏端被置为高电平，第三NMOS管N3的栅端被置为低电平，第三NMOS管N3不导通，第四NMOS管N4的栅端被置为高电平，第四NMOS管N4导通，IO端口40对地放电；若数据信号b为高电平，第一PMOS管P1不导通，第一NMOS管N1导通，此时，第二PMOS管P2的漏端和第二NMOS管N2的漏端被置为低电平，第三NMOS管N3的栅端被置为高电平，第三NMOS管N3导通，第四NMOS管N4的栅端被置为低电平，第四NMOS管N4不导通，IO电路的电源30对IO端口40进行充电。

本发明实施例还公开了一种存储器，包括至少一个IO端口40、与所述至少一个IO端口40一一对应的至少一个上述的IO电路10、IO电路的电源30以及第一电源20。

可选地，存储器可以包括FLASH等，第一电源10可以由存储器中的电荷泵提供，即第一电源10电压可以等于电荷泵的输出电压。

对于存储器实施例而言，由于其与包括上述的IO电路，所以描述的比较简单，相关之处参见上述的IO电路实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种IO电路及存储器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种IO电路，其特征在于，包括：

电平转换模块，所述电平转换模块分别接收数据信号和开关控制信号，当所述开关控制信号为预设电平时，所述电平转换模块控制所述IO电路停止工作，当所述开关控制信号不为预设电平时，所述电平转换模块输出所述数据信号的反相信号；

所述电平转换模块包括：

第一PMOS管，所述第一PMOS管的栅端接收所述数据信号，所述第一PMOS管的源端与所述IO电路的电源相连；

第二PMOS管，所述第二PMOS管的栅端接收所述开关控制信号，所述第二PMOS管的源端与所述IO电路的电源相连，所述第二PMOS管的漏端与所述第一PMOS管的漏端相连，所述第二PMOS管的漏端作为所述电平转换模块的第一输出端；

第一开关单元，所述第一开关单元的控制端接收所述开关控制信号的反相信号，所述第一开关单元的第一端与所述第一PMOS管的漏端相连，当所述开关控制信号为所述预设电平时，所述第一开关单元断开，当所述开关控制信号不为所述预设电平时，所述第一开关单元导通；

第一NMOS管，所述第一NMOS管的栅端接收所述数据信号，所述第一NMOS管的漏端与所述第一开关单元的第二端相连，所述第一NMOS管的源端接地；

第二NMOS管，所述第二NMOS管的栅端接收所述开关控制信号的反相信号，所述第二NMOS管的漏端与所述第一NMOS管的漏端相连，所述第二NMOS管的源端接地，所述第二NMOS管的漏端作为所述电平转换模块的第二输出端；

第一电源转换模块，所述第一电源转换模块分别与所述电平转换模块的第一输出端和第一电源相连，所述第一电源转换模块将所述数据信号的反相信号的电压摆幅转换为所述第一电源的电压，以及对转换电压摆幅后的信号进行反相处理，并输出反相处理后的信号；

第一开关模块，所述第一开关模块分别与所述第一电源转换模块、所述IO电路的电源和IO端口相连，当所述反相处理后的信号为高电平时，所述第一开关模块导通，所述IO端口与所述IO电路的电源相连；所述IO电路的电源电压与预设电压之和小于所述第一电源的电压；

第二开关模块，所述第二开关模块分别与所述电平转换模块的第二输出端、所述IO端口和地相连，当所述数据信号的反相信号为高电平时，所述第二开关模块导通，所述IO端口接地。

2.根据权利要求1所述的IO电路，其特征在于，所述第一开关模块包括：

第三NMOS管，所述第三NMOS管的栅端与所述第一电源转换模块相连，所述第三NMOS管的漏端与所述IO电路的电源相连，所述第三NMOS管的源端与所述IO端口相连。

3.根据权利要求1所述的IO电路，其特征在于，所述第二开关模块包括：

第四NMOS管，所述第四NMOS管的栅端与所述电平转换模块的第二输出端相连，所述第四NMOS管的漏端与所述IO端口相连，所述第四NMOS管的源端接地。

4.根据权利要求1所述的IO电路，其特征在于，所述预设电压大于或等于所述第一开关模块、所述第二开关模块的最大导通电压。

5.根据权利要求1所述的IO电路，其特征在于，所述第一开关单元包括传输门，或至少一个PMOS管和/或至少一个NMOS管构成的开关。

6.根据权利要求1所述的IO电路，其特征在于，还包括：

第二电源转换模块，所述第二电源转换模块分别与所述电平转换模块的第二输出端和所述第一电源相连，所述第二电源转换模块将所述数据信号的反相信号的电压摆幅转换为所述第一电源的电压，并输出转换电压摆幅后的信号。

7.一种存储器，其特征在于，包括至少一个IO端口、与所述至少一个IO端口一一对应的至少一个权利要求1-6中任一项所述的IO电路、所述IO电路的电源以及第一电源。

Images