KR101683174B1 - 오디오 신호 증폭 방법 및 그 장치 - Google Patents

오디오 신호 증폭 방법 및 그 장치 Download PDF

Info

Publication number
KR101683174B1
KR101683174B1 KR1020100001899A KR20100001899A KR101683174B1 KR 101683174 B1 KR101683174 B1 KR 101683174B1 KR 1020100001899 A KR1020100001899 A KR 1020100001899A KR 20100001899 A KR20100001899 A KR 20100001899A KR 101683174 B1 KR101683174 B1 KR 101683174B1
Authority
KR
South Korea
Prior art keywords
signal
output
amplified
modulated signal
carrier
Prior art date
Application number
KR1020100001899A
Other languages
English (en)
Other versions
KR20110081642A (ko
Inventor
임동현
박해광
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100001899A priority Critical patent/KR101683174B1/ko
Priority to US12/977,659 priority patent/US9130513B2/en
Publication of KR20110081642A publication Critical patent/KR20110081642A/ko
Application granted granted Critical
Publication of KR101683174B1 publication Critical patent/KR101683174B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

오디오 신호를 수신하는 수신부, 서로 위상이 상이한 제1 반송파 내지 제4 반송파를 생성하는 반송파 생성부, 제1 반송파 및 제2 반송파 각각을 오디오 신호와 비교한 결과인 제1 변조 신호 및 제2 변조 신호를 제1 전원 전압의 크기에 기초하여 증폭하여 제1 증폭 변조 신호 및 제2 증폭 변조 신호를 생성하는 증폭 변조 신호 생성부, 제3 반송파를 오디오 신호와 비교한 결과인 제3 변조 신호의 논리 상태에 따라 제1 증폭 변조 신호 또는 제2 전원 전압을 출력하는 제1 출력부, 제4 반송파를 오디오 신호와 비교한 결과인 제4 변조 신호의 논리 상태에 따라 제2 증폭 변조 신호 또는 제2 전원 전압을 출력하는 제2 출력부, 및 제1 출력부의 출력 값 및 제2 출력부의 출력 값을 합성하여 출력하는 최종 출력부를 포함하는 것을 특징으로 하는 오디오 신호 증폭 장치가 개시된다.

Description

오디오 신호 증폭 방법 및 그 장치{Method and Apparatus for amplifying audio signal}
본 발명은 오디오 신호 증폭 방법 및 장치에 관한 것이다.
종래의 오디오 신호 증폭 장치들은 반송파(carrier wave)를 이용하여 오디오 신호를 변조하는 방법을 사용하였다. 종래에는 이와 같이 반송파를 이용하여 생성된 변조 신호를 증폭한 후에, 디모듈레이션 필터를 이용하여 그 증폭된 변조 신호에 대하여 디모듈레이션 동작을 수행함으로써 그 증폭된 변조 신호에 포함된 반송파 성분을 제거하였다. 이때, 증폭된 변조 신호가 가지는 전압 및 전류의 크기가 클수록 디모듈레이션 필터의 크기가 커지게 되어 오디오 신호 증폭 장치의 크기가 커지게 되고, 소모되는 전력의 크기도 커지게 된다.
본 발명의 목적은 오디오 신호 증폭 방법 및 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 오디오 신호 증폭 장치는 오디오 신호를 수신하는 수신부; 서로 위상이 상이한 제1 반송파 내지 제4 반송파를 생성하는 반송파 생성부; 상기 제1 반송파 및 제2 반송파 각각을 상기 오디오 신호와 비교한 결과인 제1 변조 신호 및 제2 변조 신호를 제1 전원 전압의 크기에 기초하여 증폭하여 제1 증폭 변조 신호 및 제2 증폭 변조 신호를 생성하는 증폭 변조 신호 생성부; 상기 제3 반송파를 상기 오디오 신호와 비교한 결과인 제3 변조 신호의 논리 상태에 따라 상기 제1 증폭 변조 신호 또는 제2 전원 전압을 출력하는 제1 출력부; 상기 제4 반송파를 상기 오디오 신호와 비교한 결과인 제4 변조 신호의 논리 상태에 따라 상기 제2 증폭 변조 신호 또는 상기 제2 전원 전압을 출력하는 제2 출력부; 및 상기 제1 출력부의 출력 값 및 상기 제2 출력부의 출력 값을 합성하여 출력하는 최종 출력부를 포함한다.
바람직하게는, 본 발명의 일실시예에 따른 오디오 신호 증폭 장치는 상기 오디오 신호의 최대 전압 크기가 임계치 이하인지 여부를 체크하고, 상기 오디오 신호의 최대 전압 크기가 임계치 이하인 경우에 상기 증폭 변조 신호 생성부가 상기 제1 증폭 변조 신호 및 상기 제2 증폭 변조 신호 대신에 0V에 근접한 전압 크기를 가지는 2개의 전압을 출력하도록 제어하는 전압 제어부를 더 포함한다.
바람직하게는, 상기 제1 증폭 변조 신호 및 상기 제2 증폭 변조 신호 각각은 시간 도메인 상에서 제1 논리 상태를 가지는 제1 전압 구간과 제2 논리 상태를 가지는 제2 전압 구간을 가지고, 상기 증폭 변조 신호 생성부는 상기 제1 증폭 변조 신호에서의 상기 제1 전압 구간 중 일부분이 상기 제2 증폭 변조 신호에서의 상기 제1 전압 구간의 일부분과 겹쳐지도록 상기 제1 증폭 변조 신호 및 상기 제2 증폭 변조 신호를 생성한다.
바람직하게는, 상기 반송파 생성부는 상기 제1 반송파를 생성하고, 상기 제1 반송파의 위상으로부터 각각 소정의 위상만큼 위상이 전이된 상기 제2 반송파 내지 상기 제4 반송파를 생성하고, 상기 제1 반송파 내지 제4 반송파 각각의 위상은 모두 상이하다.
바람직하게는, 상기 제1 반송파의 위상과 제2 반송파의 위상의 차이는 180도이고, 상기 제3 반송파의 위상과 상기 제4 반송파의 위상의 차이는 180도이다.
바람직하게는, 상기 제1 변조 신호 내지 제4 변조 신호는 펄스폭 변조 신호(Pulse Width Modulation:PWM)이다.
바람직하게는, 상기 제1 전원 전압과 상기 제2 전원 전압은 상호간에 상이한 부호를 가지고 동일한 전압 크기를 가진다.
바람직하게는, 본 발명의 일실시예에 따른 오디오 신호 증폭 장치는 상기 제1 출력부의 출력 값 및 상기 제2 출력부의 출력 값에 대하여 디모듈레이션(Demodulation) 동작을 수행하는 디모듈레이션 필터를 더 포함하고, 상기 최종 출력부는 상기 디모듈레이션 동작이 수행된 상기 제1 출력부의 출력 값 및 상기 제2 출력부의 출력 값을 합성하여 출력한다.
바람직하게는, 상기 최종 출력부는 상기 제2 출력 단계의 출력 값에 음의 부호를 곱한 후, 상기 제1 출력 단계의 출력 값과 상기 음의 부호가 곱해진 상기 제2 출력 단계의 출력 값을 합성하여 출력한다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 오디오 신호 증폭 방법은 오디오 신호를 수신하는 단계; 서로 위상이 상이한 제1 반송파 내지 제4 반송파를 생성하는 단계; 상기 제1 반송파 및 제2 반송파 각각을 상기 오디오 신호와 비교한 결과인 제1 변조 신호 및 제2 변조 신호를 제1 전원 전압의 크기에 기초하여 증폭하여 제1 증폭 변조 신호 및 제2 증폭 변조 신호를 생성하는 단계; 상기 제3 반송파를 상기 오디오 신호와 비교한 결과인 제3 변조 신호의 논리 상태에 따라 상기 제1 증폭 변조 신호 또는 제2 전원 전압을 출력하는 제1 출력 단계; 상기 제4 반송파를 상기 오디오 신호와 비교한 결과인 제4 변조 신호의 논리 상태에 따라 상기 제2 증폭 변조 신호 또는 상기 제2 전원 전압을 출력하는 제2 출력 단계; 및 상기 제1 출력 단계의 출력 값 및 상기 제2 출력 단계의 출력 값을 합성하여 출력하는 최종 출력 단계를 포함한다.
또한, 본 발명의 일실시예는 상기 목적을 달성하기 위하여 오디오 신호를 수신하는 단계; 서로 위상이 상이한 제1 반송파 내지 제4 반송파를 생성하는 단계; 상기 제1 반송파 및 제2 반송파 각각을 상기 오디오 신호와 비교한 결과인 제1 변조 신호 및 제2 변조 신호를 제1 전원 전압의 크기에 기초하여 증폭하여 제1 증폭 변조 신호 및 제2 증폭 변조 신호를 생성하는 단계; 상기 제3 반송파를 상기 오디오 신호와 비교한 결과인 제3 변조 신호의 논리 상태에 따라 상기 제1 증폭 변조 신호 또는 제2 전원 전압을 출력하는 제1 출력 단계; 상기 제4 반송파를 상기 오디오 신호와 비교한 결과인 제4 변조 신호의 논리 상태에 따라 상기 제2 증폭 변조 신호 또는 상기 제2 전원 전압을 출력하는 제2 출력 단계; 및 상기 제1 출력 단계의 출력 값 및 상기 제2 출력 단계의 출력 값을 합성하여 출력하는 최종 출력 단계를 포함하는 오디오 신호 증폭 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록 매체를 제공한다.
도 1은 본 발명의 일실시예에 따른 오디오 신호 증폭 장치를 설명하기 위하여 도시한 도면이다.
도 2는 본 발명의 다른 실시예에 따른 오디오 신호 증폭 장치를 설명하기 위하여 도시한 도면이다.
도 3은 본 발명의 또 다른 실시예에 따른 오디오 신호 증폭 장치를 설명하기 위하여 도시한 도면이다.
도 4a는 종래의 오디오 신호 증폭 장치에서 디모듈레이션 필터들에 입력되는 신호들의 전압 크기를 설명하기 위하여 도시한 도면이다.
도 4b는 본 발명의 일 실시예에 따른 오디오 신호 증폭 장치에서 디모듈레이션 필터들에 입력되는 신호들의 전압 크기를 설명하기 위하여 도시한 도면이다.
도 5는 본 발명의 일실시예에 따른 오디오 신호 증폭 방법을 설명하기 위하여 도시한 도면이다.
이하에서는 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예에 대하여 설명한다.
도 1은 본 발명의 일실시예에 따른 오디오 신호 증폭 장치를 설명하기 위하여 도시한 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 오디오 신호 증폭 장치는 수신부(110), 반송파 생성부(120), 증폭 변조 신호 생성부(130), 제1 출력부(142), 제2 출력부(152) 및 최종 출력부(150)를 포함한다.
수신부(110)는 오디오 신호(A0)를 수신한다.
반송파 생성부(120)는 서로 위상이 상이한 제1 반송파 내지 제4 반송파(C1, C2, C3, C4)를 생성한다.
예컨대, 반송파 생성부(120)는 제1 반송파(C1)를 생성하고, 그 제1 반송파의 위상으로부터 각각 180도, 90도, 270도만큼 위상을 전이시켜 제2 반송파(C2), 제3 반송파(C3) 및 제4 반송파(C4)를 생성할 수 있다.
증폭 변조 신호 생성부(130)는 제1 반송파(C1) 및 제2 반송파(C2) 각각을 오디오 신호(A0)와 비교한 결과인 제1 변조 신호(M1) 및 제2 변조 신호(M2)를 제1 전원 전압(P1)의 크기에 기초하여 증폭하여 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2)를 생성한다.
예컨대, 증폭 변조 신호 생성부(130)는 제1 변조 신호(M1)를 생성할 때, 시간 도메인 상에서 제1 반송파(C1)의 전압 크기가 오디오 신호(A0)의 전압 크기 이하인 시간 구간 동안에는 로우 레벨 상태를 가지고 제1 반송파(C1)의 전압 크기가 오디오 신호(A0)의 전압 크기를 초과하는 시간 구간 동안에는 하이 레벨 상태를 가지도록 제1 변조 신호(M1)를 생성할 수 있다. 이때, 제1 변조 신호(M1)가 로우 레벨 상태를 가진다는 것은 제1 변조 신호(M1)가 가지는 전압의 크기가 소정의 임계치 미만이라는 것을 말하고, 제1 변조 신호(M1)가 하이 레벨 상태를 가진다는 것은 제1 변조 신호(M1)의 전압 크기가 소정의 임계치 이상이라는 것을 말한다.
이와 같이, 제1 변조 신호(M1)가 생성되면, 그 제1 변조 신호(M1)의 전압 크기를 제1 전원 전압(P1)의 크기만큼 증폭하여 제1 증폭 변조 신호(MA1)를 생성한다. 제2 증폭 변조 신호(MA2)는 전술한 제1 증폭 변조 신호(MA1)가 생성된 방법에 대응되는 방법으로 생성된다. 이때, 시간 도메인상에서 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2) 각각이 제1 전원 전압(P1)의 전압 크기를 가지는 시간 구간을 제1 전압 구간이라고 명명하고, 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2) 각각이 0V의 전압 크기를 가지는 시간 구간을 제2 전압 구간이라고 명명하면, 제1 증폭 변조 신호(MA1)의 제1 전압 구간 중 일부분이 제2 증폭 변조 신호(MA2)의 제1 전압 구간의 일부분과 겹쳐지도록 제1 증폭 변조 신호(MA1)와 제2 증폭 변조 신호(MA2)가 생성된다.
예컨대, 제1 증폭 변조 신호(MA1)의 첫 번째 제1 전압 구간이 0ms부터 100ms까지 일 때, 제2 증폭 변조 신호(MA2)의 첫 번째 제1 전압 구간은 50ms부터 100ms이 될 수 있다. 만약에, 0ms부터 50ms까지의 시간 구간에서 제1 증폭 변조 신호(MA1)와 제2 증폭 변조 신호(MA2)가 합성된다면, 그 합성된 신호의 전압의 크기는 제1 전원 전압(P1)의 크기를 가질 것이지만, 50ms부터 100ms까지의 시간 구간에서 제1 증폭 변조 신호(MA1)와 제2 증폭 변조 신호(MA2)가 합성된다면, 그 합성된 신호의 전압의 크기는 제1 전원 전압(P1)의 2배가 되는 전압 크기를 가지게 될 것이다. 다만, 본 실시예에서는 제1 증폭 변조 신호(MA1)와 제2 증폭 변조 신호(MA2)는 상호간에 합성되지 않고, 각각 제1 출력부(142)와 제2 출력부(144)로 출력된다.
이와 같이 제1 증폭 변조 신호(MA1)의 제1 전압 구간 중 일부분이 제2 증폭 변조 신호(MA2)의 제1 전압 구간의 일부분과 겹쳐지도록 제1 증폭 변조 신호(MA1)와 제2 증폭 변조 신호(MA2)가 생성될 수 있는 이유는, 제1 변조 신호(M1)를 생성할 때 이용되는 제1 반송파(C1)의 위상과 제2 변조 신호(M2)를 생성할 때 이용되는 제2 반송파(C2)의 위상이 상이하게 결정되었기 때문이다.
한편, 다른 실시예에서는 오디오 신호(A0)의 최대 전압 크기가 임계치 이하인지 여부를 체크하고, 그 오디오 신호의 최대 전압 크기가 임계치 이하인 경우에 는 증폭 변조 신호 생성부(130)가 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2)를 생성하는 대신에 0V에 근접한 전압 크기를 가지는 2개의 전압을 출력할 수도 있다. 이에 대해서는 도 3을 참조하여 후술한다.
바람직하게는, 본 발명의 일실시예에 따른 오디오 신호 증폭 장치는 오디오 신호(A0)의 최대 전압 크기가 임계치 이하인지 여부를 체크하고, 그 오디오 신호의 최대 전압 크기가 임계치 이하인 경우에 증폭 변조 신호 생성부(130)가 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2)의 대신에 0V에 근접한 전압 크기를 가지는 2개의 전압을 출력하도록 제어하는 전압 제어부(미도시)를 더 포함할 수 있다.
제1 출력부(142)는 제3 반송파(C3)를 오디오 신호(A0)와 비교한 결과인 제3 변조 신호(M3)의 논리 상태에 따라 제1 증폭 변조 신호(MA1) 또는 제2 전원 전압(P2)을 출력함으로써, 제3 증폭 변조 신호(MA3)를 출력한다.
예컨대, 제3 변조 신호(M3)의 논리 상태가 로우 레벨 상태인 경우에는 제1 증폭 변조 신호(MA1)를 출력하고, 제3 변조 신호(M3)의 논리 상태가 하이 레벨 상태인 경우에는 제2 전원 전압(P2)을 출력할 수 있다. 보다 구체적으로는, 제3 변조 신호(M3)의 논리 상태가 로우 레벨 상태인 경우에는 제1 출력부(142)가 제1 증폭 변조 신호(MA1)를 출력하므로 제3 증폭 변조 신호(MA3)는 제1 전원 전압(P1) 또는 0V의 전압 크기를 가질 것이고, 제3 변조 신호(M3)의 논리 상태가 하이 레벨 상태인 경우에는 제1 출력부(142)가 제2 전원 전압(P2)을 출력하므로 제3 증폭 변조 신호(MA3)는 제2 전원 전압(P2)의 전압 크기를 가지게 될 것이다.
정리하면, 제3 증폭 변조 신호(MA3)는 제3 변조 신호(M3)의 논리 상태에 따라서 0V , 제1 전원 전압(P1), 또는 제2 전원 전압(P2)의 전압 크기를 가질 것이다. 이때, 제2 전원 전압(P2)은 제1 전원 전압(P1)과 상이한 부호를 가지고 동일한 전압 크기를 가질 수 있다.
한편, 본 발명의 일실시예는 이에 한정되지 않고, 제3 변조 신호(M3)의 논리 상태가 하이 레벨 상태인 경우에는 제1 증폭 변조 신호(MA1)를 출력하고, 제3 변조 신호(M3)의 논리 상태가 로우 레벨 상태인 경우에는 제2 전원 전압(P2)을 출력할 수도 있다.
제2 출력부(144)는 제4 반송파(C4)를 오디오 신호(A0)와 비교한 결과인 제4 변조 신호(M4)의 논리 상태에 따라 제2 증폭 변조 신호(MA2) 또는 제2 전원 전압(P2)을 출력함으로써, 제4 증폭 변조 신호(MA4)를 출력한다.
예컨대, 제4 변조 신호(M4)의 논리 상태가 로우 레벨 상태인 경우에는 제2 증폭 변조 신호(MA2)를 출력하고, 제4 변조 신호(M4)의 논리 상태가 하이 레벨 상태인 경우에는 제2 전원 전압(P2)을 출력할 수 있다. 즉, 제4 증폭 변조 신호(MA4)는 제4 변조 신호(M4)의 논리 상태에 따라서 0V, 제1 전원 전압(P1) 또는 제2 전원 전압(P2)의 전압 크기를 가질 것이다.
한편, 본 발명의 일실시예는 이에 한정되지 않고, 제4 변조 신호(M4)의 논리 상태가 하이 레벨 상태인 경우에는 제2 증폭 변조 신호(MA2)를 출력하고, 제4 변조 신호(M4)의 논리 상태가 로우 레벨 상태인 경우에는 제2 전원 전압(P2)을 출력할 수도 있다. 본 발명의 일실시예에서는, 제1 변조 신호 내지 제4 변조 신호(M1 내지 M4)와 제1 증폭 변조 신호 내지 제4 증폭 변조 신호(MA1 내지 MA4)는 펄스폭 변조 신호(Pulse Width Modulation:PWM) 일 수 있다.
최종 출력부(150)는 제1 출력부(142)의 출력 값(MA1 또는 P2)과 제2 출력부(144)의 출력 값(MA2 또는 P2), 즉 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)를 합성하여 최종 출력 신호(F0)를 출력한다.
이때, 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)는 각각 0V, 제1 전원 전압(P1), 또는 제2 전원 전압(P2)의 전압 크기를 가지므로, 최종 출력부(150)가 출력하는 최종 출력 신호(F0)는 0V, 제1 전원 전압(P1), 제2 전원 전압(P2), 제1 전원 전압(P1)의 2배 크기의 전압 또는 제2 전원 전압(P2)의 2배 크기의 전압을 가질 수 있다. 또한, 최종 출력 신호(F0)는 오디오 신호 증폭 장치에 입력된 오디오 신호(A0)의 형태와 매우 유사한 형태를 가지게 된다. 즉, 최종 출력 신호(F0)는 수신부(110)를 통하여 수신되는 오디오 신호(A0)가 증폭된 신호가 된다.
다른 실시예에서는 최종 출력부(150)는 제3 증폭 변조 신호(MA3)를 최종 출력부(150)의 양(+)의 입력부를 통하여 입력받고, 제4 증폭 변조 신호(MA4)를 최종 출력부(150)의 음(-)의 입력부에 입력받을 수 있다. 이에 따라, 최종 출력부(150)는 제4 증폭 변조 신호(MA4)에 음의 부호를 곱하고, 그 음의 부호가 곱해진 제4 증폭 변조 신호(MA4)와 제3 증폭 변조 신호(MA3)를 합성하여 최종 출력 신호를 출력한다.
한편, 동일한 전압 크기로 증폭된 최종 출력 신호(F0)를 출력하려고 할 때, 본원 발명의 일실시예에 따른 오디오 신호 증폭 장치에 공급하는 제1 전원 전압(P1)과 제2 전원 전압(P2)의 크기는 종래의 오디오 신호 증폭 장치에 공급하는 제1 전원 전압(P1)과 제2 전원 전압(P2)에 비하여 1/2로 줄어들게 되는 효과가 있다. 이는, 종래의 오디오 신호 증폭 장치는 제1 전원 전압(P1)과 제2 전원 전압(P1)을 공급받았을 때, 제1 전원 전압(P1) 또는 제2 전원 전압(P2)만큼 증폭된 최종 출력 신호(F0)를 출력하였지만, 본원 발명의 일실시예에 따른 오디오 신호 증폭 장치는 제1 전원 전압(P1)과 제2 전원 전압(P1)을 공급받았을 때, 제1 전원 전압(P1)의 2배 크기의 전압 또는 제2 전원 전압(P2)의 2배 크기의 전압만큼 증폭된 최종 출력 신호(F0)를 출력할 수 있기 때문이다.
도 2는 본 발명의 다른 실시예에 따른 오디오 신호 증폭 장치를 설명하기 위하여 도시한 도면이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 오디오 신호 증폭 장치는 제1 위상 전이기 내지 제3 위상 전이기(212, 214, 216), 증폭 변조 신호 생성부(220), 제1 출력부와 제2 출력부(232, 234), 제1 디모듈레이션 필터와 제2 디모듈레이션 필터(242, 242), 및 최종 출력부(250)를 포함한다. 도 2의 실시예에서는 도 1의 수신부(110) 및 반송파 생성부(120)에 대응되는 유닛들은 생략하였다. 하지만, 도 2의 실시예에 따른 오디오 신호 증폭 장치는 도 1의 수신부(110) 및 반송파 생성부(120)에 대응되는 유닛들을 더 포함할 수도 있다.
제1 위상 전이기(212)는 제1 반송파(C1)가 수신되면, 제1 반송파(C1)의 위상을 180도 전이시켜 제2 반송파(C2)를 생성한다.
제2 위상 전이기(214)는 제1 반송파(C1)가 수신되면, 제1 반송파(C1)의 위상을 90도 전이시켜 제3 반송파(C3)를 생성한다.
제3 위상 전이기(216)는 제3 반송파(C3)가 수신되면, 제3 반송파(C3)의 위상을 180도 전이시켜 제4 반송파(C4)를 생성한다.
다른 실시예에서는 제1 위상 전이기 내지 제3 위상 전이기(212, 214, 216)를 모두 포함하는 하나의 유닛이 제1 반송파(C1)를 생성하고, 제1 위상 전이기 내지 제3 위상 전이기(212, 214, 216)를 이용하여 제2 반송파 내지 제4 반송파(C2 내지 C4)를 생성할 수도 있다. 한편, 제1 반송파 내지 제4 반송파(C1 내지 C4)의 위상은 전술한 예에 한정되지 않는다.
증폭 변조 신호 생성부(220)는 제1 반송파(C1) 및 제2 반송파(C2) 각각을 오디오 신호(A0)와 비교한 결과인 제1 변조 신호(M1) 및 제2 변조 신호(M2)를 제1 전원 전압(+1/2 PVDD)의 크기에 기초하여 증폭하여 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2)를 생성한다.
보다 구체적으로는, 제1 비교기(222a)는 제1 반송파(C1)와 오디오 신호(A0)를 비교하여 제1 변조 신호(M1)를 생성하고, 제1 출력 버퍼(224a)는 제1 변조 신호(M1)를 제1 PMOS 트랜지스터(226a)와 제1 NMOS 트랜지스터(228a)에게 출력한다.
이에 따라, 제1 PMOS 트랜지스터(226a)는 제1 변조 신호(M1)가 로우 레벨 상태를 가질 때 턴온되어 제1 전원 전압인 +1/2PVDD를 출력하고, 제1 NMOS 트랜지스터(228a)는 제1 변조 신호(M1)가 하이 레벨 상태를 가질 때 턴온되어 GND를 출력함으로써, 제1 중간 출력단(Vout_a)을 통하여 제1 증폭 변조 신호(MA1)를 출력한다. 이와 같이 출력되는 제1 증폭 변조 신호(MA1)는 제1 출력부(232)에 공급된다.
제2 비교기(222b)는 제2 반송파(C1)와 오디오 신호(A0)를 비교하여 제2 변조 신호(M2)를 생성하고, 제2 출력 버퍼(224b)는 제2 변조 신호(M2)를 제2 PMOS 트랜지스터(226b)와 제2 NMOS 트랜지스터(228b)에게 출력한다.
이에 따라, 제2 PMOS 트랜지스터(226b)는 제2 변조 신호(M2)가 로우 레벨 상태를 가질 때 턴온되어 제1 전원 전압인 +1/2PVDD를 출력하고, 제2 NMOS 트랜지스터(228b)는 제2 변조 신호(M2)가 하이 레벨 상태를 가질 때 턴온되어 GND를 출력함으로써, 제2 중간 출력단(Vout_b)을 통하여 제2 증폭 변조 신호(MA2)를 출력한다. 이와 같이 출력되는 제2 증폭 변조 신호(MA2)는 제2 출력부(234)에 공급된다.
제1 출력부(232)는 제3 반송파(C3)를 오디오 신호(A0)와 비교한 결과인 제3 변조 신호(M3)의 논리 상태에 따라 제1 증폭 변조 신호(MA1) 또는 제2 전원 전압(P2)을 출력함으로써, 제3 증폭 변조 신호(MA3)를 출력한다.
보다 구체적으로는, 제3 비교기(232a)는 제3 반송파(C3)와 오디오 신호(A0)를 비교하여 제3 변조 신호(M3)를 생성하고, 제3 출력 버퍼(232b)는 제3 변조 신호(M3)를 제3 PMOS 트랜지스터(232c)와 제3 NMOS 트랜지스터(232d)에게 출력한다.
이에 따라, 제3 PMOS 트랜지스터(232c)는 제3 변조 신호(M3)가 로우 레벨 상태를 가질 때 턴온되어 증폭 변조 신호 생성부(220)의 제1 중간 출력단(Vout_a)을 통하여 제1 출력부(232)에 입력되는 제1 증폭 변조 신호(MA1)를 출력하고, 제3 NMOS 트랜지스터(232d)는 제3 변조 신호(M3)가 하이 레벨 상태를 가질 때 턴온되어 제2 전원 전압인-1/2 PVDD를 출력함으로써, 제3 중간 출력단(Vout_c)을 통하여 제3 증폭 변조 신호(MA3)를 출력한다.
결과적으로, 제1 출력부(232)가 출력하는 제3 증폭 변조 신호(MA3)는 제3 변조 신호(M3)의 논리 상태에 따라 0V, +1/2 PVDD 또는 -1/2 PVDD의 전압 크기를 가질 것이다.
제2 출력부(144)는 제4 반송파(C4)를 오디오 신호(A0)와 비교한 결과인 제4 변조 신호(M4)의 논리 상태에 따라 제2 증폭 변조 신호(MA2) 또는 제2 전원 전압(P2)을 출력함으로써, 제4 증폭 변조 신호(MA4)를 출력한다.
보다 구체적으로는, 제4 비교기(234a)는 제4 반송파(C4)와 오디오 신호(A0)를 비교하여 제4 변조 신호(M4)를 생성하고, 제4 출력 버퍼(234b)는 제4 변조 신호(M4)를 제4 PMOS 트랜지스터(234c)와 제4 NMOS 트랜지스터(234d)에게 출력한다.
이에 따라, 제4 PMOS 트랜지스터(234c)는 제4 변조 신호(M4)가 로우 레벨 상태를 가질 때 턴온되어 증폭 변조 신호 생성부(220)의 제2 중간 출력단(Vout_b)을 통하여 제2 출력부(234)에 입력되는 제2 증폭 변조 신호(MA2)를 출력하고, 제4 NMOS 트랜지스터(234d)는 제4 변조 신호(M4)가 하이 레벨 상태를 가질 때 턴온되어 제2 전원 전압인-1/2 PVDD를 출력함으로써, 제4 중간 출력단(Vout_d)을 통하여 제4 증폭 변조 신호(MA4)를 출력한다.
결과적으로, 제2 출력부(234)가 출력하는 제4 증폭 변조 신호(MA4)는 제4 변조 신호(M4)의 논리 상태에 따라 0V, +1/2 PVDD 또는 -1/2 PVDD의 전압 크기를 가질 것이다.
제1 디모듈레이션 필터(242)는 제3 증폭 변조 신호(MA3)로부터 반송파 성분을 제거하는 디모듈레이션(Demodulation) 동작을 수행한다.
제2 디모듈레이션 필터(244)는 제4 증폭 변조 신호(MA4)로부터 반송파 성분을 제거하는 디모듈레이션(Demodulation) 동작을 수행한다.
이때, 제1 디모듈레이션 필터(242) 및 제2 디모듈레이션 필터(244)는 인덕터와 커패시터를 이용하여 구성되는데, 제1 디모듈레이션 필터(242) 및 제2 디모듈레이션 필터(244)에 입력되는 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)의 전압 및 전류가 작을수록 제1 디모듈레이션 필터(242) 및 제2 디모듈레이션 필터(244)에서의 인덕터의 크기가 작아진다.
본 발명의 일실시예에 따른 오디오 신호 증폭 장치에서 디모듈레이션 필터들(242, 244)에 입력되는 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)의 전압 및 전류의 크기는 종래의 클래스 D 모듈레이션 방식에 의한 오디오 신호 증폭 장치에서 디모듈레이션 필터들에 입력되는 신호들의 전압 및 전류의 크기보다 작기 때문에, 종래 기술에 비하여 제1 디모듈레이션 필터(242) 및 제2 디모듈레이션 필터(244)의 크기를 작게 할 수 있게 되는 장점이 있다. 또한, 디모듈레이션 필터들(242, 244)에 입력되는 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)의 전압 및 전류의 크기가 작아지면, 본 발명의 일실시예에 따른 오디오 신호 증폭 장치에서 소모되는 전력 소모도 종래 기술에 비하여 줄어드는 효과가 있다.
종래의 클래스 D 모듈레이션 방식에 의한 오디오 신호 증폭 장치에서 디모듈레이션 필터들에 입력되는 신호들과 본 발명의 일실시예에 따른 오디오 신호 증폭 장치에서 디모듈레이션 필터들(242, 244)에 입력되는 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)의 차이에 대해서는 도 4a 및 4b를 참조하여 후술한다.
최종 출력부(250)는 제1 디모듈레이션 필터(242) 및 제2 디모듈레이션 필터(244)에 의하여 디모듈레이션 동작이 수행된 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)를 합성하여 최종 출력 신호(F0)를 출력한다.
도 2에 도시된 것과 같이, 최종 출력 신호(F0)는 오디오 신호 증폭 장치에 입력된 오디오 신호(A0)를 증폭하여 출력한 신호이기 때문에, 오디오 신호(A0)의 형태와 동일하게 정현파의 형태를 가지게 된다.
한편, 전술한바와 같이 최종 출력부(250)는 제3 증폭 변조 신호(MA3)를 최종 출력부(250)의 양(+)의 입력부를 통하여 입력받고, 제4 증폭 변조 신호(MA4)를 최종 출력부(250)의 음(-)의 입력부에 입력받을 수도 있다.
도 3은 본 발명의 또 다른 실시예에 따른 오디오 신호 증폭 장치를 설명하기 위하여 도시한 도면이다.
도 3은 도 2의 오디오 신호 증폭 장치와 동일하게 제1 위상 전이기 내지 제3 위상 전이기(212, 214, 216), 증폭 변조 신호 생성부(220), 제1 출력부와 제2 출력부(232, 234), 제1 디모듈레이션 필터와 제2 디모듈레이션 필터(242, 242), 및 최종 출력부(250)를 포함한다.
다만, 도 3의 오디오 신호 증폭 장치에서는 입력되는 오디오 신호(A0)의 최대 전압 크기가 도 2의 오디오 신호보다 훨씬 작은 값을 가지고, 이에 따라 증폭 변조 신호 생성부(220)에서는 제1 중간 출력단(Vout_a) 및 제2 중간 출력단(Vout_b)을 통하여 GND를 출력한다는 차이점이 있다.
증폭 변조 신호 생성부(220)의 동작을 보다 구체적으로 설명하면 다음과 같다.
입력되는 오디오 신호(A0)의 최대 전압의 크기가 임계치 이하이면, 제1 비교기(222a)는 하이 레벨 상태를 가지는 신호를 출력하고, 제1 출력 버퍼(224a)는 그 하이 레벨 상태를 가지는 신호를 제1 PMOS 트랜지스터(226a)와 제1 NMOS 트랜지스터(228a)에게 출력한다.
이에 따라, 제1 PMOS 트랜지스터(226a)는 턴 오프되고, 제1 NMOS 트랜지스터(228a)는 턴온되어 GND를 출력함으로써, 제1 중간 출력단(Vout_a)을 통하여 GND를 출력한다.
또한, 입력되는 오디오 신호(A0)의 최대 전압의 크기가 임계치 이하이면, 제2 비교기(222b)는 하이 레벨 상태를 가지는 신호를 출력하고, 제2 출력 버퍼(224b)는 그 하이 레벨 상태를 가지는 신호를 제2 PMOS 트랜지스터(226b)와 제2 NMOS 트랜지스터(228b)에게 출력한다.
이에 따라, 제2 PMOS 트랜지스터(226b)는 턴 오프되고, 제2 NMOS 트랜지스터(228b)는 턴온되어 GND를 출력함으로써, 제2 중간 출력단(Vout_b)을 통하여 GND를 출력한다.
제1 출력부(232)는 제3 반송파(C3)를 오디오 신호(A0)와 비교한 결과인 제3 변조 신호(M3)의 논리 상태에 따라 GND 또는 제2 전원 전압(P2)을 출력함으로써, 제3 증폭 변조 신호(MA3)를 출력한다.
이에 따라, 제1 출력부(232)가 출력하는 제3 증폭 변조 신호(MA3)는 제3 변조 신호(M3)의 논리 상태에 따라 0V 또는 -1/2 PVDD의 전압 크기를 가질 것이다.
제2 출력부(234)는 제4 반송파(C4)를 오디오 신호(A0)와 비교한 결과인 제4 변조 신호(M4)의 논리 상태에 따라 GND 또는 제2 전원 전압(P2)을 출력함으로써, 제4 증폭 변조 신호(MA4)를 출력한다.
이에 따라, 제2 출력부(234)가 출력하는 제4 증폭 변조 신호(MA4)는 제4 변조 신호(M4)의 논리 상태에 따라 0V 또는 -1/2 PVDD의 전압 크기를 가질 것이다.
최종 출력부(250)는 제1 디모듈레이션 필터(242) 및 제2 디모듈레이션 필터(244)에 의하여 디모듈레이션 동작이 수행된 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)를 합성하여 최종 출력 신호(F0)를 출력한다.
이와 같이, 도 4b의 실시예는 오디오 신호 증폭 장치에 입력되는 오디오 신호(A0)의 전압 크기가 임계치 이하인 경우에 최종 출력부(250)에서 출력되는 최종 출력 신호(F0)가 도 4a에서와 같이 -PVDD 내지 +PVDD의 전압 크기를 가지도록 많이 스위칭하는 것이 아니라, -1/2 PVDD 내지 +1/2 PVDD의 전압 크기를 가지도록 적게 스위칭하게함으로써, 입력되는 오디오 신호(A0)의 전압 크기가 작을 경우에는 그 오디오 신호(A0)에 대한 스위칭 전압폭을 낮춤으로써, 오디오 신호 증폭 장치의 전력 소모를 줄이는 효과가 있다.
상기 설명을 제외하고는 도 3에 도시된 유닛들은 도 2에 도시된 유닛들과 동일한 동작을 수행하므로, 상세한 설명은 생략한다.
이하에서는 도 4a 및 도 4b를 참조하여, 종래의 오디오 신호 증폭 장치에서 디모듈레이션 필터들에 입력되는 신호들의 전압 크기와 본원 발명의 일실시예에 따른 오디오 신호 증폭 장치에서 디모듈레이션 필터들에 입력되는 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)의 차이에 대하여 설명한다.
도 4a는 종래의 오디오 신호 증폭 장치에서 디모듈레이션 필터들에 입력되는 신호들의 전압 크기를 설명하기 위하여 도시한 도면이다.
도 4a에는 종래의 오디오 신호 증폭 장치에서 2개의 디모듈레이션 필터들 각각에 입력되는 두 개의 신호를 합성하였을 때 생성되는 제1 합성 신호(410a)의 스위칭 전압 크기가 시간 도메인 상에 도시되어 있다. 도 4a를 참조하면, 제1 합성 신호(410a)의 스위칭 전압은 100ms까지는 -10V ~ 0V의 전압 크기를 가지고, 100ms에서 150ms까지는 0V ~ +10V의 전압 크기를 가지고, 150ms에서 200ms까지는 -10V ~ 0V의 전압 크기를 가지고, 200ms에서 250ms까지는 0V ~ +10V의 전압 크기를 가진다.
도 4a의 제1 합성 신호(410a)에 겹쳐져서 실선으로 표시된 제1 정현파 신호(420a)는 그 제1 합성 신호(410a)로부터 반송파 성분을 제거하였을 때의 신호를 나타내는 것이다. 즉, 제1 정현파 신호(420b)는 제1 합성 신호(410a)에서 반송파 성분을 제거함으로써 얻어진 최종 출력 신호이다.
도 4b는 본 발명의 일 실시예에 따른 오디오 신호 증폭 장치에서 디모듈레이션 필터들에 입력되는 신호들의 전압 크기를 설명하기 위하여 도시한 도면이다.
도 4b에는 본 발명의 일 실시예에 따른 오디오 신호 증폭 장치에서 2개의 디모듈레이션 필터들 각각에 입력되는 제3 증폭 변조 신호(MA3)와 제4 증폭 변조 신호(MA4)를 합성하였을 때 생성되는 제2 합성 신호(410b)의 스위칭 전압 크기가 도시되어 있다. 도 4b를 참조하면, 제2 합성 신호(410b)의 스위칭 전압은 80ms까지는 대부분 -10V ~ -5V의 전압 크기를 가지고, 90ms에서 100ms까지는 대부분 -5V ~ 0V의 전압 크기를 가지고, 100ms에서 110ms까지는 대부분 0V ~ +5V의 전압 크기를 가지고, 110ms에서 140ms까지는 대부분 +5V ~ +10V의 전압 크기를 가지고, 140ms에서 150ms까지는 대부분 0V ~ +5V의 전압 크기를 가지고, 150ms에서 160ms까지는 대부분 0V ~ -5V의 전압 크기를 가지고, 160ms에서 190ms까지는 대부분 -5V ~ -10V의 전압 크기를 가지고, 190ms에서 200ms까지는 대부분 -5V ~ 0V의 전압 크기를 가지고, 200ms에서 210ms까지는 대부분 0V ~ +5V의 전압 크기를 가지고, 210ms에서 240ms까지는 대부분 +5V ~ +10V의 전압 크기를 가지고, 240ms에서 250ms까지는 댑대부분 0V ~ +5V의 전압 크기를 가진다.
도 4b의 제2 합성 신호(410b)에 겹쳐져서 실선으로 표시된 제2 정현파 신호(420b)는 그 제2 합성 신호(410b)로부터 반송파 성분을 제거하였을 때의 신호를 나타내는 것이다. 즉, 제2 정현파 신호(420b)는 제2 합성 신호(410b)에서 반송파 성분을 제거함으로써 얻어진 최종 출력 신호이다.
도 4a와 도 4b 각각의 최종 출력 신호들을 비교하면, 둘 다 -10V 내지 10V의 전압 크기를 가지는 정현파 신호들이라는 점에서 동일하다.
하지만, 도 4a의 제1 합성 신호(410a)는 모든 시간 구간 동안 -10V 또는 +10V의 전압 크기를 가지는 반면, 도 4b의 제2 합성 신호(410b)는 -10V 또는 +10V의 전압 크기를 가지는 시간 구간도 가지고 있지만, -5V 또는 +5V의 전압 크기를 가지는 시간 구간도 가지고 있기 때문에, 도 4b의 제2 합성 신호(410b)의 최대 전압 크기는 제1 합성 신호(410a)의 최대 전압 크기와 같지만, 제2 합성 신호(410b)의 평균 전압 크기 및 평균 전류의 크기는 도 4a의 제1 합성 신호(410a)의 평균 전압 크기 및 평균 전류의 크기보다 작다.
따라서, 본원 발명의 일실시예에 따른 오디오 증폭 장치에서의 디모듈레이션 필터들의 크기는 종래에 비하여 작아지게 된다.
도 5는 본 발명의 일실시예에 따른 오디오 신호 증폭 방법을 설명하기 위하여 도시한 도면이다.
단계 510에서는, 오디오 신호(A0)를 수신한다.
단계 520에서는, 서로 위상이 상이한 제1 반송파 내지 제4 반송파(C1 내지 C4)를 생성한다.
단계 530에서는, 제1 반송파(C1) 및 제2 반송파(C2) 각각을 오디오 신호(A0)와 비교한 결과인 제1 변조 신호(M1) 및 제2 변조 신호(M2)를 제1 전원 전압(P1)의 크기에 기초하여 증폭하여 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2)를 생성한다.
다만, 다른 실시예에서는 단계 530에서 오디오 신호(A0)의 최대 전압 크기가 임계치 이하인지 여부를 체크하고, 그 오디오 신호(A0)의 최대 전압 크기가 임계치 이하인 경우에 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2) 대신에 0V에 근접한 전압 크기를 가지는 2개의 전압을 출력하도록 제어하는 과정이 더 수행될 수도 있다.
단계 540에서는, 제3 반송파(C3)를 오디오 신호(A0)와 비교한 결과인 제3 변조 신호(M3)의 논리 상태에 따라 제1 증폭 변조 신호(MA1) 또는 제2 전원 전압(P2)을 출력함으로써, 제3 증폭 변조 신호(MA3)를 출력한다.
만일, 단계 530에서 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2) 대신에 0V에 근접한 전압 크기를 가지는 2개의 전압이 출력되는 경우에는 제3 증폭 변조 신호(MA3)는 0V에 근접한 전압 크기 또는 제2 전원 전압(P2)의 전압 크기를 가질 것이다.
단계 550에서는, 제4 반송파(C4)를 오디오 신호(A0)와 비교한 결과인 제4 변조 신호(M4)의 논리 상태에 따라 제2 증폭 변조 신호(MA2) 또는 제2 전원 전압(P2)을 출력함으로써, 제4 증폭 변조 신호(MA4)를 출력한다.
만일, 단계 530에서 제1 증폭 변조 신호(MA1) 및 제2 증폭 변조 신호(MA2) 대신에 0V에 근접한 전압 크기를 가지는 2개의 전압이 출력되는 경우에는 제4 증폭 변조 신호(MA4)는 0V에 근접한 전압 크기 또는 제2 전원 전압(P2)의 전압 크기를 가질 것이다.
단계 560에서는, 제3 증폭 변조 신호(MA3) 및 제4 증폭 변조 신호(MA4)를 합성하여 출력한다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 함된 것으로 해석되어야 할 것이다.

Claims (21)

  1. 오디오 신호를 수신하는 수신부;
    서로 위상이 상이한 제1 반송파 내지 제4 반송파를 생성하는 반송파 생성부;
    상기 제1 반송파 및 제2 반송파 각각을 상기 오디오 신호와 비교한 결과인 제1 변조 신호 및 제2 변조 신호를 제1 전원 전압의 크기에 기초하여 증폭하여 제1 증폭 변조 신호 및 제2 증폭 변조 신호를 생성하는 증폭 변조 신호 생성부;
    상기 제3 반송파를 상기 오디오 신호와 비교한 결과인 제3 변조 신호의 논리 상태에 따라 상기 제1 증폭 변조 신호 또는 제2 전원 전압을 출력하는 제1 출력부;
    상기 제4 반송파를 상기 오디오 신호와 비교한 결과인 제4 변조 신호의 논리 상태에 따라 상기 제2 증폭 변조 신호 또는 상기 제2 전원 전압을 출력하는 제2 출력부; 및
    상기 제1 출력부의 출력 값 및 상기 제2 출력부의 출력 값을 합성하여 출력하는 최종 출력부를 포함하는 것을 특징으로 하는 오디오 신호 증폭 장치.
  2. 제1항에 있어서,
    상기 오디오 신호의 최대 전압 크기가 임계치 이하인지 여부를 체크하고, 상기 오디오 신호의 최대 전압 크기가 임계치 이하인 경우에 상기 증폭 변조 신호 생성부가 상기 제1 증폭 변조 신호 및 상기 제2 증폭 변조 신호 대신에 0V의 전압 크기를 가지는 2개의 전압을 출력하도록 제어하는 전압 제어부를 더 포함하는 것을 특징으로 하는 오디오 신호 증폭 장치.
  3. 제1항에 있어서,
    상기 제1 증폭 변조 신호 및 상기 제2 증폭 변조 신호 각각은 시간 도메인 상에서 제1 논리 상태를 가지는 제1 전압 구간과 제2 논리 상태를 가지는 제2 전압 구간을 가지고,
    상기 증폭 변조 신호 생성부는 상기 제1 증폭 변조 신호에서의 상기 제1 전압 구간 중 일부분이 상기 제2 증폭 변조 신호에서의 상기 제1 전압 구간의 일부분과 겹쳐지도록 상기 제1 증폭 변조 신호 및 상기 제2 증폭 변조 신호를 생성하는 것을 특징으로 하는 오디오 신호 증폭 장치.
  4. 제1항에 있어서,
    상기 반송파 생성부는
    상기 제1 반송파를 생성하고, 상기 제1 반송파의 위상으로부터 각각 소정의 위상만큼 위상이 전이된 상기 제2 반송파 내지 상기 제4 반송파를 생성하고,
    상기 제1 반송파 내지 제4 반송파 각각의 위상은 모두 상이한 것을 특징으로 하는 오디오 신호 증폭 장치.
  5. 제4항에 있어서,
    상기 제1 반송파의 위상과 제2 반송파의 위상의 차이는 180도이고, 상기 제3 반송파의 위상과 상기 제4 반송파의 위상의 차이는 180도인 것을 특징으로 하는 오디오 신호 증폭 장치.
  6. 제1항에 있어서,
    상기 제1 변조 신호 내지 제4 변조 신호는
    펄스폭 변조 신호(Pulse Width Modulation:PWM)인 것을 특징으로 하는 오디오 신호 증폭 장치.
  7. 제1항에 있어서,
    상기 제1 전원 전압과 상기 제2 전원 전압은 상호간에 상이한 부호를 가지고 동일한 전압 크기를 가지는 것을 특징으로 하는 오디오 신호 증폭 장치.
  8. 제1항에 있어서,
    상기 제1 출력부의 출력 값 및 상기 제2 출력부의 출력 값에 대하여 디모듈레이션(Demodulation) 동작을 수행하는 디모듈레이션 필터를 더 포함하고,
    상기 최종 출력부는 상기 디모듈레이션 동작이 수행된 상기 제1 출력부의 출력 값 및 상기 제2 출력부의 출력 값을 합성하여 출력하는 것을 특징으로 하는 오디오 신호 증폭 장치.
  9. 제1항에 있어서,
    상기 최종 출력부는
    상기 제2 출력부의 출력 값에 음의 부호를 곱한 후, 상기 제1 출력부의 출력 값과 상기 음의 부호가 곱해진 상기 제2 출력부의 출력 값을 합성하여 출력 하는 것을 특징으로 하는 오디오 신호 증폭 장치.
  10. 오디오 신호를 수신하는 단계;
    서로 위상이 상이한 제1 반송파 내지 제4 반송파를 생성하는 단계;
    상기 제1 반송파 및 제2 반송파 각각을 상기 오디오 신호와 비교한 결과인 제1 변조 신호 및 제2 변조 신호를 제1 전원 전압의 크기에 기초하여 증폭하여 제1 증폭 변조 신호 및 제2 증폭 변조 신호를 생성하는 단계;
    상기 제3 반송파를 상기 오디오 신호와 비교한 결과인 제3 변조 신호의 논리 상태에 따라 상기 제1 증폭 변조 신호 또는 제2 전원 전압을 출력하는 제1 출력 단계;
    상기 제4 반송파를 상기 오디오 신호와 비교한 결과인 제4 변조 신호의 논리 상태에 따라 상기 제2 증폭 변조 신호 또는 상기 제2 전원 전압을 출력하는 제2 출력 단계; 및
    상기 제1 출력 단계의 출력 값 및 상기 제2 출력 단계의 출력 값을 합성하여 출력하는 최종 출력 단계를 포함하는 것을 특징으로 하는 오디오 신호 증폭 방법.
  11. 제10항에 있어서,
    상기 오디오 신호의 최대 전압 크기가 임계치 이하인지 여부를 체크하는 단계; 및
    상기 오디오 신호의 최대 전압 크기가 임계치 이하인 경우에 상기 제1 증폭 변조 신호 및 상기 제2 증폭 변조 신호 대신에 0V의 전압 크기를 가지는 2개의 전압을 출력하도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 오디오 신호 증폭 방법.
  12. 제10항에 있어서,
    상기 제1 증폭 변조 신호 및 상기 제2 증폭 변조 신호 각각은 시간 도메인 상에서 제1 논리 상태를 가지는 제1 전압 구간과 제2 논리 상태를 가지는 제2 전압 구간을 가지고,
    상기 제1 증폭 변조 신호 및 제2 증폭 변조 신호를 생성하는 단계는 상기 제1 증폭 변조 신호에서의 상기 제1 전압 구간 중 일부분이 상기 제2 증폭 변조 신호에서의 상기 제1 전압 구간의 일부분과 겹쳐지도록 상기 제1 증폭 변조 신호 및 상기 제2 증폭 변조 신호를 생성하는 것을 특징으로 하는 오디오 신호 증폭 방법.
  13. 제10항에 있어서,
    상기 반송파를 생성하는 단계는
    상기 제1 반송파를 생성하는 단계; 및
    상기 제1 반송파의 위상으로부터 각각 소정의 위상만큼 위상이 전이된 상기 제2 반송파 내지 상기 제4 반송파를 생성하는 단계를 포함하고,
    상기 제1 반송파 내지 제4 반송파 각각의 위상은 모두 상이한 것을 특징으로 하는 오디오 신호 증폭 방법.
  14. 제13항에 있어서,
    상기 제1 반송파의 위상과 제2 반송파의 위상의 차이는 180도이고, 상기 제3 반송파의 위상과 상기 제4 반송파의 위상의 차이는 180도인 것을 특징으로 하는 오디오 신호 증폭 방법.
  15. 제10항에 있어서,
    상기 제1 변조 신호 내지 제4 변조 신호는
    펄스폭 변조 신호(Pulse Width Modulation:PWM)인 것을 특징으로 하는 오디오 신호 증폭 방법.
  16. 제10항에 있어서,
    상기 제1 전원 전압과 상기 제2 전원 전압은 상호간에 상이한 부호를 가지고 동일한 전압 크기를 가지는 것을 특징으로 하는 오디오 신호 증폭 방법.
  17. 제10항에 있어서,
    상기 제1 출력 단계의 출력 값 및 상기 제2 출력 단계의 출력 값에 대하여 디모듈레이션 단계를 수행하는 단계를 더 포함하고,
    상기 최종 출력 단계는 상기 디모듈레이션 동작이 수행된 상기 제1 출력 단계의 출력 값 및 상기 제2 출력 단계의 출력 값을 합성하여 출력하는 것을 특징으로 하는 오디오 신호 증폭 방법.
  18. 제10항에 있어서,
    상기 최종 출력 단계는
    상기 제2 출력 단계의 출력 값에 음의 부호를 곱하는 단계; 및
    상기 제1 출력 단계의 출력 값과 상기 음의 부호가 곱해진 상기 제2 출력 단계의 출력 값을 합성하여 출력하는 단계를 포함하는 것을 특징으로 하는 오디오 신호 증폭 방법.
  19. 제10항 내지 제18항 중 어느 한 항의 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록 매체.
  20. 제1항에 있어서,
    상기 합성된 출력의 절대값의 최대값은 상기 제1 전원 전압 또는 상기 제2 전원 전압의 크기의 절대값의 두 배인 것을 특징으로 하는 오디오 신호 증폭 장치.
  21. 제10항에 있어서,
    상기 합성된 출력의 절대값의 최대값은 상기 제1 전원 전압 또는 상기 제2 전원 전압의 크기의 절대값의 두 배인 것을 특징으로 하는 오디오 신호 증폭 방법.
KR1020100001899A 2010-01-08 2010-01-08 오디오 신호 증폭 방법 및 그 장치 KR101683174B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100001899A KR101683174B1 (ko) 2010-01-08 2010-01-08 오디오 신호 증폭 방법 및 그 장치
US12/977,659 US9130513B2 (en) 2010-01-08 2010-12-23 Method and apparatus for amplifying audio signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100001899A KR101683174B1 (ko) 2010-01-08 2010-01-08 오디오 신호 증폭 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20110081642A KR20110081642A (ko) 2011-07-14
KR101683174B1 true KR101683174B1 (ko) 2016-12-06

Family

ID=44258541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001899A KR101683174B1 (ko) 2010-01-08 2010-01-08 오디오 신호 증폭 방법 및 그 장치

Country Status (2)

Country Link
US (1) US9130513B2 (ko)
KR (1) KR101683174B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101664431B1 (ko) * 2010-01-08 2016-10-10 삼성전자주식회사 오디오 신호 출력 방법 및 그 장치
US9083322B2 (en) * 2011-07-12 2015-07-14 Fairchild Semiconductor Corporation Subsonic test signal generation technique

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164714A (en) * 1977-09-26 1979-08-14 Harris Corporation Polyphase PDM amplifier
JPS56136008A (en) * 1980-03-28 1981-10-23 Pioneer Electronic Corp Pulse-width modulating and amplifying circuit
US4580111A (en) * 1981-12-24 1986-04-01 Harris Corporation Amplitude modulation using digitally selected carrier amplifiers
US4468626A (en) * 1982-01-25 1984-08-28 Harris Corporation Polyphase PDM amplifier
US4540957A (en) * 1983-05-06 1985-09-10 Continental Electronics Mfg. Co. Amplitude modulator forms two phase-shifted pulse trains and combines them
US4638504A (en) * 1985-06-28 1987-01-20 Broadcast Electronics, Inc. Independent channel modulation system for AM stereo
US4870374A (en) * 1988-04-13 1989-09-26 E-Systems, Inc. Modulator producing phase modulation by combining amplitude modulated signals
EP0944180A3 (en) * 1991-08-23 2000-06-28 Kabushiki Kaisha Toshiba Radio information communication system using multi-carrier spread spectrum transmission system and error correction method
KR0145622B1 (ko) * 1995-11-28 1998-12-01 김광호 펄스폭변조신호 출력회로
JPH11220506A (ja) * 1997-11-25 1999-08-10 Fujitsu Ltd 変調用ミキサ及び直交変調器
DE60107368T2 (de) * 2000-07-31 2005-12-22 Koninklijke Philips Electronics N.V. Kontaktloser datenträger mit regelbarer spannungsversorgungseinrichtung
JP2002223132A (ja) * 2001-01-29 2002-08-09 Niigata Seimitsu Kk 音声再生装置および方法
JP4161545B2 (ja) 2001-06-07 2008-10-08 サンケン電気株式会社 スイッチングアンプ
JP4583665B2 (ja) * 2001-06-27 2010-11-17 株式会社日立国際電気 変調器及び復調器
US6993087B2 (en) * 2001-06-29 2006-01-31 Nokia Mobile Phones Ltd. Switching mode power amplifier using PWM and PPM for bandpass signals
US7109789B2 (en) * 2002-01-18 2006-09-19 American Technology Corporation Modulator—amplifier
US6600376B1 (en) * 2002-08-23 2003-07-29 Entrust Power Co., Ltd. High efficiency power amplifier
US6983024B2 (en) * 2003-03-18 2006-01-03 Qualcomm Inc. Quadra-polar modulator
US6879220B2 (en) * 2003-05-12 2005-04-12 Nokia Corporation Switchless combining of multi-carrier coherent and incoherent carriers
US7016659B1 (en) * 2003-06-12 2006-03-21 Michael L. Dorrough Amplitude modulation with time- and spectrum-shared sidebands
JP2005064661A (ja) * 2003-08-08 2005-03-10 Onkyo Corp パルス幅変調回路およびこの回路を備えたスイッチングアンプ
JP4154601B2 (ja) * 2003-10-23 2008-09-24 ソニー株式会社 信号変換装置、出力アンプ装置、オーディオ装置および送受信システム
JP2005142983A (ja) * 2003-11-10 2005-06-02 Sony Corp 電力増幅回路
WO2005117313A1 (ja) * 2004-05-25 2005-12-08 Matsushita Electric Industrial Co., Ltd. 変調装置、変調方法及び復調装置
GB2417626B (en) * 2004-08-26 2007-12-27 Renesas Tech Corp Transmitter and radio communication terminal using the same
KR100580196B1 (ko) 2004-08-28 2006-05-16 삼성전자주식회사 기준 볼륨레벨을 변경하여 오디오 신호의 볼륨을 제어하는방법 및 그 장치
JP5267127B2 (ja) * 2006-09-14 2013-08-21 日本電気株式会社 増幅装置、出力制御方法、および制御プログラム
US20080101628A1 (en) * 2006-10-27 2008-05-01 Pacifictech Microelectronics, Inc. Switching amplifier circuits and methods
US8111846B2 (en) * 2007-01-03 2012-02-07 Pacifictech Microelectronics, Inc. Low distortion switching amplifier circuits and methods
KR100878155B1 (ko) * 2007-05-16 2009-01-12 삼성전자주식회사 오디오 시스템 및 이를 제어하는 방법
EP2166719A4 (en) * 2007-06-08 2014-04-16 Nec Corp MODULATION DEVICE AND PULSE WAVE GENERATION DEVICE
KR20100008749A (ko) * 2008-07-16 2010-01-26 삼성전자주식회사 스위칭 파워 증폭 장치 및 그 제어 방법
JP5196185B2 (ja) * 2009-03-25 2013-05-15 ヤマハ株式会社 Ｄ級増幅回路
KR101664431B1 (ko) * 2010-01-08 2016-10-10 삼성전자주식회사 오디오 신호 출력 방법 및 그 장치
KR101871360B1 (ko) * 2011-03-09 2018-06-26 삼성전자주식회사 오디오 신호 출력 방법 및 그에 따른 오디오 신호 출력 장치

Also Published As

Publication number Publication date
KR20110081642A (ko) 2011-07-14
US9130513B2 (en) 2015-09-08
US20110170717A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
US10566939B2 (en) Circuit for generating a plurality of reference voltages for controlling feedback within the circuit
JP2010504004A (ja) Ｄ級音声増幅器
JP2002223132A (ja) 音声再生装置および方法
JP2009141935A (ja) Ｄ級増幅器およびそのマルチレベル出力信号生成方法
JP2010239609A (ja) ブースト回路およびそれを用いたδς変調器、電子機器
JP4785801B2 (ja) Ｄ級増幅器
KR20150110711A (ko) 포락선 추적을 위한 동적 헤드룸
US6853325B2 (en) Pulse width modulation digital amplifier
CN103125067B (zh) 优化的开关模式电源
KR101683174B1 (ko) 오디오 신호 증폭 방법 및 그 장치
KR101765861B1 (ko) 무필터 아날로그 입력 클래스 ｄ 오디오 증폭기 클리핑을 위한 방법 및 장치
US9300303B2 (en) Method and apparatus for controlling supply voltage of clock and data recovery circuit
JPWO2012063494A1 (ja) チャージ・ポンプ回路及びその制御方法、半導体集積回路
JP2008236816A (ja) スイッチングレギュレータ
JP2012049893A (ja) 音声再生回路
US7741902B2 (en) Circuit and method for generating a PWM control signal for a class-D amplifier
KR100728041B1 (ko) 디지털 ｐｗｍ 신호를 저장 재생하는 오디오 시스템 및 그방법
CN113810028A (zh) 调制器电路、对应的设备及方法
JP4393259B2 (ja) Ｄ級増幅器
JP4905234B2 (ja) Ｄ級アンプ
JP2005286774A (ja) 伝送信号生成装置
EP2355352B1 (en) Method and apparatus for outputting audio signal
Jasielski et al. Cancellation of common-mode output signal in Class-BD audio amplifiers
JP5022840B2 (ja) 増幅装置及びこれを用いた音響機器
JP2005045835A (ja) 演算増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 4