CN114421898A - 一种功率控制电路及*** - Google Patents

Abstract

本发明提供了一种功率控制电路，包括：第一比较支路、第二比较支路、增益保持支路及移位寄存器，移位寄存器的输出端与前置放大器连接，所述前置放大器的输出端与后级音频处理电路连接；第一比较支路设置为与前置放大器的输出端连接，当前置放大器输出信号大于预设的压缩阈值时，输出第一比较信号控制移位寄存器右移以降低增益，否则输出第二比较信号；第二比较支路设置为与前置放大器的输出端连接，当前置放大器输出信号小于预设的释放阈值时，输出第三比较信号控制移位寄存器左移以升高增益，否则输出第四比较信号；增益保持支路设置为分别与第一比较支路及第二比较支路连接，在输入第二比较信号及第四比较信号时，控制移位寄存器保持增益不变。

Description

一种功率控制电路及***

技术领域

本发明涉及音频功放电子技术领域，尤其涉及一种功率控制电路及***。

背景技术

在音频功放的应用中，常会发生输入信号幅度突然增大，致使输出级长时间直流导通，烧毁芯片或扬声器；或造成短时间的过载的大音量输出。因此，对功放增益的自动控制很有必要。

一般的自动增益控制技术，是将功放内的输入前置放大器输出信号与一预设电位值进行比较，当输出超出预设电位，触发计数器增加，降低前置放大器的增益；当输出低于预设电位，计数器减少，增加前置放大器的增益，典型方案参考说明书附图1所示。

然而图1中所示的这类现有的电路***存在以下缺陷：

1)采用单阈值检测，其输出非低即高，增益值实际上没有稳态，一直在变化，而增益变化造成的杂音可能会一直存在；

2)为防止比较阈值处的误触发，通常比较器会加入一定量的迟滞量，这会造成固定的比较偏差；

3)增或减增益模式(release/attack)容易被短时间的峰值、谷值误触发和没有必要的增益改变动作。

发明内容

本发明提供一种功率控制电路及***，以解现有的决音频功放中自动控制电路所存在的无稳态、存在杂音、存在固定比较偏差及误触发的问题。

根据本发明的第一方面，提供了一种功率控制电路，包括：第一比较支路、第二比较支路、增益保持支路及移位寄存器，所述移位寄存器的输入端分别与所述第一比较支路、第二比较支路、增益保持支路的输出端连接，所述移位寄存器的输出端与前置放大器连接，所述前置放大器的输出端与后级音频处理电路连接；

所述第一比较支路设置为与所述前置放大器的输出端连接，当所述前置放大器输出信号大于预设的压缩阈值时，输出第一比较信号控制所述移位寄存器右移以降低增益，否则输出第二比较信号；

所述第二比较支路设置为与所述前置放大器的输出端连接，当所述前置放大器输出信号小于预设的释放阈值时，输出第三比较信号控制所述移位寄存器左移以升高增益，否则输出第四比较信号；

增益保持支路，设置为分别与所述第一比较支路及第二比较支路连接，在输入所述第二比较信号及第四比较信号时，控制所述移位寄存器保持增益不变。

可选的，所述第一比较支路包括：第一比较器，当所述前置放大器输出信号大于所述压缩阈值时，所述第一比较器输出第一高电平，否则输出第一低电平，并在输出第一高电平时所述第一比较支路输出所述第一比较信号；

所述第二比较支路包括：第二比较器、第一反相器，当所述前置放大器输出信号小于所述释放阈值时，所述第二比较器输出第二低电平，否则输出第二高电平，其中，第二低电平输入所述第一反相器反相后输出所述第三比较信号；

所述增益保持支路包括：第二反相器，设置为与所述第二比较器的输出端连接，所述第一低电平输入第二反相器后输出高电平时且所述第二比较器输出第二低电平时，所述增益保持支路输出第一使能信号；

还包括与门电路，所述与门电路两个输入端分别与所述第一比较支路及所述增益保持支路的输出端连接，所述与门电路的输出端与所述移位寄存器的右移触发端连接；当所述第一使能信号及第一比较信号同时输入所述与门电路时，所述与门电路输出高电平至所述移位寄存器的右移触发端，使其触发右移降低增益，否则输出低电平至所述移位寄存器的右移触发端，使其处于保持状态，维持增益不变。

可选的，所述第一比较支路还包括：第一计数器，设置为连接所述第一比较器以进行第一高电平计数，当高电平脉冲计数达到第一预设阈值后输出所述第一比较信号；

所述增益保持支路包括：第二计数器，设置为在所述第二反相器输出高电平时对所述第二比较器输出的第二低电平进行计数，当低电平脉冲计数达到第二预设阈值后输出所述第一使能信号。

可选的，所述第一比较支路还包括：第一D触发器，设置为连接所述第一比较器及第一计数器；所述第二比较支路还包括：第二D触发器，设置为连接所述第二比较器及第一反相器；

所述第一D触发器及第二D触发器设置为：采用高速时钟对输入信号进行重采样；

其中，所述增益保持支路中的第二反相器设置为与所述第一D触发器13的输出端连接，所述第一D触发器将所述第一比较器输出的第一低电平进行反相后输入所述第二计数器；且所述第二比较器输出第二低电平经所述第二D触发器重采样，再由所述第二计数器进行计数。

可选的，所述第一比较支路还包括：第一延迟单元电路，设置为连接所述第一计数器，当高电平脉冲计数达到第一预设阈值后进行预设时间的延迟后输出所述第一比较信号；

所述第二比较支路包括：第二延迟单元电路，设置为连接所述第二D触发器，对所述第二D触发器的输出进行预设时间的延迟后输出至所述第一反相器。

可选的，所述高速时钟为500KHz。

可选的，所述第一预设阈值及第二预设阈值的值为2。

可选的，所述第一比较器及第二比较器设置为配置为若被测电位端的输入信号大于基准端的输入信号，则输出高电平，反之输出低电平；其中，所述前置放大器输出信号输入所述第一比较器的被测电位端，所述压缩阈值输入所述第一比较器的基准端，所述前置放大器输出信号输入所述第二比较器的基准端，所述释放阈值输入所述第二比较器的被测电位端；或

所述第一比较器及第二比较器设置为配置为若被测电位端的输入信号小于基准端的输入信号，则输出高电平，反之输出低电平；其中，所述前置放大器输出信号输入所述第一比较器的基准端，所述压缩阈值输入所述第一比较器的被测电位端，所述前置放大器输出信号输入所述第二比较器的被测电位端，所述释放阈值输入所述第二比较器的基准端。

可选的，所述第一比较支路设置输出第一比较信号时控制所述移位寄存器右移并以预设速率降低增益直至所述前置放大器输出信号的峰值位于所述压缩阈值及释放阈值之间；

所述第二比较支路设置为输出第三比较信号时控制所述移位寄存器左移并以预设速率升高增益，直至所述前置放大器输出信号的峰值位于所述压缩阈值及释放阈值之间。

根据本发明的第二方面，提供了一种功率控制***，包括如上任意一项所述的功率控制电路，还包括前置放大器与后级音频处理电路，所述功率控制电路配置为与所述前置放大器的输出端连接，以对所述前置放大器输出信号进行增益调整后使所述前置放大器输出调整后信号至所述后级音频处理电路。

本发明提供的功率控制电路分别将前置放大器的输出与压缩阈值、释放阈值进行比较，实现了双阈值的检测，同时根据双阈值的结果进行增益的增减模式及保持模式三种模式的功率控制，使得处于稳态的前置放大器输出避免了不断调整造成的额外的杂音。

同时，本发明通过比较结果用D触发器高速的时钟重采样，避免了比较阈值处误触发的毛刺，使比较器无需加入引起偏差的迟滞量。

此外，由于本发明采用计数器使得脉冲达到预设数目再使能，防止了响应模式误触发。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有的功率控制电路结构示意图；

图2是本发明一实施例中功率控制电路组成示意图；

图3是本发明一实施例中功率控制电路图；

图4是本发明一实施例中功率控制电路应用例信号时序图。

附图标记说明：

10-第一比较支路；

11-第一比较器；

12-第一计数器；

13-第一D触发器；

14-第一延迟单元电路；

20-第二比较支路；

21-第二比较器；

22-第一反相器；

23-第二D触发器；

24-第二延迟单元电路；

30-增益保持支路；

31-第二反相器；

32-第二计数器；

40-移位寄存器；

50-与门电路。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

参考图2所示，本实施例提供了一种功率控制电路，包括：第一比较支路10、第二比较支路20、增益保持支路30及移位寄存器40，其中，移位寄存器40的输入端分别与第一比较支路10、第二比较支路20、增益保持支路30的输出端连接，而移位寄存器40的输出端与前置放大器连接，而前置放大器的输出端与后级音频处理电路连接；

第一比较支路10设置为与前置放大器的输出端连接，当前置放大器输出信号大于预设的压缩阈值时，输出第一比较信号控制移位寄存器40右移以降低增益，否则输出第二比较信号；

第二比较支路20设置为与前置放大器的输出端连接，当前置放大器输出信号小于预设的释放阈值时，输出第三比较信号控制移位寄存器40左移以升高增益，否则输出第四比较信号；

增益保持支路30设置为分别与第一比较支路10及第二比较支路20连接，在第一比较支路10的第二比较信号及第二比较支路20的第四比较信号同时输入该增益保持支路30时，控制移位寄存器40以保持增益不变。

该功率控制电路通过设置两个比较支路，分别对应进行两个比较阈值(分别为对应于需要降低增益的压缩阈值及需要升高增益的释放阈值)的检测，进而实现了双阈值检测，在双阈值之间的前置放大器输出信号可以被筛选出并通过增益保持支路控制移位寄存器保持不动，使电路的增益值处于稳态，避免增益在稳态时也不断变换产生的额外的杂音。其中，本实施例中的功率控制电路通过移位寄存器控制前置放大器的增益，使得前置放大器输出的信号控制音频芯片中的后级音频处理电路(调制器+输出级)的工作状态，进而控制扬声器的功率。

进一步的，参考图3所示，本实施例中的第一比较支路10包括：第一比较器11(CMP-Comparator)，前置放大器输出信号(Vout_amp)及压缩阈值(ATT_VTH)分别输入第一比较器11的两个输入端，当前置放大器输出信号大于压缩阈值时，第一比较器11输出第一高电平，否则输出第一低电平，并在输出第一高电平时，第一比较支路10输出上述的第一比较信号，使得移位寄存器40(SHIFTER)右移；

而第二比较支路20包括：第二比较器21(CMP)、第一反相器22(INV)，前置放大器输出信号(Vout_amp)及释放阈值(REL_VTH)分别输入第二比较器21的两个输入端，当前置放大器输出信号小于释放阈值时，第二比较器21输出第二低电平，否则输出第二高电平，其中，第二低电平输入第一反相器22(INV)反相后输出第三比较信号，输入移位寄存器的左移触发端，使得移位寄存器40左移；

增益保持支路30包括：第二反相器31(INV)，设置为与第一比较器11的输出端连接，第一比较器11的第一低电平输入第二反相器31后输出高电平时，且第二比较器21输出第二低电平(LOW)时，增益保持支路30输出第一使能信号；

还包括与门电路50，与门电路50两个输入端分别与第一比较支路10及增益保持支路30的输出端连接，与门电路50的输出端与移位寄存器40的右移触发端连接；当第一使能信号及第一比较信号同时输入与门电路50时，与门电路50输出高电平至移位寄存器40的右移触发端，使其触发右移降低增益，否则输出低电平至移位寄存器40的右移触发端，使其处于保持状态，维持增益不变。

进一步地，再次参考图3，本实施例中第一比较支路10还包括：第一计数器12(CTR-Counter)，设置为连接第一比较器11以进行第一高电平计数，当高电平脉冲计数达到第一预设阈值后输出第一比较信号；

增益保持支路30包括：第二计数器32(CTR)，设置为在第二反相器31输出高电平时对第二比较器21输出的第二低电平进行计数，当低电平脉冲计数达到第二预设阈值后输出第一使能信号。

其中，本实施例中的第一预设阈值及第二预设阈值的值均设置为2。第一预设阈值及第二预设阈值的设置，使得对比较器输出结果的脉冲进行计数，达到预设数目再使能，防止模式误触发。这里的第一预设阈值及第二预设阈值的值还可以根据需要设置为其他任意适用于具体的增益放大调整电路中的值。

进一步地，本实施例中第一比较支路10还包括：第一D触发器13(DFF即D Flip-Flop)，设置为连接第一比较器及第一计数器；第二比较支路20还包括：第二D触发器23(DFF)，设置为连接第二比较器21及第一反相器22；

第一D触发器13及第二D触发器23设置为：采用高速时钟对输入信号进行重采样(即Re-Timing)。其中，这里的高速时钟CK设置为500KHz。这里该电路通过分别采用第一D触发器13及第二D触发器23的高速时钟CK重采样两个比较器的输出，可以滤掉比较阈值处触发的毛刺，并且使得比较器无需加上引起偏差的迟滞量。

其中，本实施例中的增益保持支路30中的第二反相器31设置为与第一D触发器13的输出端连接，使得其对经过该第一D触发器13重采样后的第一比较器11所输出的第一低电平进行反相，进而输出高电平，再由第二计数器32(CTR)进行启动计数；同时，本实施例中的第二比较器21输出的第二低电平(LOW)也是经过上述的第二D触发器23进行重采样后，再由后续的第二计数器32(CTR)进行计数。在计数达到第二预设阈值后，此时，增益保持支路30输出第一使能信号。

进一步地优选实施例中，第一比较支路10还包括：第一延迟单元电路14(DELAY)，设置为连接第一计数器12，当高电平脉冲计数达到第一预设阈值后进行预设时间的延迟后输出第一比较信号；第二比较支路20包括：第二延迟单元电路24(DELAY)，设置为连接第二D触发器23，对第二D触发器23的输出进行预设时间的延迟后输出至第一反相器22。第一延迟单元电路14及第二延迟单元电路24的设置是为了通过对第一比较支路10及第二比较支路20中的电平信号进行一定量的延迟，使得增益调整后的输出信号对应的音量变换在听觉上更加的自然平滑。

参考图3，本实施例中的第一计数器12设置为由第二比较支路20输出高电平信号时进行触发，避免了误操作。具体地，这里由第二比较器输出高电平后经第二D触发器23重采样并经过第二延迟单元电路24(DELAY)延时处理后输出ATT_EN作为使能信号触发第一计数器12的计数功能，进而再经过第一延迟单元电路14(DELAY)输出信号ENABLE_2作为第一比较信号。

在进一步的优选实施例中，第一比较器11及第二比较器21设置为配置为若被测电位端的输入信号大于基准端的输入信号，则输出高电平，反之输出低电平；其中，前置放大器输出信号输入第一比较器11的被测电位端，压缩阈值输入第一比较器11的基准端，前置放大器输出信号输入第二比较器21的基准端，释放阈值输入第二比较器21的被测电位端。

在另一变形实施例中，第一比较器11及第二比较器21设置为配置为若被测电位端的输入信号小于基准端的输入信号，则输出高电平，反之输出低电平；其中，前置放大器输出信号输入第一比较器11的基准端，压缩阈值输入第一比较器11的被测电位端，前置放大器输出信号输入第二比较器21的被测电位端，释放阈值输入第二比较器21的基准端。本领域技术人员可根据需要选择或设置两个比较器的具体工作模式，使的比较器的工作模式能够满足选择压缩阈值及释放阈值，并与输入信号进行比较后输出对应的比较结果完成区间选择功能即可。

进一步优选的，第一比较支路10设置输出第一比较信号时控制移位寄存器40右移并以预设速率降低增益直至前置放大器输出信号的峰值位于所述压缩阈值及释放阈值之间；

第二比较支路20设置为输出第三比较信号时控制移位寄存器40左移并以预设速率升高增益，直至前置放大器输出信号的峰值位于压缩阈值及释放阈值之间。

再次结合图3，本发明的功率控制电路工作时，当前置放大器的输出峰值大于压缩阈值(ATT_VTH)，移位寄存器右移，增益开始下降(attack)；当前置放大器的峰值小于释放阈值(REL_VTH)，移位寄存器左移，增益开始升高(release)；当前置放大器峰值介于压缩阈值和释放阈值之间，移位寄存器不动，增益保持不变(hold)。如果在正常的输入范围内，最终，放大器的输出峰值都被***控制在压缩阈值(ATT_VTH)和释放阈值(REL_VTH)之间，此时，增益控制电路处于保持(hold)状态，此即为控制***处于稳态，没有增益变化的动作，不会有噪音产生。该功率控制电路无论处于attack模式或者处于release模式，最终均会通过增益调整达到合适的输出功率，增益稳定下来，进入保持模式，直到输入产生变化，进入下一个稳定周期。

在一具体应用例中，功率控制电路工作波形示例如图4所示。在该例中，0～4ms：输出幅度位于压缩阈值(ATT_VTH)和释放阈值(REL_VTH)之间，控制电路处于hold模式，增益维持；4ms～18ms：输出幅度开始大于压缩阈值(ATT_VTH)，第n(本案n＝2)个脉冲开始并经第一延迟单元电路14(DELAY)控制的延时，ENABLE_2为高，开始稳定速率的降低增益(速率决定于CLK_AT)，直到输出峰值进入压缩阈值(ATT_VTH)和释放阈值(REL_VTH)的区间稳定；到此时第一计数器12输出的低电平不会被PULSE信号给复位掉；18ms之后：由于增益调整后信号(INP)的输入幅度下降，输出峰值小于REL_VTH，控制电路开始进入release模式，增益上升，直到输出峰值进入压缩阈值(ATT_VTH)和释放阈值(REL_VTH)区间为止。该功率控制电路***，在一定的输入幅度范围内，最终输出都会稳定在设定区间的设定功率。

本实施例还提供了一种功率控制***，该***包括如上任意一实施例所述的功率控制电路，还包括前置放大器与后级音频处理电路，该功率控制电路配置为与前置放大器的输出端连接，以对前置放大器输出信号进行增益调整后使前置放大器输出调整后信号至音频芯片的后级音频处理电路(调制器+输出级)进而控制扬声器进行音频输出。这里的增益调整即包括上述的attack模式(移位寄存器右移，增益逐步下降)、release模式(移位寄存器左移，增益逐步升高)及hold模式(增益保持不变)。其中，这里的后级音频处理电路可以根据需要设置为在独立于扬声器的音频芯片内，或者其他常用的设置方式，本领域技术人员可以根据需要进行设置方式的改变。

综上所述，本发明提供的功率控制电路对输出幅度检测使用双阈值的区间控制，使得输出幅度最终进入想要的区间，放大增益稳定不再变化，避免了单阈值时增益变化动作产生的杂音。

同时，本发明提供的功率控制电路通过高速时钟CK分别重采样两个比较器输出，滤掉了两个比较阈值处的误触发的毛刺，并且使得比较器无需加上引起偏差的迟滞量，进而使得增益调整过程更加稳定可靠。

此外，由于功率控制电路的增益增或减模式触发采用多个脉冲的触发方式，提高了触发门槛，避免不必要的误触发。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种功率控制电路，其特征在于，包括：第一比较支路、第二比较支路、增益保持支路及移位寄存器，所述移位寄存器的输出端与前置放大器连接，所述前置放大器的输出端与后级音频处理电路连接；

所述第一比较支路设置为与所述前置放大器的输出端连接，当所述前置放大器输出信号大于预设的压缩阈值时，输出第一比较信号控制所述移位寄存器右移以降低增益，否则输出第二比较信号；

所述第二比较支路设置为与所述前置放大器的输出端连接，当所述前置放大器输出信号小于预设的释放阈值时，输出第三比较信号控制所述移位寄存器左移以升高增益，否则输出第四比较信号；

增益保持支路，设置为分别与所述第一比较支路及第二比较支路连接，在输入所述第二比较信号及第四比较信号时，控制所述移位寄存器保持增益不变。

2.根据权利要求1所述的功率控制电路，其特征在于，所述第一比较支路包括：第一比较器，当所述前置放大器输出信号大于所述压缩阈值时，所述第一比较器输出第一高电平，否则输出第一低电平，并在输出第一高电平时所述第一比较支路输出所述第一比较信号；

所述第二比较支路包括：第二比较器、第一反相器，当所述前置放大器输出信号小于所述释放阈值时，所述第二比较器输出第二低电平，否则输出第二高电平，其中，第二低电平输入所述第一反相器反相后输出所述第三比较信号；

所述增益保持支路包括：第二反相器，设置为与所述第二比较器的输出端连接，所述第一低电平输入第二反相器后输出高电平时且所述第二比较器输出第二低电平时，所述增益保持支路输出第一使能信号；

还包括与门电路，所述与门电路两个输入端分别与所述第一比较支路及所述增益保持支路的输出端连接，所述与门电路的输出端与所述移位寄存器的右移触发端连接；当所述第一使能信号及第一比较信号同时输入所述与门电路时，所述与门电路输出高电平至所述移位寄存器的右移触发端，使其触发右移降低增益，否则输出低电平至所述移位寄存器的右移触发端，使其处于保持状态，维持增益不变。

3.根据权利要求2所述的功率控制电路，其特征在于，所述第一比较支路还包括：第一计数器，设置为连接所述第一比较器以进行第一高电平计数，当高电平脉冲计数达到第一预设阈值后输出所述第一比较信号；

所述增益保持支路包括：第二计数器，设置为在所述第二反相器输出高电平时对所述第二比较器输出的第二低电平进行计数，当低电平脉冲计数达到第二预设阈值后输出所述第一使能信号。

4.根据权利要求3所述的功率控制电路，其特征在于，所述第一比较支路还包括：第一D触发器，设置为连接所述第一比较器及第一计数器；所述第二比较支路还包括：第二D触发器，设置为连接所述第二比较器及第一反相器；

所述第一D触发器及第二D触发器设置为：采用高速时钟对输入信号进行重采样；

其中，所述增益保持支路中的第二反相器设置为与所述第一D触发器的输出端连接，所述第一D触发器将所述第一比较器输出的第一低电平进行反相后输入所述第二计数器；且所述第二比较器输出第二低电平经所述第二D触发器重采样，再由所述第二计数器进行计数。

5.根据权利要求4所述的功率控制电路，其特征在于，所述第一比较支路还包括：第一延迟单元电路，设置为连接所述第一计数器，当高电平脉冲计数达到第一预设阈值后进行预设时间的延迟后输出所述第一比较信号；

所述第二比较支路包括：第二延迟单元电路，设置为连接所述第二D触发器，对所述第二D触发器的输出进行预设时间的延迟后输出至所述第一反相器。

6.根据权利要求4所述的功率控制电路，其特征在于，所述高速时钟为500KHz。

7.根据权利要求3所述的功率控制电路，其特征在于，所述第一预设阈值及第二预设阈值的值为2。

8.根据权利要求2所述的功率控制电路，其特征在于，所述第一比较器及第二比较器设置为配置为若被测电位端的输入信号大于基准端的输入信号，则输出高电平，反之输出低电平；其中，所述前置放大器输出信号输入所述第一比较器的被测电位端，所述压缩阈值输入所述第一比较器的基准端，所述前置放大器输出信号输入所述第二比较器的基准端，所述释放阈值输入所述第二比较器的被测电位端；或

所述第一比较器及第二比较器设置为配置为若被测电位端的输入信号小于基准端的输入信号，则输出高电平，反之输出低电平；其中，所述前置放大器输出信号输入所述第一比较器的基准端，所述压缩阈值输入所述第一比较器的被测电位端，所述前置放大器输出信号输入所述第二比较器的被测电位端，所述释放阈值输入所述第二比较器的基准端。

9.根据权利要求1或2所述的功率控制电路，其特征在于，所述第一比较支路设置输出第一比较信号时控制所述移位寄存器右移并以预设速率降低增益直至所述前置放大器输出信号的峰值位于所述压缩阈值及释放阈值之间；

所述第二比较支路设置为输出第三比较信号时控制所述移位寄存器左移并以预设速率升高增益，直至所述前置放大器输出信号的峰值位于所述压缩阈值及释放阈值之间。

10.一种功率控制***，其特征在于，包括权利要求1至9任意一项所述的功率控制电路，还包括前置放大器与后级音频处理电路，所述功率控制电路配置为与所述前置放大器的输出端连接，以对所述前置放大器输出信号进行增益调整后使所述前置放大器输出调整后信号至所述后级音频处理电路。

Images