CN102709191A - 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺 - Google Patents

一种复合外延制作中压n型系列双扩散型场效应管的制作工艺 Download PDF

Info

Publication number
CN102709191A
CN102709191A CN2012101866055A CN201210186605A CN102709191A CN 102709191 A CN102709191 A CN 102709191A CN 2012101866055 A CN2012101866055 A CN 2012101866055A CN 201210186605 A CN201210186605 A CN 201210186605A CN 102709191 A CN102709191 A CN 102709191A
Authority
CN
China
Prior art keywords
thickness
knot
extension
dark
epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101866055A
Other languages
English (en)
Inventor
聂卫东
沈克强
易法友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI JINGYUAN MICROELECTRONICS CO Ltd
Original Assignee
WUXI JINGYUAN MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI JINGYUAN MICROELECTRONICS CO Ltd filed Critical WUXI JINGYUAN MICROELECTRONICS CO Ltd
Priority to CN2012101866055A priority Critical patent/CN102709191A/zh
Publication of CN102709191A publication Critical patent/CN102709191A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公布了一种复合外延制作中压N型系列双扩散型场效应管的制作工艺,其工艺包括投料、第一步外延、第二步外延、第三步外延、第四步外延、场氧化、有源区刻蚀、高浓度硼注入,推结深、磷注入,推结深、栅氧化、多晶硅栅极淀积和掺杂、PWELL(P阱)硼注入,推结深、源极N+的砷注入,推结深、接触孔刻蚀、蒸铝,腐蚀铝、减薄背蒸等步骤。利用这个工艺平台,能够不增加任何额外的工序和操作,在保证耐压的基础上,将导通电阻降低10%。并且采用这种工艺制作的VDMOS管能有效抑制大电流大电场效应、在一定程度上扩宽了器件的安全工作区。导通电阻的减小,使得功耗大大降低,节省了能源,同时也极大的提高了电路的可靠性。

Description

一种复合外延制作中压N型系列双扩散型场效应管的制作工艺
技术领域
本发明是一种用于制造耐中压N型系列(耐压600V,导通电流在1安培到15安培)VDMOS工艺方法,属于半导体制成技术领域。
背景技术
VDMOS的全称是Vertical conduction double-diffused metal oxide semiconductor,即垂直双扩散金属氧化物半导体场效应晶体管,是在1979年由H.W.Collins等人提出的。
VDMOS晶体管经过30余年的发展,目前已经取得了长足的进步。他以高的输入阻抗、低的导通电阻和高的开关速度等一系列优势,目前已在开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛应用。可以肯定, 随着人们对节能减排认识的进一步深化,VDMOS为主要器件的开关电源***必将显示更广阔的应用前景。
由于便携式设备及无线通信对功耗要求越来越低,因而减小导通电阻、降低功耗是VDMOS研发的首要任务。对于VDMOS型功率器件, 获得足够高的漏源击穿电压(BV)和尽可能低的导通电阻(R on)是设计中需要同时考虑的两个主要方面。对于耐压高的MOS 器件, Ron主要由外延区电阻决定。外延层愈厚, 电阻率越高, 击穿电压也愈高, 同时导通电阻也越大。因此, 功率MOS 器件存在击穿电压与导通电阻的矛盾, 二者都主要取决于外延区参数(厚度和掺杂浓度)。
现在VDMOS芯片的加工,都是采用均匀外延技术。中压系列VDMOS芯片,不同导通电流规格之间是差别在于导通电阻的差别,不同的规格是依靠芯片面积的变化实现导通电阻的差别化。换句话说,一个电流规格对应一种导通电阻规范值,相应的对应一个芯片面积。
常规VDMOS工艺流程如图1所示,主要工艺步骤为:
1)投料;
2)均匀外延(epi)生长;
3)场氧化;
4)有源区刻蚀;
5)高浓度P+(硼)注入,推结深;
6)磷注入,推结深;
7)栅氧化,长800-1100A的氧化层;
8)多晶硅栅极淀积和掺杂;
9)PWELL(P阱)硼注入,推结深;
10)源极N+的砷注入,推结深;
11)接触孔刻蚀;
12)蒸铝,腐蚀铝;
13)背面减薄,背面背银。
目前关于优化VDMOS外延的理论已经有不少研究,结论都是缓变掺杂为最佳。但是在实际加工中,缓变掺杂外延技术不易实现,所以到目前为止,还没有实用性的优化外延工艺用于生产制造中。本发明根据VDMOS的理论原理,结合外延工艺的实际过程,通过外延过程的分段控制,针对中压系列N型VDMOS(后文中全部指的是N型VDMOS),开发出用于大量生产中压VDMOS的复合外延的制作工艺。采用复合外延工艺做出中压系列VDMOS的实测耐压仍然有650V,但导通电阻比采用普通工艺制作的VDMOS下降了10%。
发明内容
本发明的目的通过加工复合外延,然后制作出了性能更优化的中压系列N型的垂直双扩散型场效应管工艺,该工艺具有工艺过程简单,光刻次数少,成本低,制成控制简单的优点。
本发明为实现上述目的,采用如下技术方案:
一种复合外延制作中压N型系列双扩散型场效应管的制作工艺,其工艺的具体过程如下:
(1)投料:掺砷或者掺锑衬底硅片材料,电阻率在0.03ohm.cm及以下;
(2)外延第一步:生长3-5um厚度,电阻率0.5-1.5 ohm.cm的N型外延;
(3)外延第二步:生长3-5um厚度,电阻率8-12 ohm.cm的N型外延;
(4)外延第三步:生长38-46um厚度,电阻率14-22 ohm.cm的N型外延;
(5)外延第四步,生长5-8um厚度,电阻率10-16 ohm.cm的N型外延;
(6)场氧化:生长0.8-1.2um厚度的氧化层;
(7)有源区刻蚀:将做器件的位置的氧化层腐蚀干净;
(8) 高浓度硼P+注入,推结深:注入能量40-80kev,剂量8e14-1.5e15/cm2,推结深采用1100℃-1200℃ ,80-150分钟N2加小O2(体积比0%-5.5%);
(9)磷注入,推结深:注入能量80-130kev,剂量1e12-2e12/cm2。推结深采用1100℃-1200℃, 80-150分钟N2加小O2(体积比0%-5.5%);
(10)栅氧化:氧化层厚度大约850-1200Å;
(11)多晶硅栅极淀积和掺杂:多晶淀积4000-7500Å,采用磷扩散掺杂;
(12)P阱硼注入,推结深:注入能量40-80kev,剂量2.9e13-3.9e13/cm2,推结深采用1100℃-1200℃ 80-150分钟 N2加小O2(体积比0%-5.5%);
(13)源极N+的砷注入,推结深:注入能量80-130kev,剂量5e15-1.5e16/cm2。推结深采用950℃-1000℃,150-250分钟 N2加小O2(体积比0%-5.5%);
(14)接触孔刻蚀:采用干法刻蚀干净孔内的二氧化硅,形成后面铝接触的孔;
(15)蒸铝,腐蚀铝:蒸发厚度为3-5um的金属层,形成表面电极栅极和源极;
(16)减薄背蒸:背面减薄到200-280um厚度,背面蒸发0.8-1.2um厚度银。
在这个工艺平台下,最终形成的VDMOS的纵向结构如图3所示。
这里的外延过程分为4部分,在实际加工过程中,只是简单的调整原来通用工艺的外延程序来完成。将原来的外延过程分为4部分,完全是程序上的设定,不增加任何的加工工序和步骤。
利用这个工艺平台,我们能够不增加任何额外的工序和操作,在保证耐压的基础上,将导通电阻降低10%。并且采用这种工艺制作的VDMOS管能有效抑制大电流大电场效应、在一定程度上扩宽了器件的安全工作区。导通电阻的减小,使得功耗大大降低,节省了能源,同时也极大的提高了电路的可靠性。
附图说明
图1是常规VDMOS工艺流程示意图。
图2是本发明工艺流程示意图。
图3是本发明最终形成的器件的纵向结构示意图。
具体实施方式
如图2所示一种复合外延制作中压系列垂直双扩散型场效应管的工艺,具体的实现方式如下:
1)投料:掺砷或者掺锑衬底硅片材料,电阻率在0.03ohm.cm及以下。
2)外延第一步:生长4um厚度,电阻率1 ohm.cm的N型外延。用来与高浓度衬底形成高浓度过渡区。可以降低导通电阻。
3)外延第二步:生长4um厚度,电阻率10 ohm.cm的N型外延。用来与高浓度第一部分外延形成中浓度过渡区。也可以降低导通电阻。
4)外延第三步:生长42um厚度,电阻率18 ohm.cm的N型外延。为VDMOS提供耐压层,保证VDMOS的630V以上的耐压。
5)外延第四步,生长6um厚度,电阻率14 ohm.cm的N型外延。表面略高浓度层,在除去表面Pwell的结深后,有效的厚度大约在2-3um。为VDMOS导通时提供略高浓度的导电通路,十分有效的降低VDMOS导通电阻中的挤压电阻部分。
6)场氧化:在1000℃湿氧化350分钟,生长1um厚度的氧化层,保护不做器件的部分。
7)有源区刻蚀:将做器件的位置的窗口打开。
8)高浓度P+(硼)注入,推结深:注入能量60kev,剂量1.0e15/cm2。推结深采用1150℃100分钟N2加小O2(2.5%)。形成VDMOS的表面分压环,保证耐压,具体结深可以根据耐压适当调整。
9)磷注入,推结深:注入能量120kev(千电子伏),剂量1e12/cm2。推结深采用1150℃ 120分钟 N2加小O2(2.5%)。。提高表面浓度,目的和外延的第四部分一样是为了降低VDMOS导通电阻中的挤压电阻部分。
10)栅氧化:850℃200分钟湿氧加TCA。氧化层厚度大约1100Å。
11)多晶硅栅极淀积和掺杂:栅氧后应立刻进炉管进行多晶淀积,以免表面粘污。多晶淀积6000Å,采用磷扩散掺杂。形成VDMOS的栅极。
12)PWELL(P阱)硼注入,推结深: P阱形成的是VDMOS的沟道区,调整它的浓度可以调整VDMOS的开启电压。注入能量80kev,剂量3.5e13/cm2。推结深采用1150℃ 120分钟 N2加小O2(1.5%)。。
13)源极N+的砷注入,推结深:注入能量120kev,剂量1e16/cm2。推结深采用975℃,200分钟 N2加小O2(1.5%)。。
14)接触孔刻蚀:采用干法刻蚀干净孔内的二氧化硅,形成后面铝接触的孔。
15)蒸铝,腐蚀铝:蒸发厚度为4um的铝硅铜层,形成表面电极栅极和源极。
16)减薄背蒸:背面减薄到250um厚度,背面蒸发0.9um厚度银,形成器件。
以中压系列VDMOS中的2安培规格同样的一套版图设计为例:采用普通工艺加工,耐压典型值650V,导通电阻典型值为3.8ohm;采用我们新工艺加工的芯片,耐压典型值仍然650V,导通电阻典型值为3.4ohm。导通电阻下降很明显,大约是原始的90%。导通电阻的下降,客户使用时的功耗就下降,能够有效节能,降低***温度,大大提高使用的寿命和可靠性。

Claims (1)

1.一种复合外延制作中压N型系列双扩散型场效应管的制作工艺,其工艺的具体过程如下:
(1)投料:掺砷或者掺锑衬底硅片材料,电阻率在0.03ohm.cm及以下;
(2)外延第一步:生长3-5um厚度,电阻率0.5-1.5 ohm.cm的N型外延;
(3)外延第二步:生长3-5um厚度,电阻率8-12 ohm.cm的N型外延;
(4)外延第三步:生长38-46um厚度,电阻率14-22 ohm.cm的N型外延;
(5)外延第四步,生长5-8um厚度,电阻率10-16 ohm.cm的N型外延;
(6)场氧化:生长0.8-1.2um厚度的氧化层;
(7)有源区刻蚀:将做器件的位置的氧化层腐蚀干净;
(8) 高浓度硼P+注入,推结深:注入能量40-80kev,剂量8e14-1.5e15/cm2,推结深采用1100℃-1200℃ ,80-150分钟N2加小O2,体积比0%-5.5%;
(9)磷注入,推结深:注入能量80-130kev,剂量1e12-2e12/cm2;推结深采用1100℃-1200℃, 80-150分钟,N2加小O2,体积比0%-5.5%;
(10)栅氧化:氧化层厚度大约850-1200Å;
(11)多晶硅栅极淀积和掺杂:多晶淀积4000-7500Å,采用磷扩散掺杂;
(12)P阱硼注入,推结深:注入能量40-80kev,剂量2.9e13-3.9e13/cm2,推结深采用1100℃-1200℃ 80-150分钟,N2加小O2,体积比0%-5.5%);
(13)源极N+的砷注入,推结深:注入能量80-130kev,剂量5e15-1.5e16/cm2
推结深采用950℃-1000℃,150-250分钟, N2加小O2,体积比0%-5.5%;
(14)接触孔刻蚀:采用干法刻蚀干净孔内的二氧化硅,形成后面铝接触的孔;
(15)蒸铝,腐蚀铝:蒸发厚度为3-5um的金属层,形成表面电极栅极和源极;
(16)减薄背蒸:背面减薄到200-280um厚度,背面蒸发0.8-1.2um厚度银。
CN2012101866055A 2012-06-07 2012-06-07 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺 Pending CN102709191A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101866055A CN102709191A (zh) 2012-06-07 2012-06-07 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101866055A CN102709191A (zh) 2012-06-07 2012-06-07 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺

Publications (1)

Publication Number Publication Date
CN102709191A true CN102709191A (zh) 2012-10-03

Family

ID=46901860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101866055A Pending CN102709191A (zh) 2012-06-07 2012-06-07 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺

Country Status (1)

Country Link
CN (1) CN102709191A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016058277A1 (zh) * 2014-10-15 2016-04-21 无锡华润华晶微电子有限公司 一种浅沟槽半超结vdmos器件及其制造方法
CN105869989A (zh) * 2015-01-21 2016-08-17 北大方正集团有限公司 功率器件的制备方法和功率器件
CN106935483A (zh) * 2015-12-31 2017-07-07 无锡华润华晶微电子有限公司 一种半导体芯片的清洗方法
CN107170672A (zh) * 2017-05-18 2017-09-15 上海先进半导体制造股份有限公司 Vdmos的栅氧生长方法
CN109524471A (zh) * 2018-12-26 2019-03-26 无锡浩真微电子有限公司 抗辐射功率mosfet的外延结构及制造方法
CN113690320A (zh) * 2021-10-25 2021-11-23 陕西亚成微电子股份有限公司 垂直dmosfet及其制备方法、bcd器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2103671A1 (es) * 1994-12-29 1997-09-16 Alcatel Standard Electrica Metodo de fabricacion de transistores vdmos.
CN1949480A (zh) * 2006-10-27 2007-04-18 无锡市晶源微电子有限公司 垂直双扩散型场效应管兼容常规场效应管的制作方法
CN101127327A (zh) * 2007-09-13 2008-02-20 无锡市晶源微电子有限公司 增强型和耗尽型垂直双扩散型场效应管单片集成制作工艺
CN101150069A (zh) * 2007-11-09 2008-03-26 中国电子科技集团公司第二十四研究所 低导通电阻功率vdmos晶体管的制造方法
CN101369538A (zh) * 2007-08-15 2009-02-18 北方工业大学 低导通阻抗功率场效应管vdmos的制作方法
CN101728270A (zh) * 2008-10-24 2010-06-09 北大方正集团有限公司 一种沟槽型dmos管及其制备方法
CN102479805A (zh) * 2010-11-30 2012-05-30 比亚迪股份有限公司 一种超级结半导体元件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2103671A1 (es) * 1994-12-29 1997-09-16 Alcatel Standard Electrica Metodo de fabricacion de transistores vdmos.
CN1949480A (zh) * 2006-10-27 2007-04-18 无锡市晶源微电子有限公司 垂直双扩散型场效应管兼容常规场效应管的制作方法
CN101369538A (zh) * 2007-08-15 2009-02-18 北方工业大学 低导通阻抗功率场效应管vdmos的制作方法
CN101127327A (zh) * 2007-09-13 2008-02-20 无锡市晶源微电子有限公司 增强型和耗尽型垂直双扩散型场效应管单片集成制作工艺
CN101150069A (zh) * 2007-11-09 2008-03-26 中国电子科技集团公司第二十四研究所 低导通电阻功率vdmos晶体管的制造方法
CN101728270A (zh) * 2008-10-24 2010-06-09 北大方正集团有限公司 一种沟槽型dmos管及其制备方法
CN102479805A (zh) * 2010-11-30 2012-05-30 比亚迪股份有限公司 一种超级结半导体元件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YANG YONGHUI等: "《A novel structure in reducing the on-resistance of a VDMOS》", 《JOURNAL OF SEMICONDUCTORS》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016058277A1 (zh) * 2014-10-15 2016-04-21 无锡华润华晶微电子有限公司 一种浅沟槽半超结vdmos器件及其制造方法
CN105869989A (zh) * 2015-01-21 2016-08-17 北大方正集团有限公司 功率器件的制备方法和功率器件
CN105869989B (zh) * 2015-01-21 2019-04-05 北大方正集团有限公司 功率器件的制备方法和功率器件
CN106935483A (zh) * 2015-12-31 2017-07-07 无锡华润华晶微电子有限公司 一种半导体芯片的清洗方法
CN107170672A (zh) * 2017-05-18 2017-09-15 上海先进半导体制造股份有限公司 Vdmos的栅氧生长方法
CN109524471A (zh) * 2018-12-26 2019-03-26 无锡浩真微电子有限公司 抗辐射功率mosfet的外延结构及制造方法
CN113690320A (zh) * 2021-10-25 2021-11-23 陕西亚成微电子股份有限公司 垂直dmosfet及其制备方法、bcd器件

Similar Documents

Publication Publication Date Title
CN100590850C (zh) 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法
CN100392844C (zh) 垂直双扩散型场效应管兼容常规场效应管的制作方法
CN102709191A (zh) 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN101127327A (zh) 增强型和耗尽型垂直双扩散型场效应管单片集成制作工艺
CN104409507B (zh) 低导通电阻vdmos器件及制备方法
CN107093623A (zh) 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管
CN102130153B (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法
CN107123684A (zh) 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管
CN103117302A (zh) Fs型igbt器件的背面结构
CN103337498A (zh) 一种bcd半导体器件及其制造方法
CN114050187A (zh) 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管
CN109273534A (zh) 一种新型屏蔽栅功率mos的器件
CN108538909A (zh) 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法
CN100568469C (zh) 低导通阻抗功率场效应管vdmos的制作方法
CN108565286B (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN105957894A (zh) 一种具有复合介质层结构的dmos
CN210092081U (zh) 一种恒流器件
CN210092093U (zh) 一种屏蔽栅功率mos的器件
CN110518069A (zh) 具有部分碳化硅/硅半导体材料异质结的vdmos及其制作方法
CN101834208A (zh) 一种低导通电阻的功率mos场效应管及制造方法
CN206322701U (zh) 一种带有外延调制区的半导体装置
CN209626226U (zh) 一种新型屏蔽栅功率mos的器件
CN115376923A (zh) 一种非对称沟槽型碳化硅mosfet的制造方法
CN107681001A (zh) 一种碳化硅开关器件及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121003