CN105869989B - 功率器件的制备方法和功率器件 - Google Patents
功率器件的制备方法和功率器件 Download PDFInfo
- Publication number
- CN105869989B CN105869989B CN201510031227.7A CN201510031227A CN105869989B CN 105869989 B CN105869989 B CN 105869989B CN 201510031227 A CN201510031227 A CN 201510031227A CN 105869989 B CN105869989 B CN 105869989B
- Authority
- CN
- China
- Prior art keywords
- layer
- type epitaxy
- power device
- epitaxy layer
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种功率器件的制备方法及其一种功率器件，其中，功率器件的制备方法，包括：在依次形成第一N型外延层、第二N型外延层和第三N型外延层、栅氧化层和多个硅栅结构的基片上进行P型注入，以形成P型体区，所述P型体区的底部接触所述第二N型外延层，其中，所述多个硅栅结构中的相邻硅栅结构之间的区域为主沟槽；在形成所述P型体区的所述基片上进行图形化的N型注入以形成源区；在形成所述源区的所述基片上形成介质层；在形成所述介质层的所述基片上依次对所述介质层进行图形化处理，以暴露出所述主沟槽下方的所述第三N型外延层；形成金属连接从而完成所述功率器件的制备。通过本发明的技术方案，有效提高了功率器件的击穿电压。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种功率器件的制备方法和一种功率器件。
背景技术
在相关半导体技术中，垂直双扩散场效应晶体管(Vertical Double-DiffusedMetal Oxide Semiconductor，简称VDMOS)是一种用途非常广泛的功率器件，该功率器件的漏极和源极之间是垂直设置的，使电流在功率器件内部垂直流通，增加了电流密度，从而改善了额定电流。垂直双扩散场效应晶体管最重要的性能参数就是工作损耗，而工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。
功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容、栅漏电容和源漏电容三部分。其中，栅漏电容对器件的开关损耗影响最大，而栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响。栅漏电容直接影响到器件的输入电容和开关时间，输入电容增大，从而使器件开关时间延长，进而增大开关损耗。
因此，如何设计功率器件的制作方法和结构以提高其击穿电压成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的功率器件的制备方法和一种功率器件。
有鉴于此，本发明的一方面提出了一种功率器件的制备方法，包括：在依次形成第一N型外延层、第二N型外延层和第三N型外延层、栅氧化层和多个硅栅结构的基片上进行P型注入，以形成P型体区，所述P型体区的底部接触所述第二N型外延层，其中，所述多个硅栅结构中的相邻硅栅结构之间的区域为主沟槽；在形成所述P型体区的所述基片上进行图形化的N型注入以形成源区；在形成所述源区的所述基片上形成介质层；在形成所述介质层的所述基片上依次对所述介质层进行图形化处理，以暴露出所述主沟槽下方的所述第三N型外延层；形成金属连接从而完成所述功率器件的制备。
在该技术方案中，通过采用三层外延结构的基片，增加基片顶部外延层和底部外延层的杂质浓度，降低外延中间层的杂质浓度，保持外延层总厚度和掺杂总浓度不变，有效提高了功率器件的击穿电压。
具体地，通过采用多次外延层，以及设置第一外延层的掺杂浓度小于单层外延层的掺杂浓度，功率器件的电场强度的变化更为均匀，因此，在降低导通电阻的同时提高了功率器件的击穿电压。
在上述技术方案，优选地，形成P型体区前，包括以下具体步骤：在所述基片上依次形成第一N型外延层、第二N型外延层和第三N型外延层；在所述外延层上形成所述氧化硅层；对所述氧化硅层进行图形化处理以形成所述主沟槽；去除经过图形化处理的所述氧化硅层；在去除所述氧化硅层的所述基片上形成所述栅氧化层；在所述栅氧化层上形成多晶硅层；对所述多晶硅进行图形化处理，以形成所述多个硅栅结构。
在上述技术方案，优选地，所述第一N型外延层的掺杂浓度大于所述第二N型外延层的掺杂浓度。
在上述技术方案，优选地，所述第三N型外延层的掺杂浓度大于所述第二N型外延层的掺杂浓度。
在上述技术方案，优选地，所述第一N型外延层的厚度小于所述第二N型外延层的厚度。
在上述技术方案，优选地，所述第三N型外延层的厚度小于所述第二N型外延层的厚度。
在上述技术方案，优选地，所述第一N型外延层的厚度小于所述第三N型外延层的厚度。
在上述技术方案，优选地，第一N型外延层的掺杂浓度、第二N型外延层的掺杂浓度和第三N型外延层的掺杂浓度均高于所述基片的掺杂浓度。
在上述技术方案，优选地，所述图形化处理的工艺为干法刻蚀工艺和/或湿法刻蚀工艺。
本发明的第二方面提出了一种功率器件，所述功率器件采用如上述技术方案中任一项所述的功率器件的制备方法制备而成。
通过以上技术方案，通过采用三层外延结构的基片，增加基片顶部外延层和底部外延层的杂质浓度，降低外延中间层的杂质浓度，保持外延层总厚度和掺杂总浓度不变，有效提高了功率器件的击穿电压。
附图说明
图1示出了根据本发明的一个实施例的功率器件的制备方法的示意流程图；
图2示出了根据本发明的另一个实施例的功率器件的制备方法的示意流程图；
图3示出了根据本发明的实施例的功率器件的基片的剖面示意图；
图4示出了根据本发明的实施例的功率器件的剖面示意图；
图5示出了根据本发明的功率器件的电学特性图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的一个实施例的功率器件的制备方法的示意流程图。
如图1所示，根据本发明的实施例的一种功率器件的制备方法，包括：步骤102，在依次形成第一N型外延层、第二N型外延层和第三N型外延层、栅氧化层和多个硅栅结构的基片上进行P型注入，以形成P型体区，所述P型体区的底部接触所述第二N型外延层，其中，所述多个硅栅结构中的相邻硅栅结构之间的区域为主沟槽；步骤104，在形成所述P型体区的所述基片上进行图形化的N型注入以形成源区；步骤106，在形成所述源区的所述基片上形成介质层；步骤108，在形成所述介质层的所述基片上依次对所述介质层进行图形化处理，以暴露出所述主沟槽下方的所述第三N型外延层；步骤110，形成金属连接从而完成所述功率器件的制备。
在该技术方案中，通过采用三层外延结构的基片，增加基片顶部外延层和底部外延层的杂质浓度，降低外延中间层的杂质浓度，保持外延层总厚度和掺杂总浓度不变，有效提高了功率器件的击穿电压。
具体地，通过采用多次外延层，以及设置第一外延层的掺杂浓度小于单层外延层的掺杂浓度，功率器件的电场强度的变化更为均匀，因此，在降低导通电阻的同时提高了功率器件的击穿电压。
在上述技术方案，优选地，形成P型体区前，包括以下具体步骤：在所述基片上依次形成第一N型外延层、第二N型外延层和第三N型外延层；在所述外延层上形成所述氧化硅层；对所述氧化硅层进行图形化处理以形成所述主沟槽；去除经过图形化处理的所述氧化硅层；在去除所述氧化硅层的所述基片上形成所述栅氧化层；在所述栅氧化层上形成多晶硅层；对所述多晶硅进行图形化处理，以形成所述多个硅栅结构。
在上述技术方案，优选地，所述第一N型外延层的掺杂浓度大于所述第二N型外延层的掺杂浓度。
在上述技术方案，优选地，所述第三N型外延层的掺杂浓度大于所述第二N型外延层的掺杂浓度。
在上述技术方案，优选地，所述第一N型外延层的厚度小于所述第二N型外延层的厚度。
在上述技术方案，优选地，所述第三N型外延层的厚度小于所述第二N型外延层的厚度。
在上述技术方案，优选地，所述第一N型外延层的厚度小于所述第三N型外延层的厚度。
在上述技术方案，优选地，第一N型外延层的掺杂浓度、第二N型外延层的掺杂浓度和第三N型外延层的掺杂浓度均高于所述基片的掺杂浓度。
在上述技术方案，优选地，所述图形化处理的工艺为干法刻蚀工艺和/或湿法刻蚀工艺。
如图2所示，根据本发明的实施例的另一种功率器件的制备方法，包括：步骤202，生长场氧化层，定义有源区；步骤204，定义沟槽刻蚀区，刻蚀形成沟槽；步骤206，生长牺牲氧化层，去除牺牲氧化层，形成栅氧化层；步骤208，制备多晶硅层，刻蚀多晶硅层；步骤210，P型体区注入和退火；步骤212，源区注入区域定义，源区注入，退火；步骤214，制备介质层；步骤216，定义接触孔区域，刻蚀，注入，退火；步骤218，金属化，钝化。
经过图2至图4的制备方法后的功率器件的结构包括：1N型基片，2第一N型外延层，3第二N型外延层，4体区，5源区，6栅极。
经过图2至图4的制备方法后的功率器件的击穿电压分布如图5所示。
以上结合附图详细说明了本发明的技术方案，考虑到如何设计功率器件的制作方法和结构以提高其击穿电压的技术问题。因此，本发明提出了一种新的功率器件的制备方法和一种功率器件，通过采用三层外延结构的基片，增加基片顶部外延层和底部外延层的杂质浓度，降低外延中间层的杂质浓度，保持外延层总厚度和掺杂总浓度不变，有效提高了功率器件的击穿电压。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种功率器件的制备方法，其特征在于，包括：
在依次形成第一N型外延层、第二N型外延层和第三N型外延层、栅氧化层和多个硅栅结构的基片上进行P型注入，以形成P型体区，所述P型体区的底部接触所述第二N型外延层，其中，所述多个硅栅结构中的相邻硅栅结构之间的区域为主沟槽；
在形成所述P型体区的所述基片上进行图形化的N型注入以形成源区；
在形成所述源区的所述基片上形成介质层；
在形成所述介质层的所述基片上依次对所述介质层进行图形化处理，以暴露出所述主沟槽下方的所述第三N型外延层；
形成金属连接从而完成所述功率器件的制备。
2.根据权利要求1所述的功率器件的制备方法，其特征在于，形成P型体区前，包括以下具体步骤：
在所述基片上依次形成第一N型外延层、第二N型外延层和第三N型外延层；
在所述外延层上形成氧化硅层；
对所述氧化硅层进行图形化处理以形成所述主沟槽；
去除经过图形化处理的所述氧化硅层；
在去除所述氧化硅层的所述基片上形成所述栅氧化层；
在所述栅氧化层上形成多晶硅层；
对所述多晶硅进行图形化处理，以形成所述多个硅栅结构。
3.根据权利要求2所述的功率器件的制备方法，其特征在于，所述第一N型外延层的掺杂浓度大于所述第二N型外延层的掺杂浓度。
4.根据权利要求3所述的功率器件的制备方法，其特征在于，所述第三N型外延层的掺杂浓度大于所述第二N型外延层的掺杂浓度。
5.根据权利要求4所述的功率器件的制备方法，其特征在于，所述第一N型外延层的厚度小于所述第二N型外延层的厚度。
6.根据权利要求5所述的功率器件的制备方法，其特征在于，所述第三N型外延层的厚度小于所述第二N型外延层的厚度。
7.根据权利要求6所述的功率器件的制备方法，其特征在于，所述第一N型外延层的厚度小于所述第三N型外延层的厚度。
8.根据权利要求1至7中任一项所述的功率器件的制备方法，其特征在于，第一N型外延层的掺杂浓度、第二N型外延层的掺杂浓度和第三N型外延层的掺杂浓度均高于所述基片的掺杂浓度。
9.根据权利要求1至7中任一项所述的功率器件的制备方法，其特征在于，所述图形化处理的工艺为干法刻蚀工艺和/或湿法刻蚀工艺。
10.一种功率器件，其特征在于，所述功率器件采用如权利要求1至9中任一项所述的功率器件的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510031227.7A CN105869989B (zh) | 2015-01-21 | 2015-01-21 | 功率器件的制备方法和功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510031227.7A CN105869989B (zh) | 2015-01-21 | 2015-01-21 | 功率器件的制备方法和功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105869989A CN105869989A (zh) | 2016-08-17 |
| CN105869989B true CN105869989B (zh) | 2019-04-05 |
Family
ID=56623145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510031227.7A Active CN105869989B (zh) | 2015-01-21 | 2015-01-21 | 功率器件的制备方法和功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105869989B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586798B1 (en) * | 1998-12-09 | 2003-07-01 | Stmicroelectronics S.R.L. | High voltage MOS-gated power device |
| CN1729577A (zh) * | 2002-12-20 | 2006-02-01 | 克里公司 | 碳化硅功率mos场效应晶体管及制造方法 |
| CN102709191A (zh) * | 2012-06-07 | 2012-10-03 | 无锡市晶源微电子有限公司 | 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺 |
| CN103022123A (zh) * | 2011-09-21 | 2013-04-03 | 上海华虹Nec电子有限公司 | 超级结半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591908A (zh) * | 2003-08-18 | 2005-03-09 | 谢福淵 | 低正向导通电压降、高反向阻断电压的结势垒萧特基器件 |
-
2015
- 2015-01-21 CN CN201510031227.7A patent/CN105869989B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586798B1 (en) * | 1998-12-09 | 2003-07-01 | Stmicroelectronics S.R.L. | High voltage MOS-gated power device |
| CN1729577A (zh) * | 2002-12-20 | 2006-02-01 | 克里公司 | 碳化硅功率mos场效应晶体管及制造方法 |
| CN103022123A (zh) * | 2011-09-21 | 2013-04-03 | 上海华虹Nec电子有限公司 | 超级结半导体器件及其制造方法 |
| CN102709191A (zh) * | 2012-06-07 | 2012-10-03 | 无锡市晶源微电子有限公司 | 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105869989A (zh) | 2016-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8575015B2 (en) | Lateral trench mosfet having a field plate | |
| TWI458097B (zh) | 溝渠式閘極金氧半場效電晶體及其製造方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| JP2017005140A (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
| JP2014135494A (ja) | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 | |
| JP2018505566A (ja) | 半導体超接合パワーデバイス及びその製造方法 | |
| WO2019228069A1 (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| CN102610641B (zh) | 高压ldmos器件及其制造方法 | |
| CN103681322A (zh) | 一种功率半导体器件及其制备方法 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN103390545A (zh) | 改善沟槽型nmos漏源击穿电压的方法及其结构 | |
| TW201622150A (zh) | 半導體元件、終端結構及其製造方法 | |
| CN104409334A (zh) | 一种超结器件的制备方法 | |
| CN103579003A (zh) | 一种制作超结mosfet的方法 | |
| CN104253050A (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN207896095U (zh) | 一种双通道变掺杂ldmos器件 | |
| CN105869989B (zh) | 功率器件的制备方法和功率器件 | |
| CN109461769A (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN106449759B (zh) | 隔离型ldmos结构及其制造方法 | |
| CN103094124B (zh) | 高压结型场效应管的结构及制造方法 | |
| CN112951715B (zh) | 沟槽栅结构及沟槽型场效应晶体管结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |