CN100568469C - 低导通阻抗功率场效应管vdmos的制作方法 - Google Patents

低导通阻抗功率场效应管vdmos的制作方法 Download PDF

Info

Publication number
CN100568469C
CN100568469C CNB2007101203018A CN200710120301A CN100568469C CN 100568469 C CN100568469 C CN 100568469C CN B2007101203018 A CNB2007101203018 A CN B2007101203018A CN 200710120301 A CN200710120301 A CN 200710120301A CN 100568469 C CN100568469 C CN 100568469C
Authority
CN
China
Prior art keywords
minute
epitaxial loayer
low
temperature
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101203018A
Other languages
English (en)
Other versions
CN101369538A (zh
Inventor
姜岩峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanxi Yongchang Technology Group Co., Ltd
Original Assignee
North China University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North China University of Technology filed Critical North China University of Technology
Priority to CNB2007101203018A priority Critical patent/CN100568469C/zh
Publication of CN101369538A publication Critical patent/CN101369538A/zh
Application granted granted Critical
Publication of CN100568469C publication Critical patent/CN100568469C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种低导通阻抗功率场效应管VDMOS的制作方法，包括步骤：A、在硅基层上生长外延层；B、在外延层上生长场氧化层；C、向外延层中进行离子注入；D、淀积栅氧化层及多晶硅层。在外延层上生长场氧化层后，有一个向外延层中进行离子注入的工艺，既能降低外延层的掺杂浓度实现高击穿电压，又能降低导通电阻。

Description

低导通阻抗功率场效应管VDMOS的制作方法
技术领域
本发明涉及一种半导体加工工艺，尤其涉及一种低导通阻抗功率场效应管VDMOS的制作方法。
背景技术
目前，MOS(功率场效应晶体管)尤其是VDMOS(垂直双扩散功率场效应晶体管)器件以其很大的输入阻抗、高的开关速度、电压控制、热稳定性好等一系列独特特点，在开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛应用。
对于VDMOS等MOS型功率器件，获得足够高的BVPT(漏源击穿电压)和尽可能低的Ron(导通电阻)是设计中需要同时考虑的两个主要方面。对于耐压高的MOS器件，Ron主要由外延区电阻决定。外延层愈厚，电阻率越高，击穿电压也愈高，同时导通电阻也越大。因此，功率MOS器件存在击穿电压与导通电阻的矛盾。
如图1、图2所示，现有技术中，VDMOS包括N型VDMOS和P型VDMOS，两者结构类似，仅仅是导电类型相反。其显著特点是源极与漏极分别做在芯片的两面，形成垂直导电通道，多个单胞并联实现大功率。
以N型VDMOS为例，其制作工艺是在N+衬底<100>晶向上生长N-高阻外延层，外延层的厚度及掺杂浓度直接决定VDMOS的击穿电压，VDMOS制作过程是在外延层上采用平面自对准双扩散工艺，以此在水平方向形成与MOS结构相同的多子导电沟道，沟道长度一般只有1～2μm。当栅源电压VGS大于器件的开启电压Vth时，水平沟道表面形成强反型层，器件导通，当小于开启电压时，存在导电沟道，器件断开。改变栅压的大小，可以控制漏极电流的大小。为了实现高压，必须降低外延层的掺杂浓度，但会引起导通电阻的增大，因此，功率MOS器件存在击穿电压与导通电阻的矛盾。
发明内容
本发明的目的是提供一种既能降低外延层的掺杂浓度实现高击穿电压，又能降低导通电阻的低导通阻抗功率场效应管VDMOS的制作方法。
本发明的目的是通过以下技术方案实现的：
本发明的低导通阻抗功率场效应管VDMOS的制作方法，包括步骤：
A、在硅基层上生长外延层；
B、在外延层上生长场氧化层；
C、向外延层中进行离子注入；
D、淀积栅氧化层及多晶硅层。
由上述本发明提供的技术方案可以看出，本发明所述的低导通阻抗功率场效应管VDMOS的制作方法，由于在外延层上生长场氧化层后，有一个向外延层中进行离子注入的工艺，既能降低外延层的掺杂浓度实现高击穿电压，又能降低导通电阻。
附图说明
图1为现有技术中N型VDMOS的结构示意图；
图2为现有技术中P型VDMOS的结构示意图；
图3为本发明的VDMOS的关态耐压曲线示意图。
具体实施方式
本发明的低导通阻抗功率场效应管VDMOS的制作方法，其较佳的具体实施方式是，包括
步骤1、在硅基层上生长外延层，所述的硅基层可以为N型硅基层，所述的外延层为N型外延层；可以为N型硅基层，所述的外延层为N型外延层。
以N型硅基层为例：
步骤2、在外延层上生长场氧化层：首先在外延层上进行干法氧化，然后进行湿法氧化，再进行干法氧化，最终生成的场氧化层的厚度为9000-11000A，一般在10000A左右。
生长场氧化层的工艺温度范围为750℃-1100℃。
首先由低温升至高温，升温时间为96分钟左右，可以是86-106分钟，并维持高温时间120-140分钟，一般是130分钟左右。然后再降至低温，降温时间为25分钟左右，可以是15-35分钟。
其中，所述湿法氧化的时间为55-75分钟，一般为65分钟左右。
具体是先用干法氧化几分钟，然后长时间湿法氧化，最后再干法氧化。干法氧化生成的氧化层质量好，但速度慢；湿法氧化生成速度快，质量差一点。使用这样的淀积方法可以得到速度与质量折中的场氧层。
步骤3、向外延层中进行离子注入，可以为硼离子或磷离子或其它需要的离子。这部分普注能够有效的降低导通电阻，但注入浓度不能过高，否则将引起PN结的穿通。
步骤4、淀积栅氧化层及多晶硅层：淀积栅氧化层时采用干法氧化，其工艺温度范围为750℃-1000℃。
首先由低温升至高温，并维持高温时间70分钟左右，可以是60-80分钟，然后再降至低温，其中升温时间为70分钟左右，可以为60-80分钟，降温时间为156分钟左右，可以为146-166分钟。用Tsuprem4模拟生成栅氧化层的厚度为490A左右，可以为480-500A。
这一步可以生长高质量的栅氧化层，同时使前一步注入的等离子体实现再分布。并对淀积的多晶硅层进行光刻，刻蚀出多晶硅图形，然后对多晶硅进行一定的磷掺杂，降低多晶硅电阻。
步骤4之后还可以包括
步骤5、进行自对准双扩散工艺：在多晶硅层上开窗口，然后通过窗口向外延层中进行硼注入，并进行推阱。推阱的具体过程是指在高温下使被注入的硼扩散，其工艺温度范围为800℃--1050℃，首先由低温升至高温，并维持高温时间600分钟左右，可以为590-610分钟，然后再降至低温，其中升温时间为140分钟左右，可以为130-150分钟，降温时间为110分钟左右，可以为100-120分钟。推阱后用Tsuprem4提取Pbody(P体区)结深为2.64um.
之后，再注入磷，并进行退火氧化处理。由这两次扩散形成的横向结深之差可精确控制沟道的长度。
然后，再刻接触孔，并做ARSENIC(锌)注入，减小接触孔的电阻防止穿通。再淀积金属等。
如图3所示，可以看出，该器件能够承受的击穿电压在35V以上，能够用于板级电源的应用中；该图中横坐标表示源漏极间所加的电压，纵坐标表示源漏极之间流过的电流，可以看出，当电压为20V时，流过的电流为4.5安培，表示该器件整体导通阻抗非常低。本发明所述的低导通阻抗功率场效应管VDMOS的制作方法，由于在外延层上生长场氧化层后，有一个向外延层中进行离子注入的工艺，既能降低外延层的掺杂浓度实现高击穿电压，又能降低导通电阻。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (5)

1、一种低导通阻抗功率场效应管VDMOS的制作方法，其特征在于，包括步骤：
A、在硅基层上生长外延层；
B、在外延层上生长场氧化层；
C、向外延层中进行离子注入；
D、淀积栅氧化层及多晶硅层；
所述的步骤B包括，首先在外延层上进行干法氧化，然后进行湿法氧化，再进行干法氧化，最终生成的场氧化层的厚度为9000-11000A；
所述的步骤B中，生长场氧化层的工艺温度范围为750℃-1100℃，首先由低温升至高温，并维持时间120-140分钟，然后再降至低温，其中升温时间为86-106分钟，降温时间为15-35分钟，其中，所述湿法氧化的时间为55-75分钟；
所述的步骤D中，淀积栅氧化层时采用干法氧化，其工艺温度范围为750℃-1000℃，首先由低温升至高温，并维持时间60-80分钟，然后再降至低温，其中升温时间为60-80分钟，降温时间为146-166分钟，生成栅氧化层的厚度为480-500A。
2、根据权利要求1所述的低导通阻抗功率场效应管VDMOS的制作方法，其特征在于，所述的步骤A中，所述的硅基层为N型硅基层；所述的外延层为N型外延层。
3、根据权利要求1所述的低导通阻抗功率场效应管VDMOS的制作方法，其特征在于，所述的步骤C中，所注入的离子为硼离子。
4、根据权利要求1所述的低导通阻抗功率场效应管VDMOS的制作方法，其特征在于，所述的步骤D之后还包括步骤：
E、进行自对准双扩散工艺：在多晶硅层上开窗口，然后通过窗口向外延层中进行硼注入，并进行推阱；
之后，再注入磷，并进行退火氧化处理。
5、根据权利要求4所述的低导通阻抗功率场效应管VDMOS的制作方法，其特征在于，所述的推阱指在高温下使被注入的硼扩散，其工艺温度范围为800℃--1050℃，首先由低温升至高温，并维持时间590-610分钟，然后再降至低温，其中升温时间为130-150分钟，降温时间为100-120分钟。
CNB2007101203018A 2007-08-15 2007-08-15 低导通阻抗功率场效应管vdmos的制作方法 Active CN100568469C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101203018A CN100568469C (zh) 2007-08-15 2007-08-15 低导通阻抗功率场效应管vdmos的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101203018A CN100568469C (zh) 2007-08-15 2007-08-15 低导通阻抗功率场效应管vdmos的制作方法

Publications (2)

Publication Number Publication Date
CN101369538A CN101369538A (zh) 2009-02-18
CN100568469C true CN100568469C (zh) 2009-12-09

Family

ID=40413284

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101203018A Active CN100568469C (zh) 2007-08-15 2007-08-15 低导通阻抗功率场效应管vdmos的制作方法

Country Status (1)

Country Link
CN (1) CN100568469C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673673B (zh) * 2009-09-22 2013-02-27 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
CN102543694A (zh) * 2012-01-06 2012-07-04 上海先进半导体制造股份有限公司 Bcd器件的高温推阱工艺
CN102709191A (zh) * 2012-06-07 2012-10-03 无锡市晶源微电子有限公司 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺
CN104112709A (zh) * 2013-04-19 2014-10-22 哈尔滨工大华生电子有限公司 一种rc滤波器制造工艺
CN105097540B (zh) * 2014-05-21 2018-07-24 北大方正集团有限公司 平面vdmos器件的制造方法
CN105529262A (zh) * 2014-09-29 2016-04-27 无锡华润华晶微电子有限公司 一种垂直双扩散金属氧化物半导体场效应管及其制作方法

Also Published As

Publication number Publication date
CN101369538A (zh) 2009-02-18

Similar Documents

Publication Publication Date Title
CN102903746B (zh) 一种大电流密度的横向超薄绝缘栅双极型晶体管
CN103477439B (zh) 半导体装置及其制造方法
CN101777514B (zh) 一种沟槽型半导体功率器件及其制备方法
CN100590850C (zh) 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法
CN103632974B (zh) P型ldmos表面沟道器件提高面内均匀性的制造方法
CN100568469C (zh) 低导通阻抗功率场效应管vdmos的制作方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN102760754B (zh) 耗尽型vdmos及其制造方法
CN105047721A (zh) 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法
CN102938413A (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN104409507B (zh) 低导通电阻vdmos器件及制备方法
CN102130153B (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法
CN103985746A (zh) 沟槽型igbt器件及其制造方法
CN102709191A (zh) 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺
CN104617045A (zh) 沟槽栅功率器件的制造方法
CN105990152B (zh) 一种vdmos器件及其制作方法
CN203871337U (zh) 沟槽型igbt器件
CN106057902A (zh) 一种高性能mosfet及其制造方法
CN114203823A (zh) 一种金属氧化物半导体型场效应管及其制作方法
CN103426760A (zh) P型ldmos表面沟道器件的制造工艺
CN105097508A (zh) 电荷存储型igbt的制造方法
CN102931216B (zh) 集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法
CN201904340U (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管
CN112053957A (zh) 一种沟槽mosfet的制作方法
CN107393955B (zh) 一种高效率高可靠度的碳化硅mos管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING CHIPONE TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: NORTH CHINA UNIVERSITY OF TECHNOLOGY

Effective date: 20100706

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100041 NO.5, JINYUANZHUANG, SHIJINGSHAN DISTRICT, BEIJING TO: 100191 503, LIANGZIYINZUO TOWER, NO.23, ZHICHUN ROAD, HAIDIAN DISTRICT, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20100706

Address after: 100191 quantum Ginza 23, Zhichun Road, Beijing, Haidian District 503

Patentee after: Beijing Jichuang Northern Technology Co.,Ltd.

Address before: 100041 Beijing City, Shijingshan District Jin Yuan Zhuang No. 5

Patentee before: Beifang Polytechnic Univ.

Effective date of registration: 20100706

Address after: 100191 quantum Ginza 23, Zhichun Road, Beijing, Haidian District 503

Patentee after: Beijing Jichuang Northern Technology Co.,Ltd.

Address before: 100041 Beijing City, Shijingshan District Jin Yuan Zhuang No. 5

Patentee before: Beifang Polytechnic Univ.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 100088, No. 31, Third Ring Road, 4 North, building 13, Beijing

Patentee after: Beijing Jichuang Northern Technology Co.,Ltd.

Address before: 100191 quantum Ginza 23, Zhichun Road, Beijing, Haidian District 503

Patentee before: Beijing Jichuang Northern Technology Co.,Ltd.

Address after: 100088, No. 31, Third Ring Road, 4 North, building 13, Beijing

Patentee after: Beijing Jichuang Northern Technology Co.,Ltd.

Address before: 100191 quantum Ginza 23, Zhichun Road, Beijing, Haidian District 503

Patentee before: Beijing Jichuang Northern Technology Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SHANXI YONGCHANG TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: CHIPONE TECHNOLOGY BEIJING CO., LTD.

Effective date: 20140716

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100088 HAIDIAN, BEIJING TO: 037200 SHUOZHOU, SHAANXI PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20140716

Address after: 037200 Liang Wei Industrial Park, Youyu County, Shanxi, Shuozhou

Patentee after: SHANXI YONGCHANG TECHNOLOGY CO., LTD.

Address before: 100088, No. 31, Third Ring Road, 4 North, building 13, Beijing

Patentee before: Beijing Jichuang Northern Technology Co.,Ltd.

Effective date of registration: 20140716

Address after: 037200 Liang Wei Industrial Park, Youyu County, Shanxi, Shuozhou

Patentee after: SHANXI YONGCHANG TECHNOLOGY CO., LTD.

Address before: 100088, No. 31, Third Ring Road, 4 North, building 13, Beijing

Patentee before: Beijing Jichuang Northern Technology Co.,Ltd.

DD01 Delivery of document by public notice

Addressee: Yang Tengfei

Document name: Notification of Passing Examination on Formalities

Addressee: Yang Tengfei

Document name: Notification of Passing Examination on Formalities

CP01 Change in the name or title of a patent holder

Address after: 037200 Liang Wei Industrial Park, Youyu County, Shanxi, Shuozhou

Patentee after: Shanxi Yongchang Technology Group Co., Ltd

Address before: 037200 Liang Wei Industrial Park, Youyu County, Shanxi, Shuozhou

Patentee before: SHANXI YONGCHANG TECHNOLOGY Co.,Ltd.

CP01 Change in the name or title of a patent holder
DD01 Delivery of document by public notice
DD01 Delivery of document by public notice

Addressee: Liu Jiping

Document name: Notification of Passing Examination on Formalities