CN101834208A - 一种低导通电阻的功率mos场效应管及制造方法 - Google Patents
一种低导通电阻的功率mos场效应管及制造方法 Download PDFInfo
- Publication number
- CN101834208A CN101834208A CN 201010160708 CN201010160708A CN101834208A CN 101834208 A CN101834208 A CN 101834208A CN 201010160708 CN201010160708 CN 201010160708 CN 201010160708 A CN201010160708 A CN 201010160708A CN 101834208 A CN101834208 A CN 101834208A
- Authority
- CN
- China
- Prior art keywords
- layer
- conduction type
- silicon
- oxide layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种低导通电阻的功率MOS场效应管及制造方法，包括：位于硅片背面第一导电类型的衬底层；位于所述第一导电类型衬底层上方第一导电类型的外延层；位于所述外延层上方的第二导电类型的阱层；穿过所述阱层并伸入外延层内的沟槽，该沟槽内为填充物，该填充物为第二导电类型多晶硅或第二导电类型多晶硅层与氧化硅层的混合层或第二导电类型单晶硅或第二导电类型单晶硅层与氧化硅层的混合层并经推结形成第二导电类型的沟槽区；所述沟槽区与所述外延层之间设有第二导电类型扩散区；在所述阱层上部内且位于所述沟槽区周边的第一导电类型的源极区。本发明可降低功率MOS场效应管的导通电阻，改善功率MOS场效应管的反向恢复时间。
Description
技术领域
本发明涉及功率MOSFET(metal-oxide-semiconductor field effect transistor金属氧化物半导体场效应晶体管)场效应管及其制造方法，特别涉及一种低导通电阻功率MOSFET场效应管及其制造方法。
背景技术
在功率MOSFET场效应管的性能指标中，导通电阻(Rdson)是一个非常重要的参数，它的大小直接关系到器件的能量损耗大小，而且随着器件尺寸的缩小，导通电阻(Rdson)重要性就更突出，导通电阻(Rdson)变大时，器件的通态损耗相应的增加。在传统的功率MOSFET器件中，尤其是高压器件，导通电阻主要由器件的外延层厚度和浓度决定，器件的导通电阻和耐压间存在着trade off关系，即Ron，sp＝5.93×10-9BV2.5，随着耐压的升高，导通电阻迅速增加，要求器件的外延层厚度和电阻率也在增加，因此在减小导通电阻成为一种不可能的事情.
但是，随着市场竞争的加剧，对半导体器件制造成本控制的要求也越来越高，如何在不增加制造成本的前提下，提高器件性能(如特征导通电阻(Specific Rdson)、AC参数、DC参数等)是企业和生产厂商的努力方向，因此能否设计和制造出一种低成本和高性能的功率MOSFET场效应管器件是相关企业所面临的最主要问题。
发明内容
本发明目的是提供一种低导通电阻的功率MOS场效应管及制造方法，可降低功率MOS场效应管的导通电阻，改善功率MOS场效应管的反向恢复时间。
为达到上述目的，本发明采用的第一技术方案是：
一种低导通电阻的功率MOS场效应管，包括：
位于硅片背面第一导电类型的衬底层；位于所述第一导电类型衬底层上方第一导电类型的外延层；位于所述外延层内上部的第二导电类型的阱层；穿过所述阱层并延伸至外延层内的沟槽，该沟槽内为填充物，该填充物为第二导电类型多晶硅或第二导电类型多晶硅层与氧化硅层的混合层或第二导电类型单晶硅或第二导电类型单晶硅层与氧化硅层的混合层并经推结形成第二导电类型的沟槽区；所述沟槽区与所述外延层之间设有第二导电类型扩散区；在所述阱层上部内且位于所述沟槽区周边的第一导电类型的源极区，该源极区与外延层之间阱层区域作为沟道区，该沟道区和所述外延层上设有栅氧化层和位于栅氧化层上方作为栅极的导电多晶硅层。
上述技术方案中的有关内容解释如下：
1、上述方案中，所述导电多晶硅层上表面和侧壁覆有绝缘介质层，并在该绝缘介质层设有通孔，该通孔内和源极区及沟槽区上表面均覆有金属层，分别实现导电多晶硅层和源极区(6)的电性连接。
2、上述方案中，所述沟槽深度与第一导电类型的外延层厚度之比在0.25～0.8之间的范围。
3、上述方案中，所述第二导电类型多晶硅与氧化层混合层，该第二导电类型多晶硅层位于所述沟槽内壁，此氧化硅层位于第二导电类型多晶硅层内壁；第二导电类型单晶硅层与氧化硅层混合层，该第二导电类型单晶硅层位于所述沟槽内壁，此氧化硅层位于第二导电类型单晶硅层内壁。
为达到上述目的，本发明采用的第二技术方案是：
一种低导通电阻的功率MOS场效应管的制造方法，
该方法包括下列工艺步骤：
步骤一、提供第一导电类型的具有两个相对主面的半导体硅片；
步骤二、于第一主面上形成氧化层，选择性掩蔽该氧化层，刻蚀该氧化层以形成硬掩膜氧化层；
步骤三、以所述硬掩膜氧化层为掩蔽层，刻蚀所述第一主面形成深沟槽；
步骤四、于深沟槽内形成具有第二导电类型多晶硅或第二导电类型多晶硅层与氧化硅层的混合层或第二导电类型单晶硅或第二导电类型单晶硅层与氧化硅层的混合层，并通过推结形成第二导电类型的沟槽区；
步骤五、于半导体硅片上表面形成栅氧化硅层；
步骤六、在所述栅氧化硅层上表面形成导电多晶硅层，选择性掩蔽该导电多晶硅层，刻蚀所述栅氧化硅层和导电多晶硅层，形成栅极；
步骤七、以导电多晶硅作为自对准阻挡层，对第一主面进行第二导电类型杂质离子注入，并通过推结形成第二导电类型的阱层；
步骤八、以光刻胶作为掩蔽层，对第一主面进行第一导电类型杂质离子注入，并通过推结形成第一导电类型的源极区，该第一导电类型的源极区位于所述第二导电类型的阱层上表面内；
步骤九、在半导体硅片上表面淀积绝缘介质层；
步骤十、在绝缘介质层上作选择性的掩蔽并腐蚀，从而分别在导电多晶硅和第一导电类型的源极区上表面形成通孔；
步骤十一、淀积金属层，该金属层与导电多晶硅和第一导电类型的源极区接触，形成源极接触区及栅极接触区。
本发明工作原理是：通过在阱层P-well下面以及外延层内刻蚀沟槽并在该沟槽内填充第二导电类型的填充物，从而形成P-pillar层来保持器件的耐压性能，降低器件的导通电阻，或保持器件的导通电阻，减小芯片面积，从而降低器件的成本。本发明方法适用于N或P型沟槽式功率MOSFET场效应管和N或P型平面式功率MOSFET场效应管，同时也适用于沟槽式或平面式绝缘栅双极晶体管(IGBT)，比如穿通型(PT型)、非穿通型(NPT型)和场截止型(FS型)，也适用与SBD器件。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1、本发明在具有第一导电类型的外延层内刻蚀沟槽并在该沟槽内填充第二导电类型的填充物，从而形成P-pillar层，其深度与外延层厚度比在0.25～0.8范围内，P-pillar层在反向低电压时完全耗尽，与外延层共同组成电压支持层，主要利用电荷补偿原理，来维持器件的反向耐压，同时P-pillar层的深度与外延层厚度比在0.25～0.8范围内变化，可以通过调整P-pillar层的深度来减少制造工艺的难度，可控制性好。
2、本发明在制造方法上采用挖深沟槽工艺后，对深沟槽内进行单晶硅及氧化物或多晶硅与氧化物的复合层填充，这样的制造工艺简单，只需要一次光刻就能完成P-pillar层的形成，而现有的多层外延制造工艺需要6-7次光刻，工艺复杂，成本高，而本发明的制造方法另一个好处是能减少器件的漏电流，现有技术只用单晶硅或多晶硅填充深沟槽时，由于工艺控制不好，会在填充过程中形成空洞，而空洞的存在，使器件的漏电流增加，与无空洞的器件相比，漏电流增加100倍左右，而本发明采用单晶硅及氧化物或多晶硅与氧化物的复合层填充方法，可以有效的避免空洞的产生，减少漏电流。
3、本发明能使器件的反向恢复时间得到充分的改善，主要是P-pillar层的深度可以根据器件性能做调整，使器件的耐压分别由作为超结部分的P-pillar层和作为非超结部分的外延层共同承担，即在耐压条件下通过调整p-pillar层的浓度和深度，来改变器件中p-pillar层内空穴量，来改变反向恢复时间，反向恢复时间主要是把P型区和N型区的空穴和电子，恢复到原始状态；作为超结部分的P-pillar层的耗尽层全部耗尽后，耗尽层才逐步扩展到非超结部分的外延层内区域，直至达到最大耐压，这样使器件内寄生的二极管特性更接近传统MOS器件，具有更好的反向恢复特性，同时还可以通过调整非超结部分的浓度，而调整器件的耐压和寄生二极管的反向恢复特性。
4、本发明的器件结构，还有能扩大器件工作的安全区，增加P-pillar层后，能是器件的最大电场(Ec)下降，从而是器件的在高电压下，在漏极处的电场强度降低，使其安区工作区增加。
附图说明
附图1为本发明功率MOS场效应管结构示意图；
附图2A-2D为本发明本发明功率MOS场效应管制造方法流程图；
以上附图中，1、衬底层；2、外延层；3、阱层；4、沟槽；5、填充物；6、氧化硅层；7、第二导电类型扩散区；8、源极区；9、沟道区；10、栅氧化层；11、导电多晶硅层；12、绝缘介质层；13、通孔；14、金属层。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例一：一种低导通电阻的功率MOS场效应管，
所述功率MOS场效应管为垂直型功率MOS场效应管，包括：
位于硅片背面第一导电类型的衬底层1；位于所述第一导电类型衬底层上方第一导电类型的外延层2；位于所述外延层2内上部的第二导电类型的阱层3；穿过所述阱层3并延伸至外延层2内的沟槽4，所述沟槽4深度与第一导电类型的外延层2厚度之比在0.25～0.8之间的范围，该沟槽内为填充物5，该填充物5为第二导电类型多晶硅或第二导电类型多晶硅层与氧化硅层6的混合层或第二导电类型单晶硅或第二导电类型单晶硅层与氧化硅层6的混合层并经推结形成第二导电类型的沟槽区即P-pillar层；所述沟槽区与所述外延层2之间设有第二导电类型扩散区7；在所述阱层3上部内且位于所述沟槽区周边的第一导电类型的源极区8，该源极区8与外延层之间阱层区域作为沟道区9，该沟道区9和所述外延层2上设有栅氧化层10和位于栅氧化层上方作为栅极的导电多晶硅层11。
所述导电多晶硅层11上表面和侧壁覆有绝缘介质层12，并在该绝缘介质层12设有通孔13，该通孔内和源极区8及沟槽区上表面均覆有金属层14，分别实现导电多晶硅层11和源极区8的电性连接。
所述第二导电类型多晶硅层与氧化层混合层，该第二导电类型多晶硅层位于所述沟槽4内壁，此第二导电类型氧化层位于第二导电类型多晶硅层内壁；第二导电类型单晶硅层与氧化物混合层，该第二导电类型单晶硅层位于所述沟槽4内壁，此第二导电类型氧化层位于第二导电类型单晶硅层内壁。
实施例二：一种低导通电阻的功率MOS场效应管的制造方法，
该方法包括下列工艺步骤：
步骤一、提供第一导电类型的具有两个相对主面的半导体硅片；
步骤二、于第一主面2上形成氧化层，选择性掩蔽该氧化层，刻蚀该氧化层以形成硬掩膜氧化层；
步骤三、以所述硬掩膜氧化层为掩蔽层，刻蚀所述第一主面形成深沟槽4；
步骤四、于深沟槽4内形成第二导电类型多晶硅或第二导电类型多晶硅层与氧化硅层6的混合层或第二导电类型单晶硅或第二导电类型单晶硅层与氧化硅层6的混合层，并通过推结形成第二导电类型的沟槽区即P-pillar层；
步骤五、于半导体硅片上表面形成栅氧化硅层；
步骤六、在所述栅氧化硅层上表面形成导电多晶硅层11，选择性掩蔽该导电多晶硅层11，刻蚀所述栅氧化硅层和导电多晶硅层11，形成栅极；
步骤七、以导电多晶硅作为自对准阻挡层，对第一主面进行第二导电类型杂质离子注入，并通过推结形成第二导电类型的阱层3；
步骤八、以光刻胶作为掩蔽层，对第一主面进行第一导电类型杂质离子注入，并通过推结形成第一导电类型的源极区8，该第一导电类型的源极区8位于所述第二导电类型的阱层3上表面内；
步骤九、在半导体硅片上表面淀积绝缘介质层12；
步骤十、在绝缘介质层12上作选择性的掩蔽并腐蚀，从而分别在导电多晶硅11和第一导电类型的源极区8上表面形成通孔13；
步骤十一、淀积金属层14，该金属层14与导电多晶硅11和第一导电类型的源极区8接触，形成源极接触区及栅极接触区。
本发明与现有多次外延生长技术对比：
| 制造工艺 | 本发明工艺 | 现有工艺 |
| 耐压 | 600V | 600V |
| 沟槽深度或外延层厚度(um) | 20～40 | 47 |
| 制造工艺 | 本发明工艺 | 现有工艺 |
| 增加光刻版数 | 1 | 6～7 |
| 工艺技术 | 深沟槽及填充，易保持掺杂浓度均匀 | 多层外延生长，掺杂浓度控制难 |
| 成本 | 低 | 高 |
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (5)
1.一种低导通电阻的功率MOS场效应管，其特征在于：包括：
位于硅片背面第一导电类型的衬底层(1)；位于所述第一导电类型衬底层上方第一导电类型的外延层(2)；位于所述外延层(2)内上部的第二导电类型的阱层(3)；穿过所述阱层(3)并延伸至外延层(2)内的沟槽(4)，该沟槽内为填充物(5)，该填充物(5)为第二导电类型多晶硅或第二导电类型多晶硅层与氧化硅层(6)的混合层或第二导电类型单晶硅或第二导电类型单晶硅层与氧化硅层的混合层并经推结形成第二导电类型的沟槽区；所述沟槽区与所述外延层(2)之间设有第二导电类型扩散区(7)；在所述阱层(3)上部内且位于所述沟槽区周边的第一导电类型的源极区(8)，该源极区(8)与外延层之间阱层区域作为沟道区(9)，该沟道区(9)和所述外延层(2)上设有栅氧化层(10)和位于栅氧化层上方作为栅极的导电多晶硅层(11)。
2.根据权利要求1所述功率MOS场效应管，其特征在于：所述导电多晶硅层(11)上表面和侧壁覆有绝缘介质层(12)，并在该绝缘介质层(12)设有通孔(13)，该通孔(13)内和源极区(8)及沟槽区上表面均覆有金属层(14)，分别实现导电多晶硅层(11)和源极区(8)的电极连接。
3.根据权利要求1所述功率MOS场效应管，其特征在于：所述沟槽(4)深度与第一导电类型的外延层(2)厚度之比在0.25～0.8之间的范围。
4.根据权利要求1所述功率MOS场效应管，其特征在于：所述第二导电类型多晶硅层位于所述沟槽(4)内壁，所述氧化硅层(6)位于第二导电类型多晶硅层内壁；所述第二导电类型单晶硅层位于所述沟槽(4)内壁，所述氧化硅层(6)位于第二导电类型单晶硅层内壁。
5.一种低导通电阻的功率MOS场效应管的制造方法，其特征在于：
该方法包括下列工艺步骤：
步骤一、提供第一导电类型的具有两个相对主面的半导体硅片；
步骤二、于第一主面(2)上形成氧化层，选择性掩蔽该氧化层，刻蚀该氧化层以形成硬掩膜氧化层；
步骤三、以所述硬掩膜氧化层为掩蔽层，刻蚀所述第一主面形成深沟槽(4)；
步骤四、于深沟槽(4)内形成具有第二导电类型多晶硅或第二导电类型多晶硅层与氧化硅层(6)的混合层或第二导电类型单晶硅或第二导电类型单晶硅层与氧化硅层(6)的混合层，并通过推结形成第二导电类型的沟槽区；
步骤五、于半导体硅片上表面形成栅氧化硅层；
步骤六、在所述栅氧化硅层上表面形成导电多晶硅层(11)，选择性掩蔽该导电多晶硅层(11)，刻蚀所述栅氧化硅层和导电多晶硅层(11)，形成栅极；
步骤七、以导电多晶硅作为自对准阻挡层，对第一主面进行第二导电类型杂质离子注入，并通过推结形成第二导电类型的阱层(3)；
步骤八、以光刻胶作为掩蔽层，对第一主面进行第一导电类型杂质离子注入，并通过推结形成第一导电类型的源极区(8)，该第一导电类型的源极区(8)位于所述第二导电类型的阱层(3)上表面内；
步骤九、在半导体硅片上表面淀积绝缘介质层(12)；
步骤十、在绝缘介质层(12)上作选择性的掩蔽并腐蚀，从而分别在导电多晶硅(11)和第一导电类型的源极区(8)上表面形成通孔(13)；
步骤十一、淀积金属层(14)，该金属层(14)与导电多晶硅(11)和第一导电类型的源极区(8)接触，形成源极接触区及栅极接触区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010160708 CN101834208A (zh) | 2010-04-30 | 2010-04-30 | 一种低导通电阻的功率mos场效应管及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010160708 CN101834208A (zh) | 2010-04-30 | 2010-04-30 | 一种低导通电阻的功率mos场效应管及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101834208A true CN101834208A (zh) | 2010-09-15 |
Family
ID=42718219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010160708 Pending CN101834208A (zh) | 2010-04-30 | 2010-04-30 | 一种低导通电阻的功率mos场效应管及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101834208A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105023953A (zh) * | 2015-07-10 | 2015-11-04 | 淄博汉林半导体有限公司 | 一种垂直场效应二极管及制造方法 |
| CN109686782A (zh) * | 2018-12-18 | 2019-04-26 | 吉林华微电子股份有限公司 | 半导体器件及其制作方法 |
| CN110808278A (zh) * | 2019-10-18 | 2020-02-18 | 龙腾半导体有限公司 | 超结mosfet结构及其工艺制造方法 |
| CN116779649A (zh) * | 2023-08-18 | 2023-09-19 | 深圳市锐骏半导体股份有限公司 | 半导体功率器件版图 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534836B1 (en) * | 1999-10-25 | 2003-03-18 | Seiko Instruments Inc. | MOSFET semiconductor device |
| US6660571B2 (en) * | 2000-06-02 | 2003-12-09 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
| CN1484298A (zh) * | 2002-09-16 | 2004-03-24 | 上海宏力半导体制造有限公司 | 高压互补式金氧半导体的制造方法 |
| US20060049462A1 (en) * | 2004-09-08 | 2006-03-09 | Jae-Il Ju | High voltage transistor and method for fabricating the same |
-
2010
- 2010-04-30 CN CN 201010160708 patent/CN101834208A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534836B1 (en) * | 1999-10-25 | 2003-03-18 | Seiko Instruments Inc. | MOSFET semiconductor device |
| US6660571B2 (en) * | 2000-06-02 | 2003-12-09 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
| CN1484298A (zh) * | 2002-09-16 | 2004-03-24 | 上海宏力半导体制造有限公司 | 高压互补式金氧半导体的制造方法 |
| US20060049462A1 (en) * | 2004-09-08 | 2006-03-09 | Jae-Il Ju | High voltage transistor and method for fabricating the same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105023953A (zh) * | 2015-07-10 | 2015-11-04 | 淄博汉林半导体有限公司 | 一种垂直场效应二极管及制造方法 |
| CN109686782A (zh) * | 2018-12-18 | 2019-04-26 | 吉林华微电子股份有限公司 | 半导体器件及其制作方法 |
| CN109686782B (zh) * | 2018-12-18 | 2021-11-12 | 吉林华微电子股份有限公司 | 半导体器件及其制作方法 |
| CN110808278A (zh) * | 2019-10-18 | 2020-02-18 | 龙腾半导体有限公司 | 超结mosfet结构及其工艺制造方法 |
| CN116779649A (zh) * | 2023-08-18 | 2023-09-19 | 深圳市锐骏半导体股份有限公司 | 半导体功率器件版图 |
| CN116779649B (zh) * | 2023-08-18 | 2023-12-01 | 深圳市锐骏半导体股份有限公司 | 半导体功率器件版图 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107204372B (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
| CN102903746B (zh) | 一种大电流密度的横向超薄绝缘栅双极型晶体管 | |
| CN109920854B (zh) | Mosfet器件 | |
| US20140167151A1 (en) | Stepped trench mosfet and method of fabricating the same | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN102931090A (zh) | 一种超结mosfet的制造方法 | |
| CN104934465A (zh) | 一种超结结构的制备方法 | |
| CN114038908B (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN101834208A (zh) | 一种低导通电阻的功率mos场效应管及制造方法 | |
| CN206976353U (zh) | 一种优化终端结构的沟槽型半导体器件 | |
| CN106024892A (zh) | 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN102637731A (zh) | 一种沟槽功率mos器件的终端结构及其制造方法 | |
| CN102646712B (zh) | 一种ldmos器件及其制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN110429137A (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20100915 |