CN102694032A - 功率用半导体装置 - Google Patents

功率用半导体装置 Download PDF

Info

Publication number
CN102694032A
CN102694032A CN2012100600514A CN201210060051A CN102694032A CN 102694032 A CN102694032 A CN 102694032A CN 2012100600514 A CN2012100600514 A CN 2012100600514A CN 201210060051 A CN201210060051 A CN 201210060051A CN 102694032 A CN102694032 A CN 102694032A
Authority
CN
China
Prior art keywords
semiconductor layer
carrier lifetime
type semiconductor
zone
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100600514A
Other languages
English (en)
Other versions
CN102694032B (zh
Inventor
小林政和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102694032A publication Critical patent/CN102694032A/zh
Application granted granted Critical
Publication of CN102694032B publication Critical patent/CN102694032B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种功率用半导体装置,具备:第1导电类型的第1半导体层(1)、第1导电类型的第2半导体层(2)、第2导电类型的第3半导体层(3)、第2导电类型的第4半导体层(4)、第1主电极(5)及第2主电极(6)。第2半导体层(2)设置在第1半导体层(1)上,第3半导体层(3)选择性地设置于第2半导体层(2)的表面。第4半导体层(4)选择性地设置于第3半导体层(3)的表面,具有比第3半导体层(3)的第2导电类型杂质的浓度高的第2导电类型杂质的浓度。第3半导体层(3)具有载流子寿命降低区域,该载流子寿命降低区域与第4半导体层(4)的底面邻接并与第2半导体层(2)有间隔,被处理为使载流子寿命变短。

Description

功率用半导体装置
相关申请的交叉引用
本申请要求2011年3月24日提交的在先日本国专利申请第2011-066652号的优先权并以其为基础,其全部内容在此通过引用被并入。
技术领域
本发明的实施方式涉及一种从导通状态切换为关断状态时的反向恢复特性优良的功率用半导体装置。
背景技术
在至少一部分中具有在电源电路的开关元件中使用的FRD(FastRecovery Diode:快恢复二极管)、MOSFET(Metal OxideSemiconductor Field Effect Diode:金属氧化物半导体场效应二极管)、以及IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)等的二极管结构的功率用半导体装置中,为了能够进行高速开关以及降低开关损耗而要求反向恢复时间短。为了缩短反向恢复时间,需要使用p型以及n型的杂质浓度低的半导体层来降低二极管为正向偏置时的空穴以及电子的供应量。另一方面,为了分别降低与阳极电极以及阴极电极的接触电阻,需要在与两个电极的接合部中将半导体层的p型以及n型的杂质浓度分别设定得高。然而,这会引起使二极管的反向恢复时间增大这样的问题。
发明内容
本发明的实施方式提供一种反向恢复特性优良、正向电压低、且反向泄漏电流小的功率用半导体装置。
本发明的实施方式的功率用半导体装置具备:第1导电类型的第1半导体层、第1导电类型的第2半导体层、第2导电类型的第3半导体层、第2导电类型的第4半导体层、第1主电极以及第2主电极。第2半导体层设置在第1半导体层上,具有比第1半导体层的第1导电类型杂质的浓度低的第1导电类型杂质的浓度。第3半导体层选择性地设置于第2半导体层的与第1半导体层相反侧的表面。第4半导体层选择性地设置于第3半导体层的与第1半导体层相反侧的表面,并具有比第3半导体层的第2导电类型杂质的浓度高的第2导电类型杂质的浓度。第1主电极电连接到第1半导体层,第2主电极电连接到第4半导体层。第3半导体层具有载流子寿命降低区域,该载流子寿命降低区域与第4半导体层的第1半导体层侧的底面邻接,并与第2半导体层有间隔,被处理为使载流子寿命变短。
根据本发明的实施方式,能够提供反向恢复特性优良、正向电压低、且反向泄漏电流小的功率用半导体装置。
附图说明
图1是与第1实施方式有关的功率用半导体装置的主要部分截面图。
图2是与第1实施方式有关的功率用半导体装置的深度方向的空穴浓度分布。
图3是与第1实施方式有关的功率用半导体装置的电压-电流特性。
图4是与第2实施方式有关的功率用半导体装置的主要部分截面图。
图5是与第3实施方式有关的功率用半导体装置的主要部分截面图。
具体实施方式
下面,参照附图说明本发明的实施方式。实施方式中的说明中所使用的附图是为了便于说明而示意性地示出的图,图中的各要素的形状、尺寸、大小关系等在实际的实施中不一定如图所示,能够在可得到本发明的效果的范围内适当进行变更。关于半导体材料,以硅为一例来进行说明。关于第1导电类型以及第2导电类型,分别为n型以及p型的情况来进行说明。在使用n-型、n型、以及n+型的情况下,设其杂质浓度中存在n-<n<n+的关系。关于p-型、p型、以及p+型也是同样的。各实施方式以二极管作为功率用半导体装置的例子来进行说明,但是这些实施方式也同样能够适用于内置二极管结构的MOSFET、IGBT、其它的绝缘栅型半导体装置。
(第1实施方式)
使用图1~图3来说明与本发明的第1实施方式有关的功率用半导体装置。图1表示与第1实施方式有关的功率用半导体装置的形成有二极管结构且电流流过的元件区域中的主要部分截面图。图2表示与第1实施方式有关的功率用半导体装置的深度方向的空穴浓度分布。图3表示与第1实施方式有关的功率用半导体装置的电压-电流特性。关于与第1实施方式有关的功率用半导体装置,以FRD为例来进行说明。关于半导体层,以硅为例来进行说明。此外,例如在称作p型杂质浓度的情况下表示包含在半导体层中的实际的p型杂质的浓度,在称作纯(即,净)的p型杂质浓度的情况下表示与包含在半导体层中的n型杂质进行补偿后的浓度。关于n型杂质浓度和纯的n型杂质浓度也是同样的。
如图1所示,作为与第1实施方式有关的功率用半导体装置的FRD 100具备:n+型(第1导电类型)半导体层(第1半导体层)1、n-型半导体层(第2半导体层)2、p-型(第2导电类型)半导体层(第3半导体层)3、p+型半导体层(第4半导体层)4、阴极电极(第1主电极)5、以及阳极(第2主电极)6。n-型半导体层2设置在n+型半导体层1上,并具有比n+型半导体层1的n型杂质的浓度还低的浓度的n型杂质。n-型半导体层2例如能够通过外延生长而形成在n+型半导体层1上。
p-型半导体层3选择性地设置于n-型半导体层2的表面。关于p-型半导体层3,例如对n-型半导体层2的表面实施了p型杂质(例如硼)的离子注入之后,实施热处理而使p型杂质扩散,从而能够形成p-型半导体层3。FRD 100在n-型半导体层2内具有元件区域和在外侧包围元件区域的终端区域,在终端区域的外周端具有切出半导体芯片的切割线。图1表示形成二极管而在层叠方向上流过电流的元件区域的一部分。在该元件区域的外侧形成有在层叠方向上电流不流动的终端区域(未图示)。p-型半导体层3具有p型的杂质,通过n-型半导体层2的n型杂质进行了补偿的结果,成为p型半导体。通过p型杂质的离子注入来设定p-型半导体层3的p型杂质的浓度,以使p-型半导体层3的补偿后的纯的p型杂质的浓度高于n-型半导体层2的纯的n型杂质的浓度。
p+型半导体层4设置于p-型半导体层3的表面。p+型半导体层4也与上述同样地通过实施p型杂质的离子注入以及热处理来形成。p+型半导体层4被离子注入p型杂质使得具有比p-型半导体层3的p型杂质浓度还高的p型杂质浓度。
这里,p-型半导体层3具有以使载流子寿命变短的方式进行了处理的载流子寿命降低区域7。载流子寿命降低区域7设置成与p+型半导体层4的n+型半导体层1侧的底面邻接,并与n-型半导体层2有间隔。该载流子寿命变短的处理是指如下处理:例如通过将质子、氦离子投入到半导体层中,从而在该半导体层中产生缺陷。通过在半导体层中产生的缺陷,半导体层在禁带内具有再结合能级(形成在传导带与价电子带之间的能级)。这种再结合能级为了促进传导带的电子与价电子带的空穴的再结合,载流子(电子以及空穴)的寿命变短。因而,在载流子寿命降低区域7中,与进行上述处理之前的p-型半导体层3中的载流子寿命相比,载流子寿命变短。换句话说,载流子寿命降低区域7具有比p-型半导体层3之中的除了载流子寿命降低区域7以外的部分还高的晶体缺陷密度,因此具有短的载流子寿命。通过根据质子、氦离子的投入量来调节晶体缺陷的密度,能够调节载流子寿命的时间。缺陷密度越高,载流子寿命变得越短。关于产生晶体缺陷的方案,除了投入质子、氦离子以外,例如还能够通过将铂、金、或者银等重金属注入到半导体层中来进行代替。或者,也能够通过电子照射而使晶体内产生缺陷。
阴极电极5电连接到n+型半导体层1。阳极电极6电连接到p+型半导体层4。阴极电极5以及阳极电极6只要是导电性高的金属材料即可,例如使用铝、铜等。
接着说明与本实施方式有关的FRD 100的动作。在FRD 100中,在相对于阴极电极5而对阳极电极6施加正的电压(正偏置)时,空穴从阳极电极6经由p+型半导体层4、p-型半导体层3、n-型半导体层2而被提供给阴极电极5。电子从阴极电极5经由n+型半导体层1、n-型半导体层2、p-型半导体层3、p+型半导体层4而被提供给阳极电极6。其结果,在n-型半导体层2以及p-型半导体层3中蓄积电子和空穴而成为低电阻状态(导通状态),电流从阳极电极6流向阴极电极5。
在图2中,用虚线来示出导通状态下的FRD 100中的p+型半导体层4的p型杂质浓度4P、p-型半导体层3的p型杂质浓度3P、以及n-型半导体层2的n型杂质浓度2N的各自的深度方向分布。该杂质浓度中的空穴浓度的深度方向分布的仿真结果被示出在该图中。此外,作为比较例,考虑在与本实施方式有关的FRD 100中不存在载流子寿命降低区域的FRD。将比较例的FRD的空穴浓度的深度方向分布的仿真结果也示出在图2中。
FRD 100的p型杂质浓度在p+型半导体层4的表面中最高,从p+型半导体层4到p-型半导体层3的界面中急剧减少,在p-型半导体层3中朝向p-型半导体层3与n-型半导体层2的界面再次减少而达到测量界线值。n-型半导体层2中的n型杂质浓度在深度方向上以大致固定的浓度进行分布,具有比p-型半导体层3的p型杂质的浓度还低的值。关于FRD 100的空穴的浓度分布,在p+型半导体层4中具有与p型杂质的浓度大致相同的浓度,并具有与p+型半导体层4相同的深度方向的浓度分布。在p-型半导体层3和n-型半导体层2中,FRD100的空穴的浓度分布在深度方向上具有一定的浓度,具有比p-型半导体层3中的p型杂质浓度还高的浓度。
比较例的FRD的空穴的深度方向的浓度分布也如图2所示,是与本实施方式所涉及的FRD的空穴浓度分布相同的深度方向分布。然而,本实施方式所涉及的FRD 100的空穴浓度分布与比较例的FRD相比,p-型半导体层3和n-型半导体层2中的空穴浓度低。这是因为,本实施方式所涉及的FRD 100在p-型半导体层3中具备与p+型半导体层4的n+型半导体层1侧的底面邻接的载流子寿命降低区域7,由此,在导通状态下,从p+型半导体层4向p-型半导体层3供给的空穴在载流子寿命降低区域7中消失。载流子寿命降低区域7的载流子寿命越短,在载流子寿命降低区域7中消失的空穴的量越多,在载流子寿命降低区域7内通过上述处理而产生的晶体缺陷密度越高,载流子寿命变得越短。
如上所述那样,在与本实施方式有关的FRD 100中,由于如图2所示那样导通状态下的p-型半导体层3以及n-型半导体层2中的空穴浓度低,所以如图3中示出的正向的电压-电流特性(VF-IF特性)那样,工作电压高于比较例。然而,由此,本实施方式的FRD 100与比较例相比,决定反向恢复时的反向电流的空穴的浓度变低,因此反向恢复特性得到提高。另外,本实施方式所涉及的FRD 100与比较例相比工作电压高,但由于p+型半导体层4设置在p-型半导体层3与阳极电极6之间,因此与阳极电极6的欧姆接触原本就低,所以上述电压上升在允许范围中。
载流子寿命降低区域7设置于p-型半导体层3的上端部,因此能够在反向偏置时(关断状态)使从p-型半导体层3与n-型半导体层2的接合部扩展到p-型半导体层3中的耗尽层不到达载流子寿命降低区域7。将p-型半导体层3的p型杂质浓度(或者纯的p型杂质浓度)以及厚度设定成当施加了与本实施方式有关的FRD 100的反向电压的额定电压时使耗尽层不到达载流子寿命降低区域7即可。在反偏置时耗尽层到达载流子寿命降低区域7时,流过经过载流子寿命降低区域7中的晶体缺陷所致的再结合能级的泄漏电流。通过使耗尽层不到达载流子寿命降低区域7,由此抑制FRD 100的反向时的泄漏电流。
如以上说明那样,本实施方式所涉及的FRD 100在p-型半导体层3中具备与p+型半导体层4的n+型半导体层1侧的底面邻接的载流子寿命降低区域7,由此,反向恢复特性优良,正向电压低,反向电流小。
(第2实施方式)
使用图4来说明与第2实施方式有关的功率用半导体装置。图4是与第2实施方式有关的功率用半导体装置的主要部分截面图。此外,对于与在第1实施方式中说明的结构相同结构的部分使用相同的参考编号或者记号并省略其说明。主要说明与第1实施方式所涉及的半导体装置的制造方法不同的点。
本实施方式所涉及的功率用半导体装置具有与第1实施方式所涉及的FRD 100相同的结构,在终端区域中具有以下的特征。如图4所示,与本实施方式有关的FRD 200从终端区域与元件区域的边界到元件区域内的n-型半导体层2的表面具备p-型半导体层3。在p-型半导体层3的表面选择性地形成有p+型半导体层4,p+型半导体层4的外周部是从p-型半导体层3的外周部向内侧隔开间隔而形成的。p+型半导体层4形成在元件区域内且没有形成在终端区域中。
设置有从终端区域的n-型半导体层2的表面朝向n+型半导体层1而延伸到n-型半导体层2中的多个p-型保护环层8。p-型保护环层8具有包围p-型半导体层3的环状结构。在本实施方式中,p-型保护环层8的p型杂质浓度以及从n-型半导体层2的表面向n+型半导体层1延伸的深度形成为与p-型半导体层3大致相同,但这些只要根据FRD200的终端区域的耐压的设计而适当进行选择即可。
载流子寿命降低区域7形成为不仅是元件区域内而且还延伸到终端区域,并到达终端区域的端部。n-型半导体层2以及p-型半导体层3的载流子寿命降低区域7延伸的区域与其它区域相比载流子寿命变短。
绝缘膜9形成为具有如下的环状结构:与p+型半导体层4的外周邻接,从p+型半导体层4的表面(p+型半导体层的与n+型半导体层1相反侧的表面)延伸到p-型半导体层中,并包围p+型半导体层4的外周。在本实施方式中,绝缘膜9到达p-型半导体层3中的载流子寿命降低区域7内,但是也可以超过载流子寿命降低区域7而形成为更深。但是,绝缘膜9设置得越深,越在前端部中引起电场集中,因此优选延伸到不超过载流子寿命降低区域7的深度。绝缘膜9是绝缘体即可,例如使用氧化硅膜、氮化硅膜等,但是也可以使用聚酰亚胺等。
层间绝缘膜10形成为从上述绝缘膜9到终端区域的端部为止覆盖绝缘膜9、p-型半导体层3、n-型半导体层2以及p-型保护环层8的表面。层间绝缘膜10使p-型半导体层3、n-型半导体层2以及p-型保护环层8在终端区域中与外部绝缘。可将层间绝缘膜10设为氧化硅膜、氮化硅膜、或者它们的层叠结构。
阳极电极6形成为电连接到p+型半导体层4的与n+型半导体层1相反侧的表面。阳极电极6具有从元件区域与终端区域的边界朝向终端区域的外侧而在层间绝缘膜10上延伸的场板(field plate)6A。场板6A延伸至p-型半导体层3与p-型保护环层8之间。阴极电极5形成为电连接到n+型半导体层1。
在与本实施方式有关的FRD 200中,元件区域具备与第1实施方式相同的结构,因此具有与第1实施方式所涉及的FRD 100相同的效果。而且在与本实施方式有关的FRD 200中,存在绝缘膜9,由此,在导通状态下,空穴从阳极电极6在水平方向上流过p+型半导体层4、p-型半导体层3以及n-型半导体层2的各自的表面而供给到终端区域的情形得到抑制。由此,当反向恢复时,在终端区域中,在n-型半导体层2的层间绝缘膜10的正下方在导通状态下蓄积的空穴变少。而且,从终端区域在水平方向上流过n-型半导体层2、p-型半导体层3以及p+型半导体层4的表面而到达阳极电极6的路径被绝缘膜9切断。由此,降低了从终端区域流向元件区域的反向恢复电流,因此改善了FRD 200的反向特性。
(第3实施方式)
使用图5来说明与第3实施方式有关的功率用半导体装置。图5是与第3实施方式有关的功率用半导体装置的主要部分截面图。此外,对于与在第2实施方式中说明的结构相同的结构的部分使用相同的参考编号或者记号并省略其说明。主要说明与第2实施方式所涉及的半导体装置的制造方法不同的点。
本实施方式所涉及的FRD 300具有与第2实施方式所涉及的FRD 200相同的结构。如图5所示,本实施方式所涉及的FRD 300与第2实施方式所涉及的FRD 200的不同点在于,载流子寿命降低区域7没有延伸到终端区域的外周端部,而是停留在p-型半导体层3内。在FRD 300中,在终端区域中从阳极电极6沿着p+型半导体层4、p-型半导体层3以及n-型半导体层2的表面而在水平方向上供给的空穴在层叠方向上流过n-型半导体层而被供给到阴极电极5。此时,与第2实施方式所涉及的FRD 200不同,由于在终端区域中不存在载流子寿命降低区域7,因此从阳极电极6朝向终端区域在水平方向上供给的上述空穴不会消失而被供给到n-型半导体层2中。因此,本实施方式所涉及的FRD 300与第2实施方式所涉及的FRD 200相比,终端区域的n-型半导体层2中的空穴过剩地存在。因此,在本实施方式所涉及的FRD 300中,相比于第2实施方式所涉及的FRD 200,更能发挥绝缘膜9的上述效果。除此之外,本实施方式所涉及的FRD 300具有与第1实施方式所涉及的FRD 100相同的元件区域的结构,因此具有与第1实施方式相同的效果。
以上,反向恢复特性是根据移动率大的空穴的动作来决定的,因此以空穴浓度为中心进行了说明。虽然不能像空穴那样得到效果,但是可以说在电子中也是同样的,因此在上述实施例中,还能够在n-型半导体层2中的与n+型半导体层1邻接的区域中设置载流子寿命降低区域7。
虽然说明了本发明的几个实施方式,但是这些实施方式只是作为例子来示出的,并非限定发明的范围。这些新的实施方式能够以其它的各种方式来实施,能够在不脱离发明的精神的范围内进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围、精神中,并且包含在权利要求书所记载的发明及其均等的范围中。

Claims (16)

1.一种功率用半导体装置,其特征在于,具备:
第1导电类型的第1半导体层;
第1导电类型的第2半导体层,设置在所述第1半导体层上,并具有比所述第1半导体层的第1导电类型杂质的浓度低的第1导电类型杂质的浓度;
第2导电类型的第3半导体层,设置于所述第2半导体层的与所述第1半导体层相反侧的表面;
第2导电类型的第4半导体层,选择性地设置于所述第3半导体层的与所述第1半导体层相反侧的表面,并具有比所述第3半导体层的第2导电类型杂质的浓度高的第2导电类型杂质的浓度;
第1主电极,电连接到所述第1半导体层;以及
第2主电极,电连接到所述第4半导体层,
其中,所述第3半导体层具有载流子寿命降低区域,该载流子寿命降低区域与所述第4半导体层的所述第1半导体层侧的底面邻接,并与所述第2半导体层有间隔,被处理为使载流子寿命变短。
2.根据权利要求1所述的功率用半导体装置,其特征在于,
所述载流子寿命降低区域的晶体缺陷密度高于所述第3半导体层之中的除所述载流子寿命降低区域以外的部分。
3.根据权利要求1所述的功率用半导体装置,其特征在于,
所述载流子寿命降低区域包含有氢原子或者氦原子。
4.根据权利要求1所述的功率用半导体装置,其特征在于,
所述载流子寿命降低区域包含有铂、金以及银中的任一个。
5.根据权利要求1所述的功率用半导体装置,其特征在于,
所述第3半导体层的纯的第2导电类型杂质浓度高于所述第2半导体层的纯的第1导电类型杂质浓度。
6.根据权利要求1所述的功率用半导体装置,其特征在于,
将所述第3半导体层的所述纯的第2杂质浓度设定成当反向的额定电压施加于所述第1半导体层与所述第4半导体层之间时,从所述第3半导体层与所述第2半导体层的接合部朝向所述第3半导体层延伸的耗尽层不到达所述载流子寿命降低区域。
7.根据权利要求1所述的功率用半导体装置,其特征在于,
所述第3半导体层选择性地形成于所述第2半导体层的所述表面,
所述第4半导体层选择性地形成于所述第3半导体层的所述表面,
还具备环状结构的绝缘膜,该绝缘膜与所述第4半导体层的外周邻接,从所述第4半导体层的与所述第1半导体层相反侧的表面延伸到所述第3半导体层中,并包围所述第4半导体层的外周。
8.根据权利要求7所述的功率用半导体装置,其特征在于,
所述绝缘膜从所述第4半导体层的所述表面延伸到所述第3半导体层的所述载流子寿命降低区域中。
9.根据权利要求7所述的功率用半导体装置,其特征在于,
在包含所述第4半导体层的所述表面的平面中,在所述第3半导体层与所述第4半导体层之间配置所述绝缘膜。
10.根据权利要求7所述的功率用半导体装置,其特征在于,
还具备在所述绝缘膜、所述第3半导体层以及所述第2半导体层的表面上形成的层间绝缘膜。
11.根据权利要求7所述的功率用半导体装置,其特征在于,
还具备从所述第2半导体层的所述表面延伸到所述第2半导体层中、且上端与所述层间绝缘膜连接的第2导电类型的多个保护环层。
12.根据权利要求11所述的功率用半导体装置,其特征在于,
所述载流子寿命降低区域在与所述第2半导体层的所述表面平行的平面内延伸,并与所述多个保护环层正交。
13.根据权利要求12所述的功率用半导体装置,其特征在于,
所述多个保护环层的第2导电类型杂质浓度与所述第3半导体层的第2导电类型杂质浓度相同。
14.根据权利要求12所述的功率用半导体装置,其特征在于,
所述多个保护环层在所述第2半导体层中朝向所述第1半导体层延伸到与所述第3半导体层的底部相同的深度。
15.根据权利要求10所述的功率用半导体装置,其特征在于,
所述第2主电极在所述层间绝缘膜上向与所述第2半导体层的所述表面平行的方向延伸以使超过所述第3半导体层的外周上而到达所述第2半导体层上。
16.根据权利要求15所述的功率用半导体装置,其特征在于,
还具备从所述第2半导体层的所述表面延伸到所述第2半导体层中、且上端与所述层间绝缘膜连接的第2导电类型的多个保护环层。
CN201210060051.4A 2011-03-24 2012-03-09 功率用半导体装置 Expired - Fee Related CN102694032B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-066652 2011-03-24
JP2011066652A JP5450490B2 (ja) 2011-03-24 2011-03-24 電力用半導体装置

Publications (2)

Publication Number Publication Date
CN102694032A true CN102694032A (zh) 2012-09-26
CN102694032B CN102694032B (zh) 2015-06-17

Family

ID=46859384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210060051.4A Expired - Fee Related CN102694032B (zh) 2011-03-24 2012-03-09 功率用半导体装置

Country Status (3)

Country Link
US (1) US20120241899A1 (zh)
JP (1) JP5450490B2 (zh)
CN (1) CN102694032B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811561A (zh) * 2012-11-06 2014-05-21 株式会社东芝 半导体装置
CN103872144A (zh) * 2014-03-06 2014-06-18 国家电网公司 一种软快恢复二极管及其制造方法
CN104332503A (zh) * 2014-10-16 2015-02-04 桑德斯微电子器件(南京)有限公司 一种高压快恢复二极管芯片及其生产工艺
CN107452623A (zh) * 2016-05-31 2017-12-08 北大方正集团有限公司 一种快恢复二极管的制造方法及快恢复二极管
CN110462839A (zh) * 2017-12-27 2019-11-15 新电元工业株式会社 Mosfet、mosfet的制造方法以及电力转换电路
CN114023644A (zh) * 2021-10-29 2022-02-08 江苏索力德普半导体科技有限公司 一种快恢复二极管及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5969927B2 (ja) 2013-01-18 2016-08-17 株式会社 日立パワーデバイス ダイオード、電力変換装置
JP6276560B2 (ja) * 2013-11-01 2018-02-07 一般財団法人電力中央研究所 バイポーラ半導体装置およびその製造方法
JP6557123B2 (ja) * 2015-11-26 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102017002936A1 (de) * 2017-03-24 2018-09-27 3-5 Power Electronics GmbH III-V-Halbleiterdiode
JP7471192B2 (ja) 2020-10-01 2024-04-19 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350110A (ja) * 1993-03-31 1994-12-22 Semikron Elektron Gmbh 高速パワーダイオード及びその製造方法
EP1098371A2 (en) * 1999-11-05 2001-05-09 Fuji Electric Co. Ltd. A semiconductor device with good reverse recovery withstand and the method of manufacturing the same
JP2003224281A (ja) * 2001-11-26 2003-08-08 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN1702876A (zh) * 2004-05-27 2005-11-30 富士电机电子设备技术株式会社 半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200132A (ja) * 1997-01-10 1998-07-31 Fuji Electric Co Ltd 高速ダイオード
JP3435166B2 (ja) * 1997-08-14 2003-08-11 三菱電機株式会社 半導体装置
JP2000340806A (ja) * 1999-05-27 2000-12-08 Toshiba Corp 半導体装置
JP4803523B2 (ja) * 2000-07-13 2011-10-26 日本インター株式会社 半導体装置及びその製造方法
DE10316222B3 (de) * 2003-04-09 2005-01-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
US7259440B2 (en) * 2004-03-30 2007-08-21 Ixys Corporation Fast switching diode with low leakage current
DE102005063332B4 (de) * 2005-05-24 2009-04-02 Infineon Technologies Ag Hochschwindigkeitsdiode und Verfahren zu ihrer Herstellung
DE102007001108B4 (de) * 2007-01-04 2012-03-22 Infineon Technologies Ag Diode und Verfahren zu ihrer Herstellung
JP5381420B2 (ja) * 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
US10566462B2 (en) * 2009-07-30 2020-02-18 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
EP2339613B1 (en) * 2009-12-22 2015-08-19 ABB Technology AG Power semiconductor device and method for producing same
JP6263966B2 (ja) * 2012-12-12 2018-01-24 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350110A (ja) * 1993-03-31 1994-12-22 Semikron Elektron Gmbh 高速パワーダイオード及びその製造方法
EP1098371A2 (en) * 1999-11-05 2001-05-09 Fuji Electric Co. Ltd. A semiconductor device with good reverse recovery withstand and the method of manufacturing the same
JP2003224281A (ja) * 2001-11-26 2003-08-08 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN1702876A (zh) * 2004-05-27 2005-11-30 富士电机电子设备技术株式会社 半导体器件及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811561A (zh) * 2012-11-06 2014-05-21 株式会社东芝 半导体装置
CN103811561B (zh) * 2012-11-06 2017-05-24 株式会社东芝 半导体装置
CN103872144A (zh) * 2014-03-06 2014-06-18 国家电网公司 一种软快恢复二极管及其制造方法
CN103872144B (zh) * 2014-03-06 2016-08-24 国家电网公司 一种软快恢复二极管及其制造方法
CN104332503A (zh) * 2014-10-16 2015-02-04 桑德斯微电子器件(南京)有限公司 一种高压快恢复二极管芯片及其生产工艺
CN107452623A (zh) * 2016-05-31 2017-12-08 北大方正集团有限公司 一种快恢复二极管的制造方法及快恢复二极管
CN107452623B (zh) * 2016-05-31 2020-02-21 北大方正集团有限公司 一种快恢复二极管的制造方法及快恢复二极管
CN110462839A (zh) * 2017-12-27 2019-11-15 新电元工业株式会社 Mosfet、mosfet的制造方法以及电力转换电路
CN114023644A (zh) * 2021-10-29 2022-02-08 江苏索力德普半导体科技有限公司 一种快恢复二极管及其制备方法
CN114023644B (zh) * 2021-10-29 2024-02-23 江苏索力德普半导体科技有限公司 一种快恢复二极管及其制备方法

Also Published As

Publication number Publication date
JP5450490B2 (ja) 2014-03-26
JP2012204541A (ja) 2012-10-22
CN102694032B (zh) 2015-06-17
US20120241899A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
CN102694032A (zh) 功率用半导体装置
US11742391B2 (en) Semiconductor component having a diode structure in a SiC semiconductor body
US10573732B2 (en) Semiconductor device
US9105679B2 (en) Semiconductor device and insulated gate bipolar transistor with barrier regions
US8735974B2 (en) Semiconductor devices
JP4929304B2 (ja) 半導体装置
JP6649183B2 (ja) 半導体装置
US8735968B2 (en) Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
WO2018135147A1 (ja) 半導体装置および半導体装置の製造方法
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
US20130248882A1 (en) Semiconductor device
JP2014056942A (ja) 電力用半導体装置
JP2009055063A (ja) ゲートターンオフサイリスタ
CN107180864A (zh) 开关元件
JPH06196705A (ja) 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
CN111201611B (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
US20180012980A1 (en) Lateral insulated gate bipolar transistor
US10593792B2 (en) Semiconductor device and method for manufacturing the same
EP0338312B1 (en) Insulated gate bipolar transistor
JP2020150043A (ja) 半導体装置及び半導体装置の製造方法
CN108735808A (zh) 半导体开关元件及其制造方法
JP4764998B2 (ja) 半導体装置
JP2022009745A (ja) 半導体装置
US20150187918A1 (en) Power semiconductor device
CN107895738A (zh) 一种阱局部高掺的mos型器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20170309

CF01 Termination of patent right due to non-payment of annual fee