CN102683311A - 晶片封装体及其形成方法 - Google Patents

晶片封装体及其形成方法 Download PDF

Info

Publication number
CN102683311A
CN102683311A CN2011100576934A CN201110057693A CN102683311A CN 102683311 A CN102683311 A CN 102683311A CN 2011100576934 A CN2011100576934 A CN 2011100576934A CN 201110057693 A CN201110057693 A CN 201110057693A CN 102683311 A CN102683311 A CN 102683311A
Authority
CN
China
Prior art keywords
substrate
conductive layer
conductive
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100576934A
Other languages
English (en)
Other versions
CN102683311B (zh
Inventor
黄郁庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Priority to CN201110057693.4A priority Critical patent/CN102683311B/zh
Priority to TW100130063A priority patent/TWI446512B/zh
Priority to US13/416,504 priority patent/US8716844B2/en
Publication of CN102683311A publication Critical patent/CN102683311A/zh
Priority to US14/225,336 priority patent/US9337097B2/en
Application granted granted Critical
Publication of CN102683311B publication Critical patent/CN102683311B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种晶片封装体及其形成方法，包括：基底；信号导电垫，设置于基底之上；接地导电垫，设置于基底之上；第一导电层，设置于基底之上，且电性连接信号导电垫，其中第一导电层自基底的上表面沿着基底的第一侧面朝基底的下表面延伸，且第一导电层突出于下表面；第二导电层，设置于基底之上，且电性连接接地导电垫，其中第二导电层自基底的上表面沿着基底的第二侧面朝基底的下表面延伸，且第二导电层突出于下表面；以及保护层，设置于基底之上，其中保护层完全覆盖第一导电层的位于基底的第一侧面上的全部部分，且第二导电层的位于基底的第二侧面上的全部部分未被保护层所覆盖。本发明于提供防电磁干扰的屏蔽结构的同时，还能确保信号线路的品质。

Description

晶片封装体及其形成方法
技术领域
本发明有关于晶片封装体，特别有关于具有防电磁干扰(EMI)的屏蔽结构的晶片封装体及其形成方法。
背景技术
随着晶片封装体尺寸日益轻薄短小化及晶片的信号传递速度的日益增加，电磁干扰(electromagnetic interference，EMI)及/或静电放电对于晶片封装体的影响也更趋严重。由于晶片尺寸持续缩小化，晶片封装体中的接地线路的设计更为重要。此外，信号线路的品质直接影响晶片的运作，因此业界亟需于提供防电磁干扰(EMI)的屏蔽结构的同时，还能确保信号线路的品质。
发明内容
本发明提供一种晶片封装体，包括：一基底；一信号导电垫，设置于该基底之上；一接地导电垫，设置于该基底之上；一第一导电层，设置于该基底之上，且电性连接该信号导电垫，其中该第一导电层自该基底的一上表面沿着该基底的一第一侧面朝该基底的一下表面延伸，且该第一导电层突出于该下表面；一第二导电层，设置于该基底之上，且电性连接该接地导电垫，其中该第二导电层自该基底的该上表面沿着该基底的一第二侧面朝该基底的该下表面延伸，且该第二导电层突出于该下表面；以及一保护层，设置于该基底之上，其中该保护层完全覆盖该第一导电层的位于该基底的该第一侧面上的全部部分，且该第二导电层的位于该基底的该第二侧面上的全部部分未被该保护层所覆盖。
本发明所述的晶片封装体，该保护层包括一第一保护层及一第二保护层，该第一保护层直接接触该第二保护层而于该第一保护层与该第二保护层之间形成一接触界面。
本发明所述的晶片封装体，该第一导电层的一侧面与该接触界面共平面。
本发明所述的晶片封装体，该第二保护层完全覆盖该第一导电层的该侧面。
本发明所述的晶片封装体，还包括：一承载基板，设置于该基底的该下表面之上；以及一间隔层，设置于该承载基板与该基底的该下表面之间。
本发明所述的晶片封装体，该第一导电层及该第二导电层延伸进入该间隔层。
本发明所述的晶片封装体，部分的该保护层延伸进入该间隔层。
本发明所述的晶片封装体，还包括一第一导电凸块，设置于该基底的该上表面上，其中该第一导电凸块电性连接该第一导电层。
本发明所述的晶片封装体，还包括一第二导电凸块，设置于该基底的该上表面上，其中该第二导电凸块电性连接该第二导电层。
本发明所述的晶片封装体，该第一导电层与该信号导电垫之间的一接触区域位于该第一导电层的一顶端与一底端之间，且该第二导电层与该接地导电垫之间的一接触区域位于该第二导电层的一顶端与一底端之间。
本发明提供一种晶片封装体的形成方法，包括：提供一基底，其中一信号导电垫及一接地导电垫设置于该基底之上；自该基底的一上表面移除部分的该基底以形成朝该基底的一下表面延伸的一第一孔洞及一第二孔洞，其中该第一孔洞露出该信号导电垫，而该第二孔洞露出该接地导电垫；于该基底的该上表面上形成一第一导电层，其中该第一导电层延伸至该第一孔洞的侧壁与底部上而与该信号导电垫电性连接，且该第一导电层突出于该下表面；于该基底的该上表面上形成一第二导电层，其中该第二导电层延伸至该第二孔洞的侧壁与底部上而与该接地导电垫电性连接，且该第二导电层突出于该下表面；于该基底的该上表面上形成一图案化保护层，其中部分的该图案化保护层填入该第一孔洞而覆盖该第一孔洞中的该第一导电层；进行一第一切割制程以切割移除该第一孔洞中的部分的该图案化保护层与该第一孔洞的底部上的部分的该第一导电层而使该第一导电层的一侧面于该第一孔洞中露出，以及切割移除该第二孔洞的底部上的部分的该第二导电层；于该基底的该上表面上形成一第二图案化保护层，其中该第二图案化保护层填充于该第一孔洞之中，且覆盖位于该第一孔洞中的该图案化保护层及该第一导电层的该侧面；以及进行一第二切割制程以切割移除该第一孔洞中的部分的该第二图案化保护层，且形成分离的复数个晶片封装体，其中该第一孔洞中所留下的该第二图案化保护层覆盖该第一导电层的该侧面。
本发明所述的晶片封装体的形成方法，还包括在形成该第一孔洞及该第二孔洞之前，于该基底的该下表面上设置一间隔层。
本发明所述的晶片封装体的形成方法，还包括于该间隔层上设置一承载基板。
本发明所述的晶片封装体的形成方法，该第一孔洞及该第二孔洞延伸进入该间隔层。
本发明所述的晶片封装体的形成方法，该第一切割制程包括切割移除该第一孔洞的底部及该第二孔洞的底部下方的部分的间隔层。
本发明所述的晶片封装体的形成方法，该第一切割制程包括切割移除部分的该承载基板。
本发明所述的晶片封装体的形成方法，该第二切割制程包括将该承载基板切穿。
本发明所述的晶片封装体的形成方法，该第一导电层与该第二导电层同时形成。
本发明所述的晶片封装体的形成方法，还包括于该基底之上设置一第一导电凸块，其中该第一导电凸块电性连接该第一导电层。
本发明所述的晶片封装体的形成方法，还包括于该基底之上设置一第二导电凸块，其中该第二导电凸块电性连接该第二导电层。
本发明于提供防电磁干扰的屏蔽结构的同时，还能确保信号线路的品质。
附图说明
图1至图8B显示根据本发明一实施例的晶片封装体的制程剖面图。
图9显示根据本发明实施例的晶片封装体的立体示意图。
附图中符号的简单说明如下：
6a、6b：刻痕；100：基底；100a、100b：表面；102、102a、102b：导电垫；104：介电层；106：元件区；108：承载基板；110：间隔层；112：微透镜阵列；114：绝缘层；116、116a：孔洞；118：导电材料层；118a、118b：导电层；120、122：保护层；124：接触界面；126a、126b：导电凸块。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装各种晶片，例如各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(optoelectronic devices)、微机电***(micro Electro mechanicalSystem；MEMS)、微流体***(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physicalSensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)喷墨头(ink printer heads)、或功率晶片模组(power IC modules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称的为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。
图1-8B显示根据本发明一实施例的晶片封装体的制程剖面图。如图1所示，提供基底100，其具有表面100a及表面100b。基底100例如可为半导体基底、陶瓷基底或其他适合的基底。在一实施例中，基底100为一半导体晶圆(例如，硅晶圆)，而可进行晶圆级封装以节省制程时间与成本。
在一实施例中，至少一元件区106可设置或形成于基底100之上或之中。例如，若基底100为半导体基底，元件区106例如可预先通过半导体制程(如掺杂与热处理等)而形成于基底100之中。如图1所示，在一实施例中，元件区106可形成于基底100之中，其可邻接基底100的表面100b。在另一实施例中，基底100为陶瓷基底。在此情形下，元件区106可实质上为设置于基底100上的晶片，其可设置于基底100的表面上。或者，基底100中可预先形成有凹陷，用以容纳元件区106。元件区106可包括各种有源元件及/或无源元件。在以下叙述中，将以影像感测晶片封装体为例作说明。在此情形下，元件区106可包括影像感测元件。
在一实施例中，基底100上可设置有多个导电垫102。如图1实施例所示，基底100的表面100b上可形成有介电层104。介电层104中可包括多个导电垫102。这些导电垫102可包括至少一信号导电垫及至少一接地导电垫。信号导电垫可通过形成于介电层104中的导电通路而与元件区106中的元件电性连接。接地导电垫例如可通过形成于介电层104中的导电通路而与保护电路电性连接。保护电路可用以防止制程或使用中所产生的静电放电冲击元件区106中的元件及/或减轻或避免电磁干扰。此外，在一实施例中，导电垫102可为中间部分具有穿孔的环型导电垫。
如图1所示，在一实施例中，可选择性于基底100的表面100b上设置承载基板108以利后续制程的进行。承载基板108与基底100之间可设置有间隔层110。在一实施例中，间隔层110、承载基板108及基底100可共同围于元件区106之下绕出一大抵密闭的空腔。在一实施例中，元件区106包括影像感测元件。在此情形下，可于空腔中设置微透镜阵列112以增进元件区106对光线的接收。此外，承载基板108亦可选用透明基板(例如，玻璃基板、石英基板、透明高分子基板或前述的相似物)。在一实施例中间隔层110可为高分子材料。在一实施例中，间隔层110可位于导电垫102的正下方。
接着，如图2所示，可选择性(optional)薄化基底100的厚度以利后续制程的进行。在一实施例中，可以支撑基板为支撑，自基底100的表面100a进行薄化制程以将基底100薄化至适合的厚度。适合的薄化制程例如包括机械研磨或化学机械研磨。
在选择性的薄化制程之后，接着自基底100的表面100a移除部分的基底100以形成露出导电垫102的孔洞。如图2所示，例如可以光刻及蚀刻制程形成孔洞116a。孔洞116a底部露出介电层104。
接着，如图3所示，于基底100的表面100a上形成绝缘层114。绝缘层114可填入孔洞116a而覆盖于孔洞116a的侧壁与底部上。绝缘层114的材质例如包括(但不限于)环氧树脂、防焊材料或其他适合的绝缘物质，例如无机材料的氧化硅层、氮化硅层、氮氧化硅层、金属氧化物或前述的组合；或亦可为有机高分子材料的聚酰亚胺树脂(polyimide)、苯环丁烯(butylcyclobutene，BCB，道氏化学公司)、聚对二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates)等。绝缘层106的形成方式可包括(但不限于)涂布方式，例如旋转涂布(spin coating)、喷涂(spray coating)或淋幕涂布(curtain coating)，或其他适合的沉积方式，例如，液相沉积、物理气相沉积、化学气相沉积、低压化学气相沉积、等离子增强式化学气相沉积、快速热化学气相沉积或常压化学气相沉积等制程。
应注意的是，上述绝缘层114的形成并非必需。在后续所形成的导电层不会造成短路或其他不良影响的情形下，可省去绝缘层114的形成。例如，当基底100的材质为不具导电性的材质时，可不必形成绝缘层114。
接着，进行刻痕制程(notching process)以使孔洞116a向导电垫102的方向延伸而形成孔洞116。刻痕制程例如可以切割刀片进行。孔洞116露出导电垫102的侧面，其中一部分的孔洞116是露出信号导电垫的侧面，而另一部分的孔洞116露出接地导电垫的侧面。在一实施例中，孔洞116可穿过导电垫102。在另一实施例中，孔洞116的底部位于导电垫102的下方，且位于介电层104之中。在又一实施例中，孔洞116可进一步穿过介电层104而延伸进入间隔层110，其底部可位于间隔层110之中。在一实施例中，导电垫102是中间部分具有穿孔的环型导电垫，可使刻痕制程的进行更为顺利。此外，在一实施例中，孔洞116具有倾斜的侧壁。例如，在一实施例中，孔洞116的接近表面100a的口径可大于孔洞116的接近表面100b的口径。在另一实施例中，孔洞116的接近表面100a的口径可小于孔洞116的接近表面100b的口径。
如图4所示，接着于基底100的表面100a上形成导电材料层118。导电材料层118可延伸至孔洞116的侧壁与底部上而与导电垫102电性连接。由于孔洞116露出导电垫102，因此形成于其中的导电材料层将突出于基底100的表面100b。导电材料层118的材质可包括(但不限于)铜、铝、金、铂或其相似物。导电层118的形成方式可包括(但不限于)物理气相沉积、溅镀、化学气相沉积、电镀或无电镀等。
接着，将导电材料层118依需求图案化以形成导电层118a及导电层118b，其分别电性连接接地导电垫102a及信号导电垫102b，如图5A及图5B所示，其中图5A及图5B分别显示基底的不同区域的剖面图(后续的图6A、7A、8A与图6B、7B、8B分别显示此两区域处的制程剖面图)。在图5A中，导电层118a自基底100的表面100a上延伸进入露出接地导电垫102a的侧面的孔洞116中，且电性接触接地导电垫102a，其中导电层118a与接地导电垫102a之间的接触区域位于导电层118a的顶端与底端之间。在图5B中，导电层118b自基底100的表面100a上延伸进入露出信号导电垫102b的侧面的孔洞116中，且电性接触信号导电垫102b，其中导电层118b与信号导电垫102b之间的接触区域位于导电层118b的顶端与底端之间。
接着，如图5A及图5B所示，于基底100的表面100a上形成图案化保护层120。图案化保护层120的形成方式可包括于基底100的表面100a上形成保护材料层、对保护材料层进行曝光、显影及固化制程。图案化保护层120例如包括(但不限于)防焊材料，如绿漆。
如图5A所示，图案化保护层120位于导电层118a之上，且具有露出导电层118a的开口，可于后续制程中，于开口中形成导电凸块。此外，其中形成有导电层118a的孔洞116之中大抵无图案化保护层120的存在。因此，导电层118a的位于孔洞116之中的部分大抵完全露出而未被图案化保护层120覆盖。
如图5B所示，图案化保护层120位于导电层118b之上，且具有露出导电层118b的开口，可于后续制程中，于开口中形成导电凸块。此外，图案化保护层120进一步延伸进入形成有导电层118b的孔洞116。在一实施例中，图案化保护层120可大抵填满其中形成有导电层118b的孔洞116。
接着，进行第一切割制程(或称预切割制程)以将孔洞116底部上的部分的导电层切断。如图6A所示，第一切割制程包括将孔洞底部上与接地导电垫102a电性连接的导电层118a切断而形成刻痕6a。导电层118a于孔洞底部的切断面(或称侧面)于孔洞中露出。此外，在一实施例中，孔洞116还可作为后续切割制程过程中的对位基准。
如图6B所示，第一切割制程还包括切割移除孔洞中的图案化保护层120，以及将孔洞底部上与信号导电垫102b电性连接的导电层118b切断而形成刻痕6b。导电层118b于孔洞底部的切断面(或称侧面)于孔洞中露出。
接着，于基底100的表面100a上形成第二图案化保护层。如图7A所示，第二图案化保护层大抵完全不填入露出导电层118a的孔洞中。因此，导电层118a及其切断面(或称侧面)仍于孔洞中露出。
如图7B所示，第二图案化保护层122将填入刻痕7b之中。在一实施例中，第二图案化保护层122的材质可与图案化保护层120的材质相同。在另一实施例中，第二图案化保护层122的材质可不同于图案化保护层120的材质。在一实施例中，图案化保护层120及第二图案化保护层122将共同将孔洞大抵填满。第二图案化保护层122覆盖部分的图案化保护层120，且覆盖导电层118b原于孔洞底部所露出的切断面(或称侧面)。
在一实施例中，图案化保护层120与第二图案化保护层122是彼此直接接触，且可于彼此之间形成接触界面124。在此情形下，导电层118b的切断面(或称侧面)是大抵与接触界面124共平面。在一实施例中，可例如通过电子显微镜观察出接触界面124的存在。然应注意的是，在部分实施例中，基于图案化保护层120与第二图案化保护层122的材质及/或制程等因素，接触界面124亦可能不存在、不容易被观察到或于后续制程中消失。
接着，可选择性于基底100的表面100a上形成导电凸块。如图7A所示，导电凸块126a可形成于保护层120于基底100的表面100a上的开口之中而与其下的导电层118a电性接触。在一实施例中，导电凸块126a可辅助自接地导电垫102a将电流(例如，静电放电电流)导出。在一实施例中，导电凸块126a可不与接地导电垫102a电性连接而用作虚置导电凸块，其例如可用以平衡受力。
如图7B所示，导电凸块126b可形成于保护层120于基底100的表面100a上的开口之中而与其下的导电层118b电性接触。在一实施例中，导电凸块126b通过导电层118b及信号导电垫102b而电性连接元件区106。导电凸块126b因而可将电性信号输出及/或输入元件区106以使晶片得以运作。
接着，沿着预定切割道(通过刻痕)进行第二切割制程以形成多个分离的晶片封装体。在一实施例中，第二切割制程所使用的切刻刀片的厚度薄于第一切割制程所使用的切刻刀片。
如图8A所示，在有形成间隔层110及承载基板108的实施例中，第二切割制程包括切割移除部分之间隔层110及承载基板108。在未形成有间隔层110及承载基板108的实施例中，例如孔洞仅延伸至导电层118a的底端，第二切割制程可大抵不切割移除露出导电层118a的孔洞中的任何材料。在第二切割制程之后，原属孔洞的侧壁现已成为其中一晶片封装体的基底部分的一侧面。在一实施例中，由于孔洞具有倾斜侧边，因此晶片封装体的基底部分的侧面为倾斜侧面。
如图8B所示，第二切割制程还包括切割移除部分的第二图案化保护层122。在一实施例中，第二切割制程由于使用较薄的切割刀，因此不会完全移除第二图案化保护层122。因此，如第8B图所示，孔洞中的导电层118b于第一切割制程时所形成的切断面(或称侧面)将仍由所余留的第二图案化保护层122所完全覆盖。因此，图案化保护层120及第二图案化保护层122可共同完全覆盖与信号导电垫102b电性连接的导电层118b位于基底100的侧面上的部分。因此，导电层118b可获充分的保护以确保电信信号的输出及/或输入正常。
图9显示根据本发明实施例的晶片封装体的立体示意图，其是经过切割制程所形成多个晶片封装体中的其中之一，且其中相同或相似的标号用以标示相同或相似的元件。请同时参照图8A、图8B及图9A，所形成的晶片封装体可具有电性连接至信号导电垫102b的导电层118b。导电层118b可自基底100的上表面100a沿着基底100的一侧面(例如，图9所示导电层118b所覆盖的侧面)朝基底100的下表面100b延伸，且导电层118b可突出于下表面100b。再者，对于导电层118b而言，除了与导电凸块126b所接触的区域，导电层118b可大抵完全由图案化保护层120及第二图案化保护层122所共同覆盖。因此，可确保导电层118b的品质。
再者，所形成的晶片封装体还可具有电性连接至接地导电垫102a的导电层118a。导电层118a可自基底100的上表面100a沿着基底100的一侧面(例如，图9所示导电层118a所覆盖的侧面)朝基底100的下表面100b延伸，且导电层118a可突出于下表面100b。以图9实施例为例，导电层118a可位于基底100的角落部分而可覆盖于两侧面之上。对于导电层118a而言，导电层118a的位于基底100的侧面上的全部部分大抵均未被任何保护层所覆盖。因此，本发明实施例的晶片封装体的基底侧面上具有露出的导电层，其电性连接至接地导电垫。所露出的(接地)导电层可方便的与其他电子构件接合而将静电放电电流导出或可有助于减轻或避免电磁干扰。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (20)

1.一种晶片封装体，其特征在于，包括：
一基底；
一信号导电垫，设置于该基底之上；
一接地导电垫，设置于该基底之上；
一第一导电层，设置于该基底之上，且电性连接该信号导电垫，其中该第一导电层自该基底的一上表面沿着该基底的一第一侧面朝该基底的一下表面延伸，且该第一导电层突出于该下表面；
一第二导电层，设置于该基底之上，且电性连接该接地导电垫，其中该第二导电层自该基底的该上表面沿着该基底的一第二侧面朝该基底的该下表面延伸，且该第二导电层突出于该下表面；以及
一保护层，设置于该基底之上，其中该保护层完全覆盖该第一导电层的位于该基底的该第一侧面上的全部部分，且该第二导电层的位于该基底的该第二侧面上的全部部分未被该保护层所覆盖。
2.根据权利要求1所述的晶片封装体，其特征在于，该保护层包括一第一保护层及一第二保护层，该第一保护层直接接触该第二保护层而于该第一保护层与该第二保护层之间形成一接触界面。
3.根据权利要求2所述的晶片封装体，其特征在于，该第一导电层的一侧面与该接触界面共平面。
4.根据权利要求3所述的晶片封装体，其特征在于，该第二保护层完全覆盖该第一导电层的该侧面。
5.根据权利要求1所述的晶片封装体，其特征在于，还包括：
一承载基板，设置于该基底的该下表面之上；以及
一间隔层，设置于该承载基板与该基底的该下表面之间。
6.根据权利要求5所述的晶片封装体，其特征在于，该第一导电层及该第二导电层延伸进入该间隔层。
7.根据权利要求6所述的晶片封装体，其特征在于，部分的该保护层延伸进入该间隔层。
8.根据权利要求1所述的晶片封装体，其特征在于，还包括一第一导电凸块，设置于该基底的该上表面上，其中该第一导电凸块电性连接该第一导电层。
9.根据权利要求1所述的晶片封装体，其特征在于，还包括一第二导电凸块，设置于该基底的该上表面上，其中该第二导电凸块电性连接该第二导电层。
10.根据权利要求1所述的晶片封装体，其特征在于，该第一导电层与该信号导电垫之间的一接触区域位于该第一导电层的一顶端与一底端之间，且该第二导电层与该接地导电垫之间的一接触区域位于该第二导电层的一顶端与一底端之间。
11.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，其中一信号导电垫及一接地导电垫设置于该基底之上；
自该基底的一上表面移除部分的该基底以形成朝该基底的一下表面延伸的一第一孔洞及一第二孔洞，其中该第一孔洞露出该信号导电垫，而该第二孔洞露出该接地导电垫；
于该基底的该上表面上形成一第一导电层，其中该第一导电层延伸至该第一孔洞的侧壁与底部上而与该信号导电垫电性连接，且该第一导电层突出于该下表面；
于该基底的该上表面上形成一第二导电层，其中该第二导电层延伸至该第二孔洞的侧壁与底部上而与该接地导电垫电性连接，且该第二导电层突出于该下表面；
于该基底的该上表面上形成一图案化保护层，其中部分的该图案化保护层填入该第一孔洞而覆盖该第一孔洞中的该第一导电层；
进行一第一切割制程以切割移除该第一孔洞中的部分的该图案化保护层与该第一孔洞的底部上的部分的该第一导电层而使该第一导电层的一侧面于该第一孔洞中露出，以及切割移除该第二孔洞的底部上的部分的该第二导电层；
于该基底的该上表面上形成一第二图案化保护层，其中该第二图案化保护层填充于该第一孔洞之中，且覆盖位于该第一孔洞中的该图案化保护层及该第一导电层的该侧面；以及
进行一第二切割制程以切割移除该第一孔洞中的部分的该第二图案化保护层，且形成分离的多个晶片封装体，其中该第一孔洞中所留下的该第二图案化保护层覆盖该第一导电层的该侧面。
12.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括在形成该第一孔洞及该第二孔洞之前，于该基底的该下表面上设置一间隔层。
13.根据权利要求12所述的晶片封装体的形成方法，其特征在于，还包括于该间隔层上设置一承载基板。
14.根据权利要求13所述的晶片封装体的形成方法，其特征在于，该第一孔洞及该第二孔洞延伸进入该间隔层。
15.根据权利要求14所述的晶片封装体的形成方法，其特征在于，该第一切割制程包括切割移除该第一孔洞的底部及该第二孔洞的底部下方的部分的间隔层。
16.根据权利要求15所述的晶片封装体的形成方法，其特征在于，该第一切割制程包括切割移除部分的该承载基板。
17.根据权利要求16所述的晶片封装体的形成方法，其特征在于，该第二切割制程包括将该承载基板切穿。
18.根据权利要求11所述的晶片封装体的形成方法，其特征在于，该第一导电层与该第二导电层同时形成。
19.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括于该基底之上设置一第一导电凸块，其中该第一导电凸块电性连接该第一导电层。
20.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括于该基底之上设置一第二导电凸块，其中该第二导电凸块电性连接该第二导电层。
CN201110057693.4A 2011-03-10 2011-03-10 晶片封装体及其形成方法 Expired - Fee Related CN102683311B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110057693.4A CN102683311B (zh) 2011-03-10 2011-03-10 晶片封装体及其形成方法
TW100130063A TWI446512B (zh) 2011-03-10 2011-08-23 晶片封裝體及其形成方法
US13/416,504 US8716844B2 (en) 2011-03-10 2012-03-09 Chip package and method for forming the same
US14/225,336 US9337097B2 (en) 2011-03-10 2014-03-25 Chip package and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110057693.4A CN102683311B (zh) 2011-03-10 2011-03-10 晶片封装体及其形成方法

Publications (2)

Publication Number Publication Date
CN102683311A true CN102683311A (zh) 2012-09-19
CN102683311B CN102683311B (zh) 2014-12-10

Family

ID=46794787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110057693.4A Expired - Fee Related CN102683311B (zh) 2011-03-10 2011-03-10 晶片封装体及其形成方法

Country Status (3)

Country Link
US (2) US8716844B2 (zh)
CN (1) CN102683311B (zh)
TW (1) TWI446512B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928478A (zh) * 2013-01-10 2014-07-16 精材科技股份有限公司 影像感测晶片封装体及其制作方法
CN104795319A (zh) * 2014-01-20 2015-07-22 精材科技股份有限公司 半导体装置及其制造方法
CN104952894A (zh) * 2014-03-25 2015-09-30 精材科技股份有限公司 半导体结构的制造方法
CN111128966A (zh) * 2019-12-25 2020-05-08 华天科技（昆山）电子有限公司 对位结构及封装切割方法
CN111864318A (zh) * 2019-04-29 2020-10-30 恩智浦有限公司 用于减少接收感度恶化的集成滤波器
CN111883433A (zh) * 2020-07-03 2020-11-03 徐彩芬 一种半导体晶片封装及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130199831A1 (en) * 2012-02-06 2013-08-08 Christopher Morris Electromagnetic field assisted self-assembly with formation of electrical contacts
DE102012217154A1 (de) * 2012-09-24 2014-03-27 Robert Bosch Gmbh Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法
CN111463192A (zh) * 2013-08-01 2020-07-28 日月光半导体制造股份有限公司 半导体封装件
CN103762202B (zh) * 2014-01-28 2017-04-19 苏州晶方半导体科技股份有限公司 芯片封装方法及封装结构
TWI549202B (zh) * 2014-02-14 2016-09-11 精材科技股份有限公司 晶片封裝體及其製造方法
US9331667B2 (en) * 2014-07-21 2016-05-03 Triquint Semiconductor, Inc. Methods, systems, and apparatuses for temperature compensated surface acoustic wave device
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
KR102335106B1 (ko) 2015-06-19 2021-12-03 삼성전자 주식회사 발광 소자 패키지 및 그 제조 방법
WO2017077792A1 (ja) 2015-11-05 2017-05-11 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027296A1 (en) * 1999-12-10 2002-03-07 Badehi Avner Pierre Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
CN101217156A (zh) * 2007-01-04 2008-07-09 采钰科技股份有限公司 电子元件与cmos图像传感器的芯片级封装及制造方法
US20080277793A1 (en) * 2007-05-07 2008-11-13 Sanyo Electric Co., Ltd. Semiconductor Device and Manufacturing Method Thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027296A1 (en) * 1999-12-10 2002-03-07 Badehi Avner Pierre Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
CN101217156A (zh) * 2007-01-04 2008-07-09 采钰科技股份有限公司 电子元件与cmos图像传感器的芯片级封装及制造方法
US20080277793A1 (en) * 2007-05-07 2008-11-13 Sanyo Electric Co., Ltd. Semiconductor Device and Manufacturing Method Thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928478A (zh) * 2013-01-10 2014-07-16 精材科技股份有限公司 影像感测晶片封装体及其制作方法
CN103928478B (zh) * 2013-01-10 2017-10-20 精材科技股份有限公司 影像感测晶片封装体及其制作方法
CN104795319A (zh) * 2014-01-20 2015-07-22 精材科技股份有限公司 半导体装置及其制造方法
CN107195652A (zh) * 2014-01-20 2017-09-22 精材科技股份有限公司 半导体装置及其制造方法
CN104795319B (zh) * 2014-01-20 2018-10-02 精材科技股份有限公司 半导体装置及其制造方法
CN107195652B (zh) * 2014-01-20 2020-04-14 精材科技股份有限公司 半导体装置及其制造方法
CN104952894A (zh) * 2014-03-25 2015-09-30 精材科技股份有限公司 半导体结构的制造方法
CN104952894B (zh) * 2014-03-25 2018-06-05 精材科技股份有限公司 半导体结构的制造方法
CN111864318A (zh) * 2019-04-29 2020-10-30 恩智浦有限公司 用于减少接收感度恶化的集成滤波器
CN111864318B (zh) * 2019-04-29 2023-11-17 恩智浦有限公司 用于减少接收感度恶化的集成滤波器
CN111128966A (zh) * 2019-12-25 2020-05-08 华天科技（昆山）电子有限公司 对位结构及封装切割方法
CN111883433A (zh) * 2020-07-03 2020-11-03 徐彩芬 一种半导体晶片封装及其形成方法

Also Published As

Publication number Publication date
US20120228752A1 (en) 2012-09-13
CN102683311B (zh) 2014-12-10
US20140203416A1 (en) 2014-07-24
US9337097B2 (en) 2016-05-10
TWI446512B (zh) 2014-07-21
TW201238026A (en) 2012-09-16
US8716844B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
CN102683311B (zh) 晶片封装体及其形成方法
CN102034796B (zh) 晶片封装体及其制造方法
CN101681848B (zh) 电子元件封装体
CN102244047B (zh) 晶片封装体及其形成方法
CN101996955B (zh) 芯片封装体及其制造方法
US9437478B2 (en) Chip package and method for forming the same
CN102543971B (zh) 芯片封装体及其形成方法
CN103681537A (zh) 晶片封装体及其形成方法
US9006896B2 (en) Chip package and method for forming the same
CN104425452A (zh) 电子元件封装体及其制造方法
CN103426838A (zh) 晶片封装体及其形成方法
CN102592982A (zh) 晶片封装体的形成方法
CN104347576A (zh) 晶片封装体及其制造方法
CN104733422A (zh) 晶片封装体及其制造方法
CN103489846A (zh) 晶片封装体及其形成方法
CN102593094A (zh) 晶片封装体及其形成方法
CN104952812A (zh) 晶片封装体及其制造方法
CN102543922A (zh) 晶片封装体及其形成方法
CN102623424B (zh) 晶片封装体及其形成方法
CN102774805A (zh) 晶片封装体及其形成方法
CN102479766A (zh) 半导体装置的制法、基材穿孔制程及其结构
CN102800656A (zh) 晶片封装体、晶片封装体的形成方法以及封装晶圆
CN102832180A (zh) 晶片封装体及其形成方法
CN103420322B (zh) 晶片封装体及其形成方法
CN102779800A (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141210

Termination date: 20190310