CN102176185A - 亚阈值cmos基准源 - Google Patents

Abstract

本发明公开了一种亚阈值CMOS基准源，包括启动电路、正温度系数电路、负温度系数电路和输出电路，还设有体偏置补偿电路，与所述的正温度系数电路和负温度系数电路相连，用于产生体偏置电压，来控制所述的正温度系数电路和负温度系数电路中工作在亚阈值区域的NMOS管的阈值电压，以补偿由于电源电压变化导致的输出基准电压的偏差，最终在输出电路中产生一个温度系数近似为零的基准电压。本发明亚阈值CMOS基准源的输出基准电压值在电源电压变化时基本保持一致，电源抑制比和线性度得到有效的改善，而且没有明显增加电路复杂度。

Description

亚阈值CMOS基准源

技术领域

本发明属于集成电路领域，具体涉及一种亚阈值CMOS基准源。

背景技术

基准源是模拟和数字电路***中最基本的组成模块之一。在设计中要求基准源的各项指标对温度和电源电压变化敏感度较低。由于传统的带隙基准源能够满足上述条件，所以常常被电路设计者们使用。但是，带隙基准源需要使用大面积的二极管或寄生三极管，其开启电压一般在0.6V左右，不适合某些低压应用场合，而且功耗相对较高，难以满足便携式电子设备的需求。因此，亚阈值CMOS(Complementary Metal Oxide Semiconductor，互补型金属氧化物半导体)基准源被电路设计者们提出并广泛研究。例如，G.Giustolisi，G.Palumbo，M.Criscione，and F.Cutrì，“A low-voltage low-power voltage reference based on subthreshold MOSFETs，”IEEE J.Solid-State Circuits，vol.38，no.1，pp.151-154，Jan.2003。

现有技术中，亚阈值CMOS基准源电路图如图1所示，它由启动电路11、正温度系数电路12、负温度系数电路13和输出电路14组成。

启动电路11由PMOS(P-Channel Metal Oxide Semiconductor，P沟道金属氧化物半导体)管MP11、MP12和NMOS(N-Channel Metal Oxide Semiconductor，N沟道金属氧化物半导体)管MN11组成，用于保证上电后整个基准源切换至工作状态。

正温度系数电路12由PMOS管MP13、MP14，NMOS管MN12、MN13和电阻R11组成，其中MP13、MP14构成电流镜结构，而MN12、MN13工作在亚阈值区，其传输特性满足式(1)：

$I_D=I_{\mathrm{DO}}\mathrm{Sexp}\left(\frac{V_{\mathrm{GS}}-\left|V_{\mathrm{TH}}\right|}{n{V}_T}\right)---\left(1\right)$

其中V_GS和V_TH分别是MOS(Metal Oxide Semiconductor，金属氧化物半导体，包括：PMOS和NMOS)管的栅源电压和阈值电压，S＝W/L为宽长比，V_T＝kT/q为热电压，n为斜率因子，I_D0为V_GS＝V_TH，S＝1时的漏电流。根据式(1)可推导出正温度系数电流I_PTAT(即偏置电阻R11上流过电流I_R11)为：

$I_{\mathrm{PTAT}}=I_{R11}=\frac{V_{\mathrm{GSN}12}-V_{\mathrm{GSN}13}}{R_{11}}\≅n\frac{\mathrm{kT}}{q{R}_{11}}\ln \left(\frac{S_{P13}{S}_{N13}}{S_{P14}{S}_{N12}}\right)---\left(2\right)$

负温度系数电路13由PMOS管MP15、MP16，NMOS管MN14、MN15和偏置电阻R12组成。其中MP15与MP13、MP14构成一组电流镜，MP16、MP17构成另一组电流镜，而MN14被偏置在亚阈值区，其传输特性亦满足式(1)，由此可推导出负温度系数电流I_CTAT(即偏置电阻R12上电流I_R12)为：

$I_{\mathrm{CTAT}}=\frac{V_{\mathrm{GSN}14}}{R_{12}}=\frac{V_{\mathrm{THN}14}}{R_{12}}+n\frac{\mathrm{kT}}{{\mathrm{qR}}_{12}}\ln \left(\frac{I_{\mathrm{DN}14}}{I_{D0}{S}_{N14}}\right)---\left(3\right)$

由于MOS管在亚阈值区时I_D一般小于I_D0S_N14，所以负温度系数电流I_CTAT与温度成反比。

输出电路14由PMOS管MP17、MP18，电阻R13和电容C11组成。正温度系数电流I_PTAT和负温度系数电流I_CTAT分别通过MP17和MP18镜像到输出电路14中，相互抵消温度的影响，并通过电阻R13产生最终的基准电压V_REF，见式(4)：

$V_{\mathrm{REF}}=\frac{S_{P18}{R}_{13}}{S_{P14}}{I}_{\mathrm{PTAT}}+\frac{S_{P17}{R}_{13}}{S_{P16}}{I}_{\mathrm{CTAT}}=\mathrm{\α}{V}_T+\mathrm{\β}[V_{\mathrm{THN}14}+n{V}_T\ln \left(\frac{I_{\mathrm{DN}14}}{I_{D0}{S}_{N14}}\right)]---\left(4\right)$

其中

由式(4)可知，通过合理调整MOS管宽长比的比例和电阻比值，能够获得一个接近于零温度系数的基准电压V_REF。电容C11用于滤除高频噪声对基准电压V_REF的影响。

亚阈值CMOS基准源电路能够减小芯片面积和功耗，并且适用于低电压的应用场合。但是，由于低电源电压的限制，亚阈值CMOS基准源一般采用单级MOS管做电流镜(而不是传统的级联结构)，这样基准源的输出端到电源电压端或地端的等效输出电阻值较低，沟长调制效应明显，导致亚阈值CMOS基准源的电源抑制比和线性度较差，难以适用于很多高精度高线性度的电路场合。事实上，电源抑制比和线性度问题已经成为亚阈值CMOS基准源的主要瓶颈之一。

发明内容

本发明提供了一种基于体偏置补偿的亚阈值CMOS基准源，以克服现有技术的亚阈值CMOS基准源输出的基准电压受电源电压变化影响较大，电源抑制比和线性度较差，难以适用于很多高精度高线性度电路场合的不足。

一种亚阈值CMOS基准源，包括启动电路、正温度系数电路、负温度系数电路和输出电路；

所述的启动电路，用于上电后启动所述的亚阈值CMOS基准源；

所述的正温度系数电路和负温度系数电路分别用于产生与绝对温度成正比的电流和与绝对温度成反比的电流；

同时，所述的正温度系数电路和负温度系数电路的电流在所述的输出电路中汇合，并相互抵消温度的影响，产生一个温度系数近似为零的基准电压；

其中，还设有体偏置补偿电路，与所述的正温度系数电路和负温度系数电路相连，用于产生体偏置电压，来控制所述的正温度系数电路和负温度系数电路中工作在亚阈值区域的NMOS管的阈值电压，以补偿由于电源电压变化导致的输出基准电压的偏差。

上述的亚阈值CMOS基准源中，所述的启动电路由第一PMOS管、第二PMOS管和第一NMOS管组成，其中，第一PMOS管和第一NMOS管组成一个反相器单元，用于保证上电后整个基准源切换至工作状态。

所述的启动电路第一PMOS管的源端与参考电源相连，第一NMOS管的源端与参考地相连，第一PMOS管的漏端和第一NMOS管的漏端相连，第一PMOS管的栅端和第一NMOS管的栅端相连并接入正温度系数电路中；第二PMOS管的源端接参考电源，第二PMOS管的栅端接第一PMOS管的漏端和第一NMOS管的漏端，第二PMOS管的漏端接入正温度系数电路中；

上述的亚阈值CMOS基准源中，所述的体偏置补偿电路包括：

两个分压电阻，电阻分压产生体偏置电压，所述的体偏置电压输出至所述的正温度系数电路和负温度系数电路中工作在亚阈值区域的NMOS管的体端，来进行阈值电压参数的控制；

和运算放大器，为单位增益反馈结构，用于体偏置电压缓冲，增强体偏置补偿电路的负载能力，避免MOS管体电流对体偏置电压的不利影响。

所述的体偏置补偿电路中，第一分压电阻的一端接参考电源，第一分压电阻的另一端与第二分压电阻的一端、以及运算放大器的正输入端相连，第二分压电阻的另一端接参考地，运算放大器的负输入端与运算放大器的自身输出端相连，同时，运算放大器的输出端接入正温度系数电路和负温度系数电路中；

上述的亚阈值CMOS基准源中，所述的正温度系数电路包括：

两个工作在亚阈值区域的NMOS管(第二NMOS管和第三NMOS管)，体电位均可调，用于产生正温度系数电压；

一个偏置电阻(第一偏置电阻)，位于所述的两个工作在亚阈值区域的NMOS管的栅端之间，用于将产生的正温度系数电压转换成正温度系数电流；

以及电流镜，由两个PMOS管(第三PMOS管和第四PMOS管)组成，位于所述的第一偏置电阻的一端，用于产生镜像电流。

所述的正温度系数电路中，第二NMOS管的体端和第三NMOS管的体端从衬底独立出来，与体偏置补偿电路中运算放大器的输出端相连；第二NMOS管的源端和第三NMOS管的源端均接参考地；第二NMOS管的栅端分别连接第一偏置电阻的一端和第三PMOS管的漏端；第二NMOS管的漏端分别与第一偏置电阻的另一端、第三NMOS管的栅端、启动电路中第二PMOS管的漏端相连，第三NMOS管的漏端与第四PMOS管的漏端相连；第四PMOS管的漏端和第四PMOS管的栅端相连，同时，第四PMOS管的栅端和第三PMOS管的栅端相连，并与启动电路中第一PMOS管的栅端、第一NMOS管的栅端相连，同时还接入到负温度系数电路以及输出电路中；第三PMOS管的源端和第四PMOS管的源端均接参考电源；

上述的亚阈值CMOS基准源中，所述的负温度系数电路包括：

一个工作在亚阈值区域的NMOS管(第四NMOS管)，体电位可调，用于产生负温度系数电压；

一个偏置电阻(第二偏置电阻)，位于所述的工作在亚阈值区域的NMOS管的栅端和参考地之间，用于将负温度系数电压转换为负温度系数电流；

一个反馈NMOS管(第五NMOS管)，其栅端与所述的工作在亚阈值区域的NMOS管的漏端相连，其源端与所述的工作在亚阈值区域的NMOS管的栅端相连，用于形成负反馈，通过负反馈稳定所述的第二偏置电阻上的电压和电流；

和两个电流镜，第一电流镜位于所述的工作在亚阈值区域的NMOS管的漏端以上，为亚阈值NMOS管提供镜像电流，第二电流镜位于所述的反馈NMOS管的漏端以上，为反馈NMOS管和偏置电阻提供镜像电流。

所述的负温度系数电路中，第四NMOS管的体端从衬底独立出来，与体偏置补偿电路中的运算放大器的输出端相连；第四NMOS管的源端接参考地，第四NMOS管的漏端与第五PMOS管的漏端、第五NMOS管的栅端相连，第四NMOS管的栅端与第二偏置电阻的一端、第五NMOS管的源端相连；第二偏置电阻的另一端与参考地相连；第五NMOS管的漏端与第六PMOS管的漏端相连；第六PMOS管的漏端和第六PMOS管的自身栅端相连，并接入输出电路中，第六PMOS管的源端接参考电源；第五PMOS管的源端接参考电源，第五PMOS管的栅端与正温度系数电路中第三PMOS管的栅端、第四PMOS管的栅端相连，并接入输出电路中；

上述的亚阈值CMOS基准源中，所述的输出电路包括：

两个PMOS管(第七PMOS管和第八PMOS管)，用于分别与所述的负温度系数电路和正温度系数电路连接，将负温度系数电流和正温度系数电流镜像到输出电路中汇合并相互抵消温度的影响；

一个偏置电阻(第三偏置电阻)，用于产生最终的温度系数近似为零的基准电压；

和电容，用于滤除高频噪声对基准电压的影响。

所述的输出电路中，第七PMOS管的源端和第八PMOS管的源端均接参考电源，第七PMOS管的漏端和第八PMOS管的漏端均接基准源输出端，第七PMOS管的栅端与负温度系数电路中第六PMOS管的栅端和漏端相连，第八PMOS管的栅端与正温度系数电路中第三PMOS管的栅端、第四PMOS管的栅端以及负温度系数电路中第五PMOS管的栅端相连；第三偏置电阻的一端和电容的一端均接基准源输出端，第三偏置电阻的另一端和电容的另一端均接参考地。

现有技术的亚阈值CMOS基准源中，由于实际应用中MOS管的沟长调制效应，正温度系数电流变化与电源电压变化成正比，所以基准源输出的基准电压与电源电压变化成正比，这一特性恶化了亚阈值CMOS基准源的电源抑制比和线性度。

本发明的亚阈值CMOS基准源中，引入体偏置补偿电路后，体偏置电压(即电阻分压)变化也与电源电压变化成正比；将体偏置电压送至正温度系数电路和负温度系数电路中工作在亚阈值区域的NMOS管的体端，经体电位调制后工作在亚阈值区域的NMOS管的阈值电压变化与体偏置电压变化成反比，即与电源电压变化成反比。由于工作在亚阈值区域的NMOS管的阈值电压变化本身与基准源输出的基准电压成正比，所以体偏置补偿电路通过调整工作在亚阈值区域的NMOS管的阈值电压，能够有效地补偿输出基准电压由于沟长调制效应导致的偏差，改善亚阈值CMOS基准源的电源抑制比和线性度。而且，由于正温度系数电路和负温度系数电路中工作在亚阈值区域的NMOS管的体端均从衬底独立出来，与体偏置补偿电路的输出端相连，这样，正温度系数电路和负温度系数电路中工作在亚阈值区域的NMOS管的阈值电压保持一致，在基准源工作时正温度系数电路和负温度系数电路中工作在亚阈值区域的NMOS管的工作点相似，这样有利于减小电路非线性。此外，正温度系数电路中的偏置电阻的改变位置放在两个工作在亚阈值区域的NMOS管栅极之间，这样两个工作在亚阈值区域的NMOS管的源体电压相同，体效应效果一致。

进一步，所述的体偏置补偿电路中的第二分压电阻上可设置若干个可单独短路到地的片上修调(on-chip trimming)输入端，这样测试时可以通过片上电阻修调来改变第二分压电阻的电阻值以及体偏置电压，从而调整工作在亚阈值区域的NMOS管的阈值电压。

与现有技术相比，本发明具有以下有益的技术效果：

通过体偏置补偿电路对基准源中工作在亚阈值区域的NMOS管的体电位调制作用，最终使得亚阈值CMOS基准源的输出基准电压值在电源电压变化时基本保持一致，在不明显增加电路复杂度的情况有效地改善亚阈值CMOS基准源的电源抑制比和线性度。

附图说明

图1为现有技术的亚阈值CMOS基准源电路图；

图2为本发明的亚阈值CMOS基准源电路图；

图3为本发明的亚阈值CMOS基准源和现有技术的亚阈值CMOS基准源在27℃温度和1.2V电源电压下的电源抑制比(不带滤波电容)曲线图；

图4为本发明的亚阈值CMOS基准源和现有技术的亚阈值CMOS基准源在27℃温度下的基准电压与电源电压的关系曲线图；

图5为本发明的亚阈值CMOS基准源和现有技术的亚阈值CMOS基准源在1.2V电源电压下的基准电压与温度的关系曲线图。

具体实施方式

下面结合实施例和附图来详细说明本发明，但本发明并不仅限于此。

一种亚阈值CMOS基准源，其电路图如图2所示，由启动电路21、体偏置补偿电路22、正温度系数电路23、负温度系数电路24和输出电路25组成。

启动电路21由第一PMOS管MP1、第二PMOS管MP2和第一NMOS管MN1组成。其中，第一PMOS管MP1和第一NMOS管MN1组成一个基本的反相器单元，第一PMOS管MP1的源端与参考电源相连，第一NMOS管MN1的源端与参考地相连，第一PMOS管MP1的漏端和第一NMOS管MN1的漏端相连，第一PMOS管MP1的栅端和第一NMOS管MN1的栅端相连并接入正温度系数电路23中；第二PMOS管MP2的源端接参考电源，第二PMOS管MP2的栅端接第一PMOS管MP1的漏端和第一NMOS管MN1的漏端，第二PMOS管MP2的漏端接入正温度系数电路23中；

体偏置补偿电路22由两个分压电阻R4、R5和运算放大器A1组成，运算放大器A1是双端输入、单端输出的，其中，第一分压电阻R4的一端接参考电源，第一分压电阻R4的另一端与第二分压电阻R5的一端、以及运算放大器A1的正输入端相连，第二分压电阻R5的另一端接参考地，运算放大器A1的负输入端与运算放大器A1的自身输出端相连，组成单位增益反馈结构，同时，运算放大器A1的输出端接入正温度系数电路23和负温度系数电路24中；

正温度系数电路23由第三PMOS管MP3、第四PMOS管MP4，第二NMOS管MN2、第三NMOS管MN3和第一偏置电阻R1组成，其中第二NMOS管MN2和第三NMOS管MN3工作在亚阈值区域；第二NMOS管MN2的体端和第三NMOS管MN3的体端从衬底独立出来，与体偏置补偿电路22中运算放大器A1的输出端相连；第二NMOS管MN2的源端和第三NMOS管MN3的源端均接参考地；第二NMOS管MN2的栅端分别连接第一偏置电阻R1的一端和第三PMOS管MP3的漏端；第二NMOS管MN2的漏端分别与第一偏置电阻R1的另一端、第三NMOS管MN3的栅端、启动电路21中第二PMOS管MP2的漏端相连，第三NMOS管MN3的漏端与第四PMOS管MP4的漏端相连；第四PMOS管MP4的漏端和第四PMOS管MP4的栅端相连，同时，第四PMOS管MP4的栅端和第三PMOS管MP3的栅端相连，并与启动电路21中第一PMOS管MP1的栅端、第一NMOS管MN1的栅端相连，同时还接入到负温度系数电路24以及输出电路25中；第三PMOS管MP3的源端和第四PMOS管MP4的源端均接参考电源；

负温度系数电路24由第五PMOS管MP5、第六PMOS管MP6，第四NMOS管MN4、第五NMOS管MN5和第二偏置电阻R2组成；其中，第四NMOS管MN4工作在亚阈值区域，第四NMOS管MN4的体端与体偏置补偿电路22中的运算放大器A1的输出端相连；第四NMOS管MN4的源端接参考地，第四NMOS管MN4的漏端与第五PMOS管MP5的漏端、第五NMOS管MN5的栅端相连，第四NMOS管MN4的栅端与第二偏置电阻R2的一端、第五NMOS管MN5的源端相连；第二偏置电阻R2的另一端与参考地相连；第五NMOS管MN5的漏端与第六PMOS管MP6的漏端相连；第六PMOS管MP6的漏端和第六PMOS管MP6的自身栅端相连，并接入输出电路25中，第六PMOS管MP6的源端接参考电源；第五PMOS管MP5的源端接参考电源，第五PMOS管MP5的栅端与正温度系数电路23中第三PMOS管MP3的栅端、第四PMOS管MP4的栅端相连，并接入输出电路25中；

输出电路25由第七PMOS管MP7、第八PMOS管MP8，第三偏置电阻R3和电容C1组成，其中，第七PMOS管MP7的源端和第八PMOS管MP8的源端均接参考电源，第七PMOS管MP7的漏端和第八PMOS管MP8的漏端均接基准源输出端(V_REF端)，第七PMOS管MP7的栅端与负温度系数电路24中第六PMOS管MP6的栅端和漏端相连，第八PMOS管MP8的栅端与正温度系数电路23中第三PMOS管MP3的栅端、第四PMOS管MP4的栅端以及负温度系数电路24中第五PMOS管MP5的栅端相连；第三偏置电阻R3的一端和电容C1的一端均接基准源输出端(V_REF端)，第三偏置电阻R3的另一端和电容C1的另一端均接参考地。

上述的亚阈值CMOS基准源中，启动电路21，用于上电后启动所述的亚阈值CMOS基准源；正温度系数电路23和负温度系数电路24分别用于产生与绝对温度成正比的电流和与绝对温度成反比的电流；同时，正温度系数电路23和负温度系数电路24的电流在输出电路25中汇合，并相互抵消温度的影响，产生一个温度系数近似为零的基准电压；体偏置补偿电路22，与正温度系数电路23和负温度系数电路24相连，用于产生体偏置电压，来控制正温度系数电路23和负温度系数电路24中工作在亚阈值区域的NMOS管的阈值电压，以补偿由于电源电压变化导致的输出基准电压的偏差。具体如下：

启动电路21用于保证上电后整个基准源切换至工作状态，若电路进入零电流状态，第一PMOS管MP1、第二PMOS管MP2和第一NMOS管MN1均处于高电平，此时第一PMOS管MP1和第一NMOS管MN1组成的反相器将第一PMOS管MP1的漏端(即第二PMOS管MP2的栅端)强行下拉至低电平，第二PMOS管MP2导通并将电流注入正温度系数电流产生电路23中，整个带隙基准源随即开启。开启后，正温度系数电流产生电路23中的第三PMOS管MP3的栅端电位下降，第一PMOS管MP1导通，第二PMOS管MP2截止，启动电路21停止工作。

体偏置补偿电路22通过两个分压电阻的电阻分压产生体偏置电位V_BB，体偏置电位V_BB经过运算放大器A1后进入正温度系数电路23和负温度系数电路24中工作在亚阈值区域的第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4的体端，用于体电位调制。而单位增益反馈结构的运算放大器A1可增强体偏置补偿电路22的负载能力，用于体偏置电压缓冲，避免MOS管的体电流对体偏置电压V_BB的不利影响。

MOS管的阈值电压V_TH和体偏置电位V_BB之间关系如下式(5)所示：

$V_{\mathrm{TH}}=V_{\mathrm{TH}0}+\mathrm{\γ}(\sqrt{2\left|{\mathrm{\φ}}_F\right|-v_{\mathrm{BB}}}-\sqrt{2\left|{\mathrm{\φ}}_F\right|})---\left(5\right)$

其中V_TH0是v_SB＝0时的阈值电压，γ是体效应系数，φ_F是费米势。

由式(5)可知，通过调整体偏置电位V_BB可以改变MOS管的阈值电压V_TH，即：可以通过体电位调制来调整第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4的阈值电压。

进一步，可在第二分压电阻R5上设置数个可单独短路到地的片上修调(on-chip trimming)输入端，这样测试时可以通过片上电阻修调来改变第二分压电阻R5的电阻值以及体偏置电压V_BB，从而调整第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4的阈值电压。

正温度系数电路23中，第二NMOS管MN2和第三NMOS管MN3工作在亚阈值区域，体电位均可调，用于产生正温度系数电压；第一偏置电阻R1位于第二NMOS管MN2和第三NMOS管MN3的栅端之间，用于将产生的正温度系数电压转换成正温度系数电流I_PTAT(即，与绝对温度成正比的电流)；第三PMOS管MP3和第四PMOS管MP4组成电流镜结构，位于第一偏置电阻R1的一端，用于产生镜像电流。第二NMOS管MN2和第三NMOS管MN3的阈值电压通过体电位调制来调整。

负温度系数电路24中，第四NMOS管MN4工作在亚阈值区域，体电位可调，用于产生负温度系数电压；第二偏置电阻R2位于第四NMOS管MN4的栅端和参考地之间，用于将负温度系数电压转换为负温度系数电流I_CTAT(即，与绝对温度成反比的电流)；第五NMOS管MN5与第四NMOS管MN4一起形成负反馈环路，通过负反馈稳定第二偏置电阻R2上的电压和电流；第五PMOS管MP5用于将第四PMOS管MP4上的源漏电流镜像到第四NMOS管MN4上；第六PMOS管MP6则为第五NMOS管MN5和第二偏置电阻R2提供镜像电流。第四NMOS管MN4的阈值电压通过体电位调制来调整。

由于负温度系数电路24中工作在亚阈值区域的第四NMOS管MN4的体端，与正温度系数电路23中工作在亚阈值区域的第二NMOS管MN2和第三NMOS管MN3的体端，均与运算放大器A1的输出端相连，所以第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4的阈值电压保持一致。在基准源工作时第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4的工作点相似，这样有利于减小电路非线性。另外，第一偏置电阻R1的改变位置放于第二NMOS管MN2栅极和第三NMOS管MN3栅极之间，这样第二NMOS管MN2和第三NMOS管MN3源体电压相同，体效应效果一致。根据式(4)，改变第四NMOS管MN4的阈值电压可以有效地改变基准源输出的基准电压V_REF。因此，体偏置补偿电路22产生体偏置电压，可控制基准源中的亚阈值NMOS管的阈值电压，从而补偿由于电源电压变化导致的输出基准电压的偏差。

输出电路25用于将上述正温度系数电流I_PTAT和负温度系数电流I_CTAT汇合并相互抵消温度的影响，最终产生一个温度系数近似为零的基准电压。第七PMOS管MP7用于将负温度系数电流镜像到输出电路25中，第八PMOS管MP8用于将正温度系数电流镜像到输出电路25中；第三偏置电阻R3用于汇合负温度系数电流和正温度系数电流，并产生最终的基准电压V_REF，而电容C1用于滤除高频噪声对基准电压V_REF的影响。

亚阈值CMOS基准源中，电源抑制比可以通过式(4)对电源电压V_DD求导得到：

$\frac{{\∂V}_{\mathrm{REF}}}{\∂V_{\mathrm{DD}}}=(\frac{S_{P8}{R}_3}{S_{P4}}+n\frac{{\mathrm{kTS}}_{P7}{R}_3}{{\mathrm{qS}}_{P6}{R}_2}\frac{I_{D0}{S}_{N4}}{I_{\mathrm{DN}4}})\frac{\∂I_{\mathrm{PTAT}}}{\∂V_{\mathrm{DD}}}+\frac{S_{P7}{R}_3}{S_{P6}{R}_2}\frac{\∂V_{\mathrm{THN}4}}{\∂V_{\mathrm{DD}}}---\left(6\right)$

由于第三PMOS管MP3的沟长调制效应，当电源电压V_DD增加时，正温度系数电流I_PTAT也增加，所以

本实施例的亚阈值CMOS基准源中引入了体偏置补偿电路22，体偏置电压V_BB随电源电压V_DD增加而增加，导致第四NMOS管MN4的阈值电压减小，即

因此，可利用正温度系数电流I_PTAT和第四NMOS管MN4的阈值电压这一相反趋势使趋近于零，从而改善本实施例的亚阈值CMOS基准源的电源抑制比。

进一步地，测试时通过第二分压电阻R5的片上修调，可以得到电源抑制比的最优值。

在0.13μm CMOS混合信号工艺下，在27℃温度和1.2V电源电压下，本实施例的亚阈值CMOS基准源和现有技术的亚阈值CMOS基准源(电路图如图1所示)的电源抑制比(不带滤波电容)对比如图3所示。由图3可知，本实施例的亚阈值CMOS基准源在0.2V体偏置电压和100Hz频率下的电源抑制比为-51dB，作为对比，现有技术的亚阈值CMOS基准源(电路图如图1所示)的电源抑制比为-26.5dB。由此可见，体偏置补偿电路22的增加，可以显著改善本实施例的亚阈值CMOS基准源的电源抑制比。

本实施例的亚阈值CMOS基准源和现有技术的亚阈值CMOS基准源(电路图如图1所示)在27℃温度下的基准电压与电源电压的关系曲线对比如图4所示。由图4可知，本实施例的亚阈值CMOS基准源在1.1V至2.2V电源电压范围内(V_DD＝1.2V时，V_BB＝0.1V)的线性度为0.28％/V，而现有技术的亚阈值CMOS基准源(电路图如图1所示)的线性度为3％/V。由此可见，体偏置补偿电路22的增加，可以显著改善本实施例的亚阈值CMOS基准源的线性度。

此外，体偏置补偿电路22的引入并不会恶化亚阈值CMOS基准源的温度系数

当工作温度为T₀时，工作在亚阈值区的第四NMOS管MN4的栅源电压V_GSN4与温度的关系近似为：

$V_{\mathrm{GSN}4}\left(T\right)=V_{\mathrm{GSN}4}\left(T_0\right)+[V_{\mathrm{GSN}4}\left(T_0\right)-V_{\mathrm{THN}4}\left(T_0\right)+K_{\mathrm{TN}4}](\frac{T}{T_0}-1)$

$=V_{\mathrm{GSN}4}\left(T_0\right)+[n{V}_T\left(T_0\right)\ln \frac{I_D\left(T_0\right)}{I_{D0}{S}_{N4}}+K_{\mathrm{TN}4}](\frac{T}{T_0}-1)---\left(7\right)$

其中K_TN4为第四NMOS管MN4阈值电压V_THN4的温度系数，将式(7)代入式(4)，并将式(4)对温度求导，可以得到式(8)：

$\∂V_{\mathrm{REF}}/\∂T=\frac{S_{P9}{R}_3}{S_{P3}}\frac{\∂I_{\mathrm{PTAT}}}{\∂T}+\frac{S_{P8}{R}_3}{S_{P6}}\frac{\∂I_{\mathrm{CTAT}}}{\∂T}$

$=\frac{\mathrm{\αk}}{q}+\frac{\mathrm{\β}}{T_0}[n{V}_T\left(T_0\right)\ln \frac{I_D\left(T_0\right)}{I_{D0}{S}_{N4}}+K_{\mathrm{TN}4}]---\left(8\right)$

在不同的体偏置电压V_BB下，式(8)中的K_TN4保持不变。第四NMOS管MN4的漏端电流I_D(T₀)将发生变化，但由于基准源的温度系数仅与I_D(T₀)的对数形式有关，所以I_D(T₀)一定范围内的变化对基准源的温度系数的影响非常小。图5为本实施例的亚阈值CMOS基准源和现有技术的亚阈值CMOS基准源(电路图如图1所示)在1.2V电源电压下的基准电压与温度的关系曲线图。由图5可知，当体偏置电压V_BB在-0.2V至0.2V范围内变化时，本实施例的亚阈值CMOS基准源的温度系数在49ppm/℃至65ppm/℃之间变化，变化幅度较小，而且最差的65ppm/℃温度系数也能够适用于大多数高精度应用场合。而现有技术的亚阈值CMOS基准源(电路图如图1所示)温度系数为58ppm/℃。

Claims (4)

1.一种亚阈值CMOS基准源，包括启动电路(21)、正温度系数电路(23)、负温度系数电路(24)和输出电路(25)，其中，

所述的启动电路(21)，用于上电后启动所述的亚阈值CMOS基准源；

所述的正温度系数电路(23)和负温度系数电路(24)分别用于产生与绝对温度成正比的电流和与绝对温度成反比的电流；

同时，所述的正温度系数电路(23)和负温度系数电路(24)的电流在所述的输出电路(25)中汇合，并相互抵消温度的影响，产生一个温度系数近似为零的基准电压；

其特征在于：

还设有体偏置补偿电路(22)，与所述的正温度系数电路(23)和负温度系数电路(24)相连，用于产生体偏置电压，来控制所述的正温度系数电路(23)和负温度系数电路(24)中工作在亚阈值区域的NMOS管的阈值电压，以补偿由于电源电压变化导致的输出基准电压的偏差。

2.如权利要求1所述的亚阈值CMOS基准源，其特征在于，所述的体偏置补偿电路(22)包括：

两个分压电阻，电阻分压产生体偏置电压，所述的体偏置电压输出至所述的正温度系数电路(23)和负温度系数电路(24)中工作在亚阈值区域的NMOS管的体端，来进行阈值电压参数的控制；

和运算放大器，为单位增益反馈结构，用于体偏置电压缓冲。

3.如权利要求1或2所述的亚阈值CMOS基准源，其特征在于，

所述的启动电路(21)由第一PMOS管(MP1)、第二PMOS管(MP2)和第一NMOS管(MN1)组成，其中，第一PMOS管(MP1)的源端与参考电源相连，第一NMOS管(MN1)的源端与参考地相连，第一PMOS管(MP1)的漏端和第一NMOS管(MN1)的漏端相连，第一PMOS管(MP1)的栅端和第一NMOS管(MN1)的栅端相连并接入正温度系数电路(23)中；第二PMOS管(MP2)的源端接参考电源，第二PMOS管(MP2)的栅端接第一PMOS管(MP1)的漏端和第一NMOS管(MN1)的漏端，第二PMOS管(MP2)的漏端接入正温度系数电路(23)中；

所述的体偏置补偿电路(22)由两个分压电阻(R4、R5)和运算放大器(A1)组成，其中，第一分压电阻(R4)的一端接参考电源，第一分压电阻(R4)的另一端与第二分压电阻(R5)的一端、以及运算放大器(A1)的正输入端相连，第二分压电阻(R5)的另一端接参考地，运算放大器(A1)的负输入端与运算放大器(A1)的自身输出端相连，同时，运算放大器(A1)的输出端接入正温度系数电路(23)和负温度系数电路(24)中；

所述的正温度系数电路(23)由第三PMOS管(MP3)、第四PMOS管(MP4)，第二NMOS管(MN2)、第三NMOS管(MN3)和第一偏置电阻(R1)组成，其中第二NMOS管(MN2)和第三NMOS管(MN3)工作在亚阈值区域；第二NMOS管(MN2)的体端和第三NMOS管(MN3)的体端从衬底独立出来，与体偏置补偿电路(22)中运算放大器(A1)的输出端相连；第二NMOS管(MN2)的源端和第三NMOS管(MN3)的源端均接参考地；第二NMOS管(MN2)的栅端分别连接第一偏置电阻(R1)的一端和第三PMOS管(MP3)的漏端；第二NMOS管(MN2)的漏端分别与第一偏置电阻(R1)的另一端、第三NMOS管(MN3)的栅端、启动电路(21)中第二PMOS管(MP2)的漏端相连，第三NMOS管(MN3)的漏端与第四PMOS管(MP4)的漏端相连；第四PMOS管(MP4)的漏端和第四PMOS管(MP4)的栅端相连，同时，第四PMOS管(MP4)的栅端和第三PMOS管(MP3)的栅端相连，并与启动电路(21)中第一PMOS管(MP1)的栅端、第一NMOS管(MN1)的栅端相连，同时还接入到负温度系数电路(24)以及输出电路(25)中；第三PMOS管(MP3)的源端和第四PMOS管(MP4)的源端均接参考电源；

所述的负温度系数电路(24)由第五PMOS管(MP5)、第六PMOS管(MP6)，第四NMOS管(MN4)、第五NMOS管(MN5)和第二偏置电阻(R2)组成；其中，第四NMOS管(MN4)工作在亚阈值区域，第四NMOS管(MN4)的体端与体偏置补偿电路(22)中的运算放大器(A1)的输出端相连；第四NMOS管(MN4)的源端接参考地，第四NMOS管(MN4)的漏端与第五PMOS管(MP5)的漏端、第五NMOS管(MN5)的栅端相连，第四NMOS管(MN4)的栅端与第二偏置电阻(R2)的一端、第五NMOS管(MN5)的源端相连；第二偏置电阻(R2)的另一端与参考地相连；第五NMOS管(MN5)的漏端与第六PMOS管(MP6)的漏端相连；第六PMOS管(MP6)的漏端和第六PMOS管(MP6)的自身栅端相连，并接入输出电路(25)中，第六PMOS管(MP6)的源端接参考电源；第五PMOS管(MP5)的源端接参考电源，第五PMOS管(MP5)的栅端与正温度系数电路(23)中第三PMOS管(MP3)的栅端、第四PMOS管(MP4)的栅端相连，并接入输出电路(25)中；

所述的输出电路(25)由第七PMOS管(MP7)、第八PMOS管(MP8)，第三偏置电阻(R3)和电容(C1)组成，其中，第七PMOS管(MP7)的源端和第八PMOS管(MP8)的源端均接参考电源，第七PMOS管(MP7)的漏端和第八PMOS管(MP8)的漏端均接基准源输出端，第七PMOS管(MP7)的栅端与负温度系数电路(24)中第六PMOS管(MP6)的栅端和漏端相连，第八PMOS管(MP8)的栅端与正温度系数电路(23)中第三PMOS管(MP3)的栅端、第四PMOS管(MP4)的栅端以及负温度系数电路(24)中第五PMOS管(MP5)的栅端相连；第三偏置电阻(R3)的一端和电容(C1)的一端均接基准源输出端，第三偏置电阻(R3)的另一端和电容(C1)的另一端均接参考地。

4.如权利要求3所述的亚阈值CMOS基准源，其特征在于，所述的第二分压电阻(R5)上设置有若干个可单独短路到地的片上修调输入端。

Images