CN205139757U - 一种亚阈值全cmos基准电压源 - Google Patents

Abstract

本实用新型公开一种亚阈值全CMOS基准电压源，启动电路帮助基准电压源摆脱简并偏置点，进入正常工作状态。亚阈值运算放大器保证低功耗的同时，提供更大的增益，提高电源电压抑制比。纳安基准电流产生电路产生纳安量级的基准电流，抑制电源噪声，为基准电压产生电路提供电流偏置。基准电压产生电路采用2种具有不同标准电压的MOS管栅源电压差，通过相互调节，得到一个与温度无关的参考电压。本实用新型未使用无源电阻、二极管或者三极管，与标准CMOS工艺兼容，大大减小了版图面积，降低了生产成本，功耗低，同时具有高电源抑制比、低温漂系数和低电源电压调整率。

Description

一种亚阈值全CMOS基准电压源

技术领域

本实用新型涉及集成电路设计领域，具体涉及一种亚阈值全CMOS基准电压源。

背景技术

电压基准源是模拟集成电路和混合集成电路中一个不可或缺的模块，常用在模数转换器(ADC)、数模转换器(DAC)、功率放大器以及DC-DC转换器等电路***中，用于产生不随电源电压和温度变化的电压基准，为其他电路模块提供一个参考电压，其特性在很大程度上影响整个***的性能。

随着集成电路***集成度的不断增大，低电压与低功耗变得越来越重要。然而，传统带隙基准电压源由于需要大的电流而造成功耗较大，并且在设计过程中需要使用电阻、二极管或者BJT晶体管来产生PTAT电压，所以该器件均需要大的芯片面积。

为了能使节能应用器件的其余电路兼容，基准电压源就要使用标准CMOS工艺，避免使用MOS管以外的器件。后来提出的CMOS基准电压源电路由于使用饱和区的CMOS和电阻，使得功耗过大，芯片面积大。近来所提出的无电阻基于亚阈值区的基准电压源，虽然功耗很低，但是其温漂、电源电压调整率和电源抑制比参数较差。

实用新型内容

本实用新型所要解决的技术问题是现有基准电压源性能欠佳的不足，提供一种亚阈值全CMOS基准电压源。

为解决上述问题，本实用新型是通过以下技术方案实现的：

一种亚阈值全CMOS基准电压源，包括启动电路、亚阈值运算放大器、纳安基准电流产生电路和基准电压产生电路；

启动电路，连接亚阈值运算放大器；在基准电压源开启时提供电流，帮助基准电压源摆脱简并偏置点，进入正常工作状态；

亚阈值运算放大器，分别连接到启动电路和纳安基准电流产生电路；利用共源共栅电流镜为运算放大器的差分对管提供电流偏置；利用工作在亚阈值区的差分对管，在保证低功耗的同时，提供更大的增益，提高电源电压抑制比；利用工作在深线性区的NMOS管，充当长尾电阻的作用；

纳安基准电流产生电路，分别连接亚阈值运算放大器和基准电压产生电路；利用工作在亚阈值区MOS管工作特性，产生纳安量级的基准电流；采用共源共栅电流镜，抑制电源噪声；采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置；

基准电压产生电路，连接纳安基准电流产生电路；采用2种具有不同标准电压的MOS管栅源电压差，通过相互调节，得到一个与温度无关的参考电压。

所述的启动电路PMOS管M₁₅、M₁₆和电容C₁。电容C₁的下极板接地GND，电容C₁的上极板与PMOS管M₁₆的栅极、PMOS管M₁₅的栅极和PMOS管M₁₅的漏极相连接；PMOS管M₁₅的源极和PMOS管M₁₆的源极均接到电源VDD；PMOS管M₁₆的漏极与亚阈值运算放大器中PMOS管M₁₇的栅极和纳安基准电流产生电路中PMOS管M₁₉的栅极相连接。

所述的亚阈值运算放大器包括PMOS管M₁₇、M₁₈、M₃₁、M₃₂和NMOS管M₁₂、M₁₃、M₁₄。NMOS管M₁₂的源极接地GND，NMOS管M₁₂的栅极与纳安基准电流产生电路中NMOS管M₇的栅极相连接，NMOS管M₁₂的漏极与NMOS管M₁₃的源极和NMOS管M₁₄的源极相连接；NMOS管M₁₃的栅极与纳安基准电流产生电路中NMOS管M₈的栅极、NMOS管M₈的漏极和NMOS管M₉的栅极相连接，NMOS管M₁₃的漏极与PMOS管M₁₈的漏极相连接；NMOS管M₁₄的栅极与纳安基准电流产生电路中NMOS管M₉的漏极和NMOS管M₁₁的源极相连接，NMOS管M₁₄的漏极与PMOS管M₁₇的栅极、PMOS管M₁₇的漏极和PMOS管M₁₈的栅极，以及启动电路中PMOS管M₁₆的漏极和纳安基准电流产生电路中NMOS管M₁₁的漏极相连接；PMOS管M₁₈的源极和PMOS管M₃₁的漏极相连接；PMOS管M₁₇的源极与PMOS管M₃₁的栅极、PMOS管M₃₂的栅极、PMOS管M₃₂的漏极，以及纳安基准电流产生电路中NMOS管M₃₀的栅极相连接；PMOS管M₃₁的源极和PMOS管M₃₂的源极均连接到电源VDD。

所述的纳安基准电流产生电路包括PMOS管M₁₉、M₂₀、M₂₁、M₂₈、M₂₉、M₃₀和NMOS管M₆、M₇、M₈、M₉、M₁₀、M₁₁。NMOS管M₆的源极接地GND，NMOS管M₆的栅极、NMOS管M₆的漏极、NMOS管M₇的栅极、PMOS管M₂₁的漏极，以及亚阈值运算放大器中NMOS管M₁₂的栅极相连接；NMOS管M₇的源极接地GND，NMOS管M₇的漏极和NMOS管M₉的源极相连接；NMOS管M₈的源极接地GND，NMOS管M₈的栅极、NMOS管M₈的漏极、NMOS管M₉的栅极、NMOS管M₁₀的源极，以及亚阈值运算放大器中NMOS管M₁₃的栅极相连接；NMOS管M₉的漏极、NMOS管M₁₁的源极，以及亚阈值运算放大器中NMOS管M₁₄的栅极相连接；NMOS管M₁₀的栅极、NMOS管M₁₀的漏极、NMOS管M₁₁的栅极和PMOS管M₂₀的漏极相连接；PMOS管M₁₉的栅极、PMOS管M₁₉的漏极、NMOS管M₁₁的漏极、PMOS管M₂₀的栅极、PMOS管M₂₁的栅极，以及基准电压产生电路中PMOS管M₂₂的栅极、PMOS管M₂₃的栅极、PMOS管M₂₄的栅极相连连接，并同时连接到亚阈值运算放大器中PMOS管M₁₈的栅极、PMOS管M₁₇的栅极和PMOS管M₁₇的漏极；PMOS管M₃₀的栅极、PMOS管M₃₀的漏极、PMOS管M₂₉的栅极、PMOS管M₁₉的源极、PMOS管M₂₈的栅极，以及基准电压产生电路中PMOS管M₂₅的栅极、PMOS管M₂₆的栅极、PMOS管M₂₇的栅极相连接，并同时连接到亚阈值运算放大器中PMOS管M₃₂的栅极、PMOS管M₃₂的漏极、PMOS管M₃₁的栅极和PMOS管M₁₇的源极；PMOS管M₂₀的源极和PMOS管M₂₉的漏极相连接；PMOS管M₂₁的源极与PMOS管M₂₈的漏极相连接；PMOS管M₂₈的源极、PMOS管M₂₉的源极和PMOS管M₃₀的源极均连接到电源VDD。

所述的基准电压产生电路包括PMOS管M₂₂、M₂₃、M₂₄、M₂₅、M₂₆、M₂₇，NMOS管M₀、M₁、M₂、M₃、M₄、M₅和电容C₀。电容C₀的下极板接地GND，电容C₀的上极板与NMOS管M₀的漏极、NMOS管M₃的源极，以及参考电压Vref输出端相连接；NMOS管M₃的栅极、NMOS管M₃的漏极、NMOS管M₀的栅极和PMOS管M₂₄的漏极相连接；NMOS管M₀的源极、NMOS管M₁的漏极和NMOS管M₄的源极相连；NMOS管M₄的栅极、NMOS管M₄的漏极、NMOS管M₁的栅极和PMOS管M₂₃的漏极相连接；NMOS管M₁的源极、NMOS管M₂的漏极和NMOS管M₅的源极相连接；NMOS管M₅的栅极、NMOS管M₅的漏极、NMOS管M₂的栅极和PMOS管M₂₂的漏极相连接；NMOS管M₂的源极接地GND；PMOS管M₂₄的源极和PMOS管M₂₅的漏极相连接；PMOS管M₂₃的源极和PMOS管M₂₆的漏极相连接；PMOS管M₂₂的源极和PMOS管M₂₇的漏极相连接；PMOS管M₂₂的栅极、PMOS管M₂₃的栅极和PMOS管M₂₄的栅极与纳安基准电流产生电路中PMOS管M₁₉的栅极、PMOS管M₂₀的栅极和PMOS管M₂₁的栅极相连接；PMOS管M₂₅的栅极、PMOS管M₂₆的栅极和PMOS管M₂₇的栅极与纳安基准电流产生电路中PMOS管M₂₈的栅极、PMOS管M₂₉的栅极和PMOS管M₃₀的栅极相连接；PMOS管M₂₅的源极、PMOS管M₂₆的源极和PMOS管M₂₇的源极均连接到电源VDD。

上述方案中，NMOS管M₀、M₁、M₂均为同一种标准电压的NMOS管，NMOS管M₃、M₄、M₅均为同一种标准电压的NMOS管，且NMOS管M₀、M₁、M₂的标准电压与NMOS管M₃、M₄、M₅的标准电压不同，由此构成。

上述方案中，NMOS管M₀、M₁、M₂均为标准电压是3.3V的NMOS管；NMOS管M₃、M₄、M₅均为标准电压是1.8V的NMOS管。

与现有技术相比，本实用新型的有益效果为，未使用无源电阻、二极管或者三极管，与标准CMOS工艺兼容，大大减小了版图面积，降低了生产成本，功耗低，同时具有高电源抑制比、低温漂系数和低电源电压调整率。

附图说明

图1为一种亚阈值全CMOS基准电压源的电路原理图。

具体实施方式

下面结合附图和实施例，详细描述本实用新型的技术方案：

一种亚阈值全CMOS基准电压源，如图1所示，包括启动电路、亚阈值运算放大器、纳安基准电流产生电路和基准电压产生电路；其中M₀～M₂为3.3VMOS管，M₃～M₃₂为1.8VMOS管，C₀和C₁为电容。利用工作在亚阈值区MOS管工作特性，产生纳安量级的基准电流；采用共源共栅电流镜，抑制电源噪声；加入亚阈值区运算放大器，在不增大功耗的同时，实现较大的增益，提高电源电压抑制比；采用1.8VMOS管和3.3VMOS管的栅源电压差，得到一个零温漂的参考电压。

启动电路，连接到亚阈值运算放大器，并在基准电压源开启时提供电流，使得基准电压源摆脱简并偏置点。在本实用新型优选实施例中，上述启动电路包括PMOS管M₁₅、M₁₆，以及电容C₁。其中，C₁的下极板接地GND，其上极板和M₁₆的栅极，以及M₁₅的栅极、漏极相连接；M₁₅的源极和M₁₆的源极均接到电源VDD；M₁₆的漏极与亚阈值运算放大器中M₁₇的栅极，以及纳安基准电流产生电路中M₁₉的栅极、漏极相连接。

亚阈值运算放大器，连接到纳安基准电流产生电路，利用共源共栅电流镜为运算放大器的差分对管提供电流偏置；利用工作在亚阈值区的差分对管，在保证低功耗的同时，提供更大的增益，提高电源电压抑制比，利用工作在深线性区的NMOS管，充当长尾电阻的作用。在本实用新型优选实施例中，上述亚阈值运算放大器包括PMOS管M₁₇、M₁₈、M₃₁、M₃₂和NMOS管M₁₂、M₁₃、M₁₄。其中，M₁₂的源极接地，其栅极与纳安基准电流产生电路中M₇的栅极相连接，其漏极与M₁₃的源极和M₁₄的源极相连接；M₁₃的栅极与纳安基准电流产生电路中M₈的栅极、漏极和M₉的栅极相连接，其漏极与M₁₈的漏极相连接；M₁₄的栅极与纳安基准电流产生电路中M₉的漏极和M₁₁的源极相连接，其漏极与M₁₇的栅极、漏极和M₁₈的栅极，以及启动电路中M₁₆的漏极和纳安基准电流产生电路中M₁₁的漏极相连接；M₁₈的源极和M₃₁的漏极相连接；M₁₇的源极与M₃₁的栅极和M₃₂的栅极、漏极，以及纳安基准电流产生电路中M₃₀的栅极相连接；M₃₁的源极和M₃₂的源极均连接到电源VDD。

纳安量级纳安基准电流产生电路，连接到基准电压产生电路和亚阈值运算放大器；利用工作在亚阈值区MOS管的工作特性，产生纳安量级的基准电流，采用共源共栅电流镜，抑制电源噪声，采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置。在本实用新型优选实施例中，上述纳安量级纳安基准电流产生电路包括PMOS管M₁₉、M₂₀、M₂₁、M₂₈、M₂₉、M₃₀，NMOS管M₆、M₇、M₈、M₉、M₁₀、M₁₁。其中，M₆的源极接地GND，其栅极、漏极与M₇的栅极和M₂₁的漏极，以及亚阈值运算放大器中M₁₂的栅极相连接；M₇的源极接地GND，其漏极和M₉的源极相连接；M₈的源极接地GND，其栅极、漏极与M₉的栅极和M₁₀的源极，以及亚阈值运算放大器中M₁₃的栅极相连接；M₉的漏极和M₁₁的源极，以及亚阈值运算放大器中M₁₄的栅极相连接；M₁₀的栅极、漏极与M₁₁的栅极和M₂₀的漏极相连接；M₁₉的栅极、漏极与M₁₁的漏极、M₂₀的栅极、M₂₁的栅极，以及基准电压产生电路中M₂₂的栅极、M₂₃的栅极、M₂₄的栅极相连接，同时连接到亚阈值运算放大器中M₁₈的栅极和M₁₇的栅极、漏极；M₃₀的栅极、漏极与M₂₉的栅极、M₁₉的源极、M₂₈的栅极，以及基准电压产生电路中M₂₅的栅极、M₂₆的栅极、M₂₇的栅极相连接，同时连接到亚阈值运算放大器中M₃₂的栅极、漏极和M₃₁的栅极、M₁₇的源极；M₂₀的源极和M₂₉的漏极相连接；M₂₁的源极与M₂₈的漏极相连接；M₂₈的源极、M₂₉的源极和M₃₀的源极均连接到电源VDD。

基准电压产生电路，采用1.8VMOS管和3.3VMOS管栅源电压差，通过相互调节，得到一个与温度无关的参考电压。在本实用新型优选实施例中，上述基准电压产生电路包括PMOS管M₂₂、M₂₃、M₂₄、M₂₅、M₂₆、M₂₇，NMOS管M₀、M₁、M₂、M₃、M₄、M₅，以及电容C₀。其中，C₀的下极板接地GND，其上极板与M₀的漏极、M₃的源极，以及参考电压Vref输出端相连接；M₃的栅极、漏极与M₀的栅极和M₂₄的漏极相连接；M₀的源极与M₁的漏极和M₄的源极相连；M₄的栅极、漏极与M₁的栅极和M₂₃的漏极相连接；M₁的源极与M₂的漏极和M₅的源极相连接；M₅的栅极、漏极与M₂的栅极和M₂₂的漏极相连接；M₂的源极接地GND；M₂₄的源极和M₂₅的漏极相连接；M₂₃的源极和M₂₆的漏极相连接；M₂₂的源极和M₂₇的漏极相连接；M₂₂的栅极、M₂₃的栅极和M₂₄的栅极与纳安基准电流产生电路中M₁₉的栅极、M₂₀的栅极和M₂₁的栅极相连接；M₂₅的栅极、M₂₆的栅极和M₂₇的栅极与纳安基准电流产生电路中M₂₈的栅极、M₂₉的栅极和M₃₀的栅极相连接；M₂₅的源极、M₂₆的源极和M₂₇的源极均连接到电源VDD。

本实用新型的工作原理为：

启动电路中，当电源电压VDD由零开始上升时，由于M₁₆的栅极为低电平，其源极为电源电压VDD，所以M₁₆导通，则给纳安基准电流产生电路一个启动电流，迫使电路脱离简并点；直到VDD上升到V_TH，则M₁₅导通，给C₁充电，M₁₆的栅极电位开始升高，最终M₁₆截止，启动电路和核心电路脱离，完成整个启动过程，此后M₁₆一直处于截止状态，没有静态电流，不消耗功率。

本实用新型的核心电路包括纳安量级纳安基准电流产生电路、亚阈值运算放大器和基准电压产生电路。纳安基准电流产生电路由MOS管M₆、M₇、M₈、M₉、M₁₀、M₁₁、M₁₉、M₂₀、M₂₁、M₂₈、M₂₉和M₃₀构成，其中M₁₉、M₂₀、M₂₁、M₂₈、M₂₉和M₃₀构成三对共源共栅电流镜，用于镜像电流；采用共源共栅结构，提高基准电压源的电源抑制比；利用工作于线性区的M₇代替传统结构中的无源电阻，大大减小芯片面积；MOS管工作在亚阈值区的I-V特性可以表示为：

$I_D={\mathrm{KI}}_0\exp \left(\frac{V_{GS}-V_{TH}}{{\mathrm{\ηV}}_T}\right)\[1-\exp (-\frac{V_{DS}}{V_T})\]$

式中，I_D是MOS管的漏端电流；K＝W/L是MOS管的宽长比；为特征电流，μ＝μ₀(T₀/T)^m是MOS管的电子迁移率，T₀是参考温度,μ₀是参考温度T₀下电子迁移率，T是绝对温度，m是温度指数，C_OX＝ε_OX/t_OX是栅氧化层电容，ε_OX是氧化物介电常数，t_OX是氧化层厚度，η是亚阈值区斜率因子，V_GS是MOS管的栅源电压，V_T＝k_BT/q是热电压，k_B是玻尔兹曼常数，q是电子电荷，V_TH是MOS管的阈值电压，V_DS是MOS管的漏源电压。

当V_DS大于3倍V_T时，可以忽略V_DS的影响，可以得到：

$I_D={\mathrm{KI}}_0\exp \left(\frac{V_{GS}-V_{TH}}{{\mathrm{\ηV}}_T}\right)$

进而可以得到MOS管的栅源电压：

$V_{GS}=V_{TH}+{\mathrm{\ηV}}_{T}ln\left(\frac{I_D}{K\·I_0}\right)$

η取决于栅氧化层和损耗层的电容，本实用新型假定η为一个常数。

工作在饱和区MOS管的I-V特性，可以表示为：

$I_D=\frac{{\mathrm{\μC}}_{OX}K}{2}{(V_{GS}-V_{TH})}^2$

进而可以得到

$V_{GS}=V_{TH}+\sqrt{\frac{2I_D}{{\mathrm{\μC}}_{OX}K}}$

式中，μ为电子迁移率，C_OX为栅氧化层电容，K为宽长比，I_D为漏极电流，V_TH为阈值电压，V_GS为栅源电压。

M₆工作在饱和区，M₇工作在线性区，M₇的I-V特性曲线可以表示为：

$I_{D7}={\mathrm{\μC}}_{OX}{K}_7\[(V_{GS7}-V_{TH7})V_{DS7}-\frac{1}{2}{V}_{DS7}^2\]$

式中，V_GSi表示MOS管M_i的栅源电压，V_DSi表示MOS管M_i的漏源电压，V_THi表示MOS管M_i的阈值电压，K_i表示MOS管M_i的宽长比。

M₈和M₉的栅极连接在一起，电位相同，而源极电位不相等，源极的电位差是M₇的漏源电压V_DS7，所以M₇的漏源电压V_DS7为：

$V_{DS7}=V_{GS8}-V_{GS9}={\mathrm{\ηV}}_{T}ln\left(\frac{K_9}{K_8}\right)$

根据MOS管饱和区I-V特性，可以求得M₆的漏源电流为：

$I_{D6}=\frac{{\mathrm{\μC}}_{OX}}{2}{K}_6{(V_{GS6}-V_{TH6})}^2$

M₆的漏源电流I_D6和M₇的漏源电流I_D7都由电流镜提供，近似成比例，忽略一些非理想特性的影响，对其作近似处理，可以得出电流源产生的电流I_P为：

I_P＝I_DS7＝μC_OXK₇V_T ²K_eff

式中， $K_{eff}=\[S_2-0.5+\sqrt{S_2(S_2-1)}\]{\ln }^2\left(S_1\right),S_1=\frac{K_9}{K_8},S_2=Q\·\frac{K_7}{K_6}.$

式中，K₆,K₇,K₈,K₉分别表示M₆、M₇、M₈和M₉的宽长比，Q表示M₆与M₇的漏源电流比值，因子K_eff与MOS管尺寸有关。

考虑MOS管的电子迁移率μ和热电压V_T与温度的关系，电流源的输出电流I_P可以表示为：

$I_P={\mathrm{\μC}}_{OX}{K}_7{V_{T0}}^2{K}_{eff}{\left(\frac{T}{T_0}\right)}^{2-m}$

式中μ＝μ₀(T₀/T)^m。

由于温度指数m的值约为1.5，所以(T/T₀)^2-m随绝对温度变化很小。由此可见，电流源的输出电流I_P表现出良好的温度特性，能为基准电压源中的参考电压生成电路提供一个稳定的偏置电流，驱动其正常工作。

亚阈值运算放大器由M₁₂、M₁₃、M₁₄、M₁₇、M₁₈、M₃₁和M₃₂构成，其中M₁₇、M₁₈、M₃₁和M₃₂构成两对共源共栅电流镜，为工作在亚阈值区的差分对管M₁₃和M₁₄提供电流偏置，M₁₂工作于深线性区作长尾电阻；该运算放大器增益可表示为：A_V＝gm₁₄×R_OUT。

式中，gm₁₄为M₁₄的跨导，R_OUT为运算放大器输出电阻值；

由亚阈值区的I-V特性可得：

由运算放大器相关知识可得：

$R_{OUT}={\mathrm{ro}}_{14}\left|\right|{\mathrm{rout}}_{17}={\mathrm{ro}}_{14}\left|\right|({\mathrm{gm}}_{32}\×{\mathrm{ro}}_{32}\×{\mathrm{ro}}_{17})=\frac{1}{{\mathrm{\λ}}_n{I}_P}\left|\right|\left(\frac{1}{{\mathrm{\ηV}}_T{\mathrm{\λ}}_P^2{I}_P^2}\right)$

式中，λ_n和λ_p分别为NMOS和PMOS的沟道调制系数；ro_i为Mi的漏源电阻；rout₁₇为M₁₇和M₃₂组成的共源共栅电流镜的输出电阻；

则增益可进一步表示为：

$A_V=\frac{1}{{\mathrm{\ηV}}_T}\[\frac{1}{{\mathrm{\λ}}_n{I}_P}\left|\right|\left(\frac{1}{{\mathrm{\ηV}}_T{\mathrm{\λ}}_P^2{I}_P^2}\right)\]$

其静态电流仅为纳安量级，该运放比普通一级运放拥有更低的功耗和更大的增益。

基准电压产生电路由M₀、M₁、M₂、M₃、M₄、M₅、M₂₂、M₂₃、M₂₄、M₂₅、M₂₆、M₂₇构成，其中M₀、M₁、M₂为3.3VMOS管；M₃、M₄、M₅均为1.8VMOS管。M₂₂、M₂₃、M₂₄、M₂₅、M₂₆、M₂₇构成共源共栅结构，从纳安基准电流产生电路中复制电流；利用1.8VMOS管和3.3VMOS管的栅源电压差，得到一个零温漂的参考电压；M₀～M₅管为温度补偿的核心电路，均工作在亚阈值区；M0、M1、M2的漏源电流分别为I_P、2I_P和3I_P。

参考附图1，由电路连接关系可以得出输出基准电压Vref的表达式为：

V_ref＝V_GS0-V_GS3+V_GS1-V_GS4+V_GS2-V_GS5

利用工作MOS管在亚阈值区的I-V特性，可以进一步得到输出电压Vref的表达式为：

$\begin{array}{c}{V}_{ref}=V_{GS0}-V_{GS3}+V_{GS1}-V_{GS4}+V_{GS2}-V_{GS5}\\ =V_{TH0}-V_{TH3}+V_{TH1}-V_{TH4}+V_{TH2}-V_{TH5}+{\mathrm{\ηV}}_T\ln \left(\frac{6K_3{K}_4{K}_5(t_{OX,0}\·t_{OX,1}\·t_{OX,2})}{K_0{K}_1{K}_2(t_{OX,3}\·t_{OX,4}\·t_{OX,5})}\right)\\ ={\mathrm{\ΔV}}_{TH}+{\mathrm{\ηV}}_T\ln \left(\frac{6K_3{K}_4{K}_5(t_{OX,0}\·t_{OX,1}\·t_{OX,2})}{K_0{K}_1{K}_2(t_{OX,3}\·t_{OX,4}\·t_{OX,5})}\right)\end{array}$

式中，t_OX,i表示MOS管M_i的栅氧化层厚度，ΔV_TH表示阈值电压之差。

阈值电压的表达式为：

V_TH＝V_TH0-κT

式中，V_TH0表示绝对温度为OK时的阈值电压值，κ为V_TH的温度系数TC(κ＝dV_TH/dT)，因此ΔV_TH具有负温度系数；利用具有正温度系数的V_T和具有负温度系数的ΔV_TH相互调节，可以得到与温度无关的输出基准电压Vref；阈值电压进一步可以表示为：

$V_{TH}=-\frac{E_g}{2q}+{\mathrm{\ψ}}_B+\frac{\sqrt{4{\mathrm{\ϵ}}_{si}{\mathrm{qN}}_A{\mathrm{\ψ}}_B}}{C_{OX}}$

${\mathrm{\ψ}}_B=V_{T}ln\left(\frac{N_A}{n_i}\right)$

式中，ε_Si表示硅衬底的相对电介质常数，N_A为衬底掺杂浓度，n_i为本征载流子浓度，E_g为带隙，ψ_B为费米能级势能与本征能级势能之差；

$\mathrm{\κ}=-(2\mathrm{\η}-1)\frac{k_B}{q}\{ln\left(\frac{\sqrt{N_c{N}_v}}{N_A}\right)+\frac{3}{2}\}+\frac{\mathrm{\η}-1}{q}\frac{{\mathrm{dE}}_g}{dT}$

式中，N_c为导带的有效态状态密度，N_v为价带的有效态状态密度，

进而可以得出参考电压的温度系数TC：

$\begin{array}{c}\frac{{\mathrm{dV}}_{ref}}{dT}{|}_{T_0}=\frac{(t_{OX,0}\·t_{OX,1}\·t_{OX,2})-(t_{OX,3}\·t_{OX,4}\·t_{OX,5})}{{\mathrm{\ϵ}}_{OX}}\sqrt{\frac{2N_A{\mathrm{\ϵ}}_{si}{q}^2}{2k_B{T}_0\ln (N_A/\sqrt{N_c{N}_v})+E_g}}\\ \×\frac{k_B}{q}\ln \frac{N_A}{\sqrt{N_c{N}_v}}+\frac{{\mathrm{\ηk}}_B}{q}\ln \[\frac{6K_3{K}_4{K}_5(t_{OX,0}\·t_{OX,1}\·t_{OX,2})}{K_0{K}_1{K}_2(t_{OX,3}\·t_{OX,4}\·t_{OX,5})}\]\end{array}$

令参考电压的温度系数为零，则可以确定MOS管的宽长比：

$\begin{array}{c}\frac{K_3{K}_4{K}_5}{K_0{K}_1{K}_2}=\frac{t_{OX,3}\·t_{OX,4}\·t_{OX,5}}{6\·t_{OX,0}\·t_{OX,1}\·t_{OX,2}}\·\exp \[\frac{(t_{OX,0}\·t_{OX,1}\·t_{OX,2})-(t_{OX,3}\·t_{OX,4}\·t_{OX,5})}{{\mathrm{\η\ϵ}}_{OX}}\\ \×\sqrt{\frac{2N_A{\mathrm{\ϵ}}_{si}{q}^2}{2k_B{T}_0\ln (N_A/\sqrt{N_c{N}_v})+E_g}}\×\ln \frac{\sqrt{N_c{N}_v}}{N_A}\]\end{array}$

可以看出，通过对K₃K₄K₅/K₀K₁K₂仔细调整，可以获得温度系数为零的参考电压。

本实用新型涉及集成电路设计领域，具体涉及一种低功耗高性能亚阈值全CMOS无电阻基准电压源，主要解决现有技术电路功耗大、版图面积大、器件与标准CMOS基准电压源不匹配，性能有所欠佳的问题。主要由三部分构成：

(1)启动电路，在本实用新型优选实施例中，上述启动电路包括PMOS管M₁₅、M₁₆，以及电容C₁；帮助基准源摆脱简并偏置点，进入正常工作状态。

(2)亚阈值运算放大器，利用共源共栅电流镜为运算放大器的差分对管提供电流偏置；利用工作在亚阈值区的差分对管，在保证低功耗的同时，提供更大的增益，提高电源电压抑制比，利用工作在深线性区的NMOS管，充当长尾电阻的作用。在本实用新型优选实施例中，上述亚阈值运算放大器包括PMOS管M₁₇、M₁₈、M₃₁、M₃₂和NMOS管M₁₂、M₁₃、M₁₄。

(3)纳安基准电流产生电路，利用工作在亚阈值区MOS管的工作特性，产生纳安量级的基准电流，采用共源共栅电流镜，抑制电源噪声，采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置。在本实用新型优选实施例中，上述纳安基准电流产生电路包括PMOS管M₁₉、M₂₀、M₂₁、M₂₈、M₂₉、M₃₀，NMOS管M₆、M₇、M₈、M₉、M₁₀、M₁₁。

(4)基准电压产生电路，采用1.8VMOS管和3.3VMOS管栅源电压差，通过相互调节，得到一个与温度无关的参考电压。

此结构未使用无源电阻、二极管或者三极管，与CMOS工艺兼容，大大减小了版图面积，降低了生产成本，功耗低，同时具有高电源抑制比，和低电压调整率；在SMIC0.18-umCMOS工艺标准下，在CadenceSpectre仿真器下本基准电压源的电源电压抑制比在低频时为-58.2dB，在高频时为-42dB，在-30～125℃的温度范围内具有9.3ppm/℃的温度系数，在1.8V～3.3V电源电压范围内具有0.12％的电源电压调整率，其功耗为210nW，这些仿真结果验证了以上措施的有效性。

Claims (7)

1.一种亚阈值全CMOS基准电压源，其特征在于：包括启动电路、亚阈值运算放大器、纳安基准电流产生电路和基准电压产生电路；

启动电路，连接亚阈值运算放大器；在基准电压源开启时提供电流，帮助基准电压源摆脱简并偏置点，进入正常工作状态；

亚阈值运算放大器，分别连接到启动电路和纳安基准电流产生电路；利用共源共栅电流镜为运算放大器的差分对管提供电流偏置；利用工作在亚阈值区的差分对管，在保证低功耗的同时，提供更大的增益，提高电源电压抑制比；利用工作在深线性区的NMOS管，充当长尾电阻的作用；

纳安基准电流产生电路，分别连接亚阈值运算放大器和基准电压产生电路；利用工作在亚阈值区MOS管工作特性，产生纳安量级的基准电流；采用共源共栅电流镜，抑制电源噪声；采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置；

基准电压产生电路，连接纳安基准电流产生电路；采用2种具有不同标准电压的MOS管栅源电压差，通过相互调节，得到一个与温度无关的参考电压。

2.根据权利要求1所述的一种亚阈值全CMOS基准电压源，其特征在于：所述的启动电路PMOS管M₁₅、M₁₆和电容C₁；

电容C₁的下极板接地GND，电容C₁的上极板与PMOS管M₁₆的栅极、PMOS管M₁₅的栅极和PMOS管M₁₅的漏极相连接；PMOS管M₁₅的源极和PMOS管M₁₆的源极均接到电源VDD；PMOS管M₁₆的漏极与亚阈值运算放大器中PMOS管M₁₇的栅极和纳安基准电流产生电路中PMOS管M₁₉的栅极相连接。

3.根据权利要求1所述的一种亚阈值全CMOS基准电压源，其特征在于：所述的亚阈值运算放大器包括PMOS管M₁₇、M₁₈、M₃₁、M₃₂和NMOS管M₁₂、M₁₃、M₁₄；

NMOS管M₁₂的源极接地GND，NMOS管M₁₂的栅极与纳安基准电流产生电路中NMOS管M₇的栅极相连接，NMOS管M₁₂的漏极与NMOS管M₁₃的源极和NMOS管M₁₄的源极相连接；NMOS管M₁₃的栅极与纳安基准电流产生电路中NMOS管M₈的栅极、NMOS管M₈的漏极和NMOS管M₉的栅极相连接，NMOS管M₁₃的漏极与PMOS管M₁₈的漏极相连接；NMOS管M₁₄的栅极与纳安基准电流产生电路中NMOS管M₉的漏极和NMOS管M₁₁的源极相连接，NMOS管M₁₄的漏极与PMOS管M₁₇的栅极、PMOS管M₁₇的漏极和PMOS管M₁₈的栅极，以及启动电路中PMOS管M₁₆的漏极和纳安基准电流产生电路中NMOS管M₁₁的漏极相连接；PMOS管M₁₈的源极和PMOS管M₃₁的漏极相连接；PMOS管M₁₇的源极与PMOS管M₃₁的栅极、PMOS管M₃₂的栅极、PMOS管M₃₂的漏极，以及纳安基准电流产生电路中NMOS管M₃₀的栅极相连接；PMOS管M₃₁的源极和PMOS管M₃₂的源极均连接到电源VDD。

4.根据权利要求1所述的一种亚阈值全CMOS基准电压源，其特征在于：所述的纳安基准电流产生电路包括PMOS管M₁₉、M₂₀、M₂₁、M₂₈、M₂₉、M₃₀和NMOS管M₆、M₇、M₈、M₉、M₁₀、M₁₁；

NMOS管M₆的源极接地GND，NMOS管M₆的栅极、NMOS管M₆的漏极、NMOS管M₇的栅极、PMOS管M₂₁的漏极，以及亚阈值运算放大器中NMOS管M₁₂的栅极相连接；NMOS管M₇的源极接地GND，NMOS管M₇的漏极和NMOS管M₉的源极相连接；NMOS管M₈的源极接地GND，NMOS管M₈的栅极、NMOS管M₈的漏极、NMOS管M₉的栅极、NMOS管M₁₀的源极，以及亚阈值运算放大器中NMOS管M₁₃的栅极相连接；NMOS管M₉的漏极、NMOS管M₁₁的源极，以及亚阈值运算放大器中NMOS管M₁₄的栅极相连接；NMOS管M₁₀的栅极、NMOS管M₁₀的漏极、NMOS管M₁₁的栅极和PMOS管M₂₀的漏极相连接；PMOS管M₁₉的栅极、PMOS管M₁₉的漏极、NMOS管M₁₁的漏极、PMOS管M₂₀的栅极、PMOS管M₂₁的栅极，以及基准电压产生电路中PMOS管M₂₂的栅极、PMOS管M₂₃的栅极、PMOS管M₂₄的栅极相连连接，并同时连接到亚阈值运算放大器中PMOS管M₁₈的栅极、PMOS管M₁₇的栅极和PMOS管M₁₇的漏极；PMOS管M₃₀的栅极、PMOS管M₃₀的漏极、PMOS管M₂₉的栅极、PMOS管M₁₉的源极、PMOS管M₂₈的栅极，以及基准电压产生电路中PMOS管M₂₅的栅极、PMOS管M₂₆的栅极、PMOS管M₂₇的栅极相连接，并同时连接到亚阈值运算放大器中PMOS管M₃₂的栅极、PMOS管M₃₂的漏极、PMOS管M₃₁的栅极和PMOS管M₁₇的源极；PMOS管M₂₀的源极和PMOS管M₂₉的漏极相连接；PMOS管M₂₁的源极与PMOS管M₂₈的漏极相连接；PMOS管M₂₈的源极、PMOS管M₂₉的源极和PMOS管M₃₀的源极均连接到电源VDD。

5.根据权利要求1所述的一种亚阈值全CMOS基准电压源，其特征在于：所述的基准电压产生电路包括PMOS管M₂₂、M₂₃、M₂₄、M₂₅、M₂₆、M₂₇，NMOS管M₀、M₁、M₂、M₃、M₄、M₅和电容C₀；

电容C₀的下极板接地GND，电容C₀的上极板与NMOS管M₀的漏极、NMOS管M₃的源极，以及参考电压Vref输出端相连接；NMOS管M₃的栅极、NMOS管M₃的漏极、NMOS管M₀的栅极和PMOS管M₂₄的漏极相连接；NMOS管M₀的源极、NMOS管M₁的漏极和NMOS管M₄的源极相连；NMOS管M₄的栅极、NMOS管M₄的漏极、NMOS管M₁的栅极和PMOS管M₂₃的漏极相连接；NMOS管M₁的源极、NMOS管M₂的漏极和NMOS管M₅的源极相连接；NMOS管M₅的栅极、NMOS管M₅的漏极、NMOS管M₂的栅极和PMOS管M₂₂的漏极相连接；NMOS管M₂的源极接地GND；PMOS管M₂₄的源极和PMOS管M₂₅的漏极相连接；PMOS管M₂₃的源极和PMOS管M₂₆的漏极相连接；PMOS管M₂₂的源极和PMOS管M₂₇的漏极相连接；PMOS管M₂₂的栅极、PMOS管M₂₃的栅极和PMOS管M₂₄的栅极与纳安基准电流产生电路中PMOS管M₁₉的栅极、PMOS管M₂₀的栅极和PMOS管M₂₁的栅极相连接；PMOS管M₂₅的栅极、PMOS管M₂₆的栅极和PMOS管M₂₇的栅极与纳安基准电流产生电路中PMOS管M₂₈的栅极、PMOS管M₂₉的栅极和PMOS管M₃₀的栅极相连接；PMOS管M₂₅的源极、PMOS管M₂₆的源极和PMOS管M₂₇的源极均连接到电源VDD。

6.根据权利要求5所述的一种亚阈值全CMOS基准电压源，其特征在于：NMOS管M₀、M₁、M₂均为同一种标准电压的NMOS管，NMOS管M₃、M₄、M₅均为同一种标准电压的NMOS管，且NMOS管M₀、M₁、M₂的标准电压与NMOS管M₃、M₄、M₅的标准电压不同。

7.根据权利要求6所述的一种亚阈值全CMOS基准电压源，其特征在于：NMOS管M₀、M₁、M₂均为标准电压是3.3V的NMOS管；NMOS管M₃、M₄、M₅均为标准电压是1.8V的NMOS管。