CN110879625B - 一种超低线性灵敏度的cmos电压基准电路 - Google Patents

一种超低线性灵敏度的cmos电压基准电路 Download PDF

Info

Publication number
CN110879625B
CN110879625B CN201911280123.4A CN201911280123A CN110879625B CN 110879625 B CN110879625 B CN 110879625B CN 201911280123 A CN201911280123 A CN 201911280123A CN 110879625 B CN110879625 B CN 110879625B
Authority
CN
China
Prior art keywords
nmos transistor
intrinsic
drain
voltage
intrinsic nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911280123.4A
Other languages
English (en)
Other versions
CN110879625A (zh
Inventor
吴建辉
吴志强
谢祖帅
周全才
瞿剑
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201911280123.4A priority Critical patent/CN110879625B/zh
Publication of CN110879625A publication Critical patent/CN110879625A/zh
Application granted granted Critical
Publication of CN110879625B publication Critical patent/CN110879625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种超低线性灵敏度的CMOS电压基准电路，包括：第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3，其中输入信号VDD与第一本征NMOS管M1的漏极相连，第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连，且标准NMOS管M3的漏极与输出基准电压VREF相连，以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连；第二本征NMOS管M2的栅极与地信号GND相连，且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压VREF相连；标准NMOS管M3的源极与地信号GND相连。本发明可以有效的降低电压基准的线性灵敏度，从而抑制由于电源电压对电压基准所造成的影响，同时可以减小芯片面积从而节约电路成本。

Description

一种超低线性灵敏度的CMOS电压基准电路
技术领域
本发明涉及一种超低线性灵敏度的CMOS电压基准电路，属于电压基准的技术领域。
背景技术
电压基准模块在模拟电路和数模混合电路中都是一个重要的基础模块，电压基准需要提供一个不随工艺、电源电压和温度而改变的基准电压。随着高集成度、低功耗的发展，使对电压基准的设计更加严格。在低电压下，电压基准的设计会有更多的难点。
现在主要的电压基准可以分为带隙基准电压和CMOS基准电压。由于带隙基准电压中需要使用到BJT器件，受到BJT器件本身特性的影响，带隙基准电路很难工作在低电压的情况下。因此工作在低电压的电压基准电路一般是采用CMOS结构。最传统的CMOS电压基准是2T基准源，其主要思想是通过流过一个本征NMOS和一个标准NMOS的电流相等，从而得到基准电压的表达式，基准电压的表达式中包含了由于两个不同类型的管子的阈值电压差值所构成的正温度系数项以及通过调整管子尺寸所构成的负温度项，通过调整管子尺寸得到一个零温度系数的基准电压。但是由于该结构的本征NMOS管的漏极直接与VDD相接，当VDD发现变化时，由于沟道长度调制效应，基准电压也会发生变化，这种结构的线性灵敏度较高。
发明内容
本发明所要解决的技术问题在于克服现有技术的不足，提供一种超低线性灵敏度的CMOS电压基准电路，通过在原来的本征NMOS的漏极串联一个本征NMOS使原来的本征NMOS的漏极为低阻态，从而降低沟道调制效应的影响，降低电路的线性灵敏度。
本发明具体采用以下技术方案解决上述技术问题：
一种超低线性灵敏度的CMOS电压基准电路，包括：第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3，其中输入信号VDD与第一本征NMOS管M1的漏极相连，第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连，且标准NMOS管M3的漏极与输出基准电压VREF相连，以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连；第二本征NMOS管M2的栅极与地信号GND相连，且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压VREF相连；标准NMOS管M3的源极与地信号GND相连。
进一步地，作为本发明的一种优选技术方案：所述第一本征NMOS管M1和第二本征NMOS管M2均为宽长比可调的本征NMOS管。
本发明采用上述技术方案，能产生如下技术效果：
本发明提出的超低线性灵敏度的CMOS电压基准电路，通过在传统2T CMOS电压基准的漏极基础上串联了一个本征NMOS管，从而实现漏极为低阻态，降低电源电压对输出电压的影响，同时在电路中没有使用电流镜，消除了电流镜失配所造成的影响，通过增加的MOS管也实现了动态调节的过程，由于电路的调节回路简单，电路可以工作在较低的电源电压下，并且所有的MOS管都工作在亚阈值区，降低了功耗。
因此，本发明可以实现更低的线性灵敏度电压基准，同时又可以减小芯片面积从而节约电路成本；本发明同时消除了电流镜失配可能带来的问题。该电路作为模拟电路的基本单元，可实现具有更低的线性灵敏度的电压基准，可以运用到能量收集等低电压电路中。
附图说明
图1为本发明超低线性灵敏度的CMOS电压基准电路的拓扑图。
图2为采用本发明实现的CMOS电压基准的线性灵敏度特性曲线图。
图3为采用本发明实现的CMOS电压基准的线性灵敏度特性曲线局部放大图。
图4为采用本发明实现的CMOS电压基准的PSRR特性曲线图。
图5采用本发明实现的CMOS电压基准的温度特性曲线图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
如图1所示，本发明设计了一种超低线性灵敏度的CMOS电压基准电路，包括：第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3，电路还包括输入信号VDD和输出基准电压VREF。
其中，CMOS电压基准电路的输入信号VDD与第一本征NMOS管M1的漏极相连，第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连，且标准NMOS管M3的漏极与输出基准电压VREF相连，以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连；第二本征NMOS管M2的栅极与地信号GND相连，且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压VREF相连；标准NMOS管M3的源极与地信号GND相连。
进一步地，所述第一本征NMOS管M1和第二本征NMOS管M2均为宽长比可调的本征NMOS管。本发明所提出的低线性灵敏度CMOS电压基准电路可以有效的降低电压基准的线性灵敏度，从而抑制由于电源电压对电压基准所造成的影响，同时还减小了版图面积，节约了成本。所提出的电路结构可以运用于能量收集等低电源电压运用中。
下面结合具体的电路和仿真结果对其工作原理进行详细说明。
如图1所示，本发明的CMOS电压基准电路主要包括两个本征NMOS管和一个标准NMOS管，并且所有的管子都工作的亚阈值区。由于流经第一本征NMOS管M1和第二本征NMOS管M2的电流是相等的，其中亚阈值区的电流公式如公式(1)所示：
Figure BDA0002316525150000031
其中K＝W/L表示管子的宽长比，μ表示晶体管的迁移率，Cox表示每单位面积的氧化物电容，m表示亚阈值斜率因子，VT＝kT/q表示热电压，其中k，T和q分别是玻尔兹曼常数，绝对温度和基本电荷。VGS和VTH分别是晶体管的栅极-源极电压和阈值电压。
第一本征NMOS管M1和第二本征NMOS管M2的电流相等可以表示为公式(2)：
Figure BDA0002316525150000032
其中K2，K3分别表示第二本征NMOS管M2，标准NMOS管M3的宽长比；μ2，μ3分别表示第二本征NMOS管M2，标准NMOS管M3的迁移率；Cox2，Cox3分别表示第二本征NMOS管M2，标准NMOS管M3每单位面积的氧化物电容；m2，m3分别表示第二本征NMOS管M2，标准NMOS管M3的亚阈值斜率因子；VTH2，VTH3分别表示第二本征NMOS管M2，标准NMOS管M3的阈值电压；VREF表示输出基准电压。
通过对公式(2)的化简可以得到输出基准电压VREF的表达式如公式(3)所示：
Figure BDA0002316525150000033
其中假设Cox2＝Cox3，m＝m2＝m3。VREF的第一项与温度成正相关，通过调整K2和K3的值可以使第二项与温度成负相关，正温度系数项和负温度项相互抵消温度系数可以得到零温度系数的电压基准。在第二本征NMOS管M2的漏端串联一个第一本征NMOS管M1，通过将第一本征NMOS管M1的栅极偏置与输出基准电压VREF相连使第一本征NMOS管M1工作在饱和区，此时的第一本征NMOS管M1相当于一个电流源阻抗很大，对A点有电源抑制的作用。标准NMOS管M3为二极管连接成低阻态，对A点到VREF的影响也会有一定的抑制作用，通过双重抑制可以得到一个超低线性灵敏度CMOS电压基准电路。而且通过把第一本征NMOS管M1的栅极和输出基准电压VREF直接相连，第一本征NMOS管M1的栅漏寄生电容会产生零极点对VREF会有调节作用，从而提高电路的电源抑制比。同时电路消除了电流镜失配可能带来的影响。由于所以的晶体管都工作在亚阈值区，所以本发明可以工作在低至0.3V的电源电压下。
图2为采用本发明实现的CMOS电压基准的线性灵敏度特性曲线图，从图中可以明显的看出本发明所提出的电压基准具有更低的线性灵敏度。
图3为采用本发明实现的CMOS电压基准的线性灵敏度特性曲线局部放大图，2012JSSC发表的文献中所采用的CMOS电压基准的线性灵敏度为0.3％/V，2019JSSC发表的文献中所采用的CMOS电压基准的线性灵敏度为0.079％/V，本发明采用的CMOS电压基准的线性灵敏度为0.006％/V。仿真结果表明，该CMOS电压基准具有更低的线性灵敏度。
图4为采用本发明实现的CMOS电压基准的PSRR特性曲线图，在频率为10Hz处的电源抑制比为83.39dB,在频率为1kHz处的电源抑制比为76.91dB,在频率为1MHz处的电源抑制比为71.66dB。仿真结果表明，该CMOS电压基准具有较高的电源抑制比，可以有效的抑制电源电压对输出电压的影响。
图5为采用本发明实现的CMOS电压基准的温度特性曲线图，温漂系数128.6ppm/℃，满足所需要的零温度系数参考电压。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (2)

1.一种超低线性灵敏度的CMOS电压基准电路，其特征在于，包括：第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3，其中输入信号VDD与第一本征NMOS管M1的漏极相连，第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连，且标准NMOS管M3的漏极与输出基准电压VREF相连，以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连；第二本征NMOS管M2的栅极与地信号GND相连，且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压VREF相连；标准NMOS管M3的源极与地信号GND相连。
2.根据权利要求1所述超低线性灵敏度的CMOS电压基准电路，其特征在于：所述第一本征NMOS管M1和第二本征NMOS管M2均为宽长比可调的本征NMOS管。
CN201911280123.4A 2019-12-13 2019-12-13 一种超低线性灵敏度的cmos电压基准电路 Active CN110879625B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911280123.4A CN110879625B (zh) 2019-12-13 2019-12-13 一种超低线性灵敏度的cmos电压基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911280123.4A CN110879625B (zh) 2019-12-13 2019-12-13 一种超低线性灵敏度的cmos电压基准电路

Publications (2)

Publication Number Publication Date
CN110879625A CN110879625A (zh) 2020-03-13
CN110879625B true CN110879625B (zh) 2022-02-11

Family

ID=69731056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911280123.4A Active CN110879625B (zh) 2019-12-13 2019-12-13 一种超低线性灵敏度的cmos电压基准电路

Country Status (1)

Country Link
CN (1) CN110879625B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111796624B (zh) * 2020-07-27 2022-02-18 东南大学 一种超高电源纹波抑制比cmos电压基准电路
CN112650351B (zh) * 2020-12-21 2022-06-24 北京中科芯蕊科技有限公司 一种亚阈值电压基准电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5781622A (en) * 1980-11-07 1982-05-21 Nec Corp Current source
US4859928A (en) * 1988-12-20 1989-08-22 Tektronix, Inc. CMOS comparator bias voltage generator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4713280B2 (ja) * 2005-08-31 2011-06-29 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5781622A (en) * 1980-11-07 1982-05-21 Nec Corp Current source
US4859928A (en) * 1988-12-20 1989-08-22 Tektronix, Inc. CMOS comparator bias voltage generator

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 0.12–0.4 V, Versatile 3-Transistor CMOS Voltage;Arthur Campos de Oliveira等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS–I: REGULAR PAPERS》;20181130;第65卷(第11期);第3790-3798页 *
A Portable 2-Transistor Picowatt Temperature-Compensated Voltage Reference Operating at 0.5V;Mingoo Seok等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20121031;第47卷(第10期);第2534-2544页 *

Also Published As

Publication number Publication date
CN110879625A (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
US10042379B1 (en) Sub-threshold low-power-resistor-less reference circuit
WO2020156588A1 (zh) 电压基准源电路及低功耗电源***
CN113093855B (zh) 一种低功耗宽电压范围的超低压基准源电路
WO2023005806A1 (zh) 一种具有电源抑制功能的ldo电路、芯片及通信终端
CN110879625B (zh) 一种超低线性灵敏度的cmos电压基准电路
Xu et al. A 28 ppm/° C, 2.54 ppm/V,− 77 dB@ 100 Hz pico-ampere voltage reference for high-end IoT systems
CN108363447B (zh) 一种具有工艺补偿的低温度系数全mos型电流源电路
CN108055014B (zh) 差动运算放大器以及带隙参考电压产生电路
CN102662427A (zh) 一种电压源电路
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN111796625B (zh) 一种超低功耗cmos电压基准电路
CN111796624B (zh) 一种超高电源纹波抑制比cmos电压基准电路
CN214674306U (zh) 一种低功耗芯片的欠压保护电路
CN112327990B (zh) 一种输出电压可调的低功耗亚阈值基准电压产生电路
CN112033557A (zh) 一种高灵敏度绝对温度测量电路
CN108181968B (zh) 一种基准电压产生电路
CN101763137B (zh) 电流生成电路
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
CN113296571B (zh) 基准电压源电路
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
CN110568902B (zh) 一种基准电压源电路
CN113359942A (zh) 一种低功耗电压基准电路
CN110445482B (zh) 一种低功耗高摆率的比较器
CN113804319A (zh) 温度传感器及集成电路
Panchal et al. Design and Simulation of Operational Amplifier using Non Conventional Method for Low Power Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant