CN102625576A - 转接板及其形成方法 - Google Patents
转接板及其形成方法 Download PDFInfo
- Publication number
- CN102625576A CN102625576A CN2012100257454A CN201210025745A CN102625576A CN 102625576 A CN102625576 A CN 102625576A CN 2012100257454 A CN2012100257454 A CN 2012100257454A CN 201210025745 A CN201210025745 A CN 201210025745A CN 102625576 A CN102625576 A CN 102625576A
- Authority
- CN
- China
- Prior art keywords
- hole
- conductive layer
- layer
- insulating barrier
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 230000004888 barrier function Effects 0.000 claims description 78
- 239000004020 conductor Substances 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007766 curtain coating Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- OGZARXHEFNMNFQ-UHFFFAOYSA-N 1-butylcyclobutene Chemical compound CCCCC1=CCC1 OGZARXHEFNMNFQ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 125000005396 acrylic acid ester group Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000417 polynaphthalene Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种转接板及其形成方法，该转接板包括：一基底，具有一第一表面及一第二表面；一第一孔洞，自该基底的该第一表面朝该第二表面延伸；一第二孔洞，自该基底的该第一表面朝该第二表面延伸，其中该第一孔洞的一口径不同于该第二孔洞的一口径；一绝缘层，位于该基底之上，且延伸于该第一孔洞的一侧壁上及该第二孔洞的一侧壁上；以及一导电层，位于该基底上的该绝缘层之上，且延伸进入该第一孔洞的该侧壁上，其中该第二孔洞之中大抵不具有任何的导电层。本发明可形成具有不同结构或特性的转接板。
Description
技术领域
本发明有关于转接板(interposer)，且特别是有关于具有穿基底导电结构的转接板。
背景技术
转接板可用以于其相反表面上设置其他电子构件，例如印刷电路板、晶片等。转接板还可提供电子构件之间信号传递的导电通路。
由于转接板上所可能设置的电子构件可具有不同结构或特性，设计新颖的转接板以符合需求成为重要课题。
发明内容
本发明一实施例提供一种转接板，包括：一基底，具有一第一表面及一第二表面；一第一孔洞，自该基底的该第一表面朝该第二表面延伸；一第二孔洞，自该基底的该第一表面朝该第二表面延伸，其中该第一孔洞的一口径不同于该第二孔洞的一口径；一绝缘层，位于该基底之上，且延伸于该第一孔洞的一侧壁上及该第二孔洞的一侧壁上；以及一导电层，位于该基底上的该绝缘层之上，且延伸进入该第一孔洞的该侧壁上，其中该第二孔洞之中大抵不具有任何的导电层。
本发明所述的转接板，其中，该第一孔洞的该口径大于该第二孔洞的该口径。
本发明所述的转接板，还包括一第二绝缘层，位于该导电层与该绝缘层之间。
本发明所述的转接板，其中，该第二绝缘层位于该基底的该第一表面之上。
本发明所述的转接板，其中，该第二绝缘层的一厚度大于该绝缘层的一厚度。
本发明所述的转接板，还包括一第二导电层，覆盖于该导电层的一表面之上。
本发明所述的转接板，还包括一第三绝缘层，覆盖于一部分的该导电层之上，其中该第二导电层覆盖于该导电层的另一部分之上。
本发明所述的转接板，其中，该第二导电层覆盖该导电层的一侧边。
本发明所述的转接板，其中，该第二导电层的一侧边与该导电层的一侧边大抵共平面。
本发明所述的转接板，其中，该第二导电层的材质不同于该导电层的材质。
本发明所述的转接板，还包括一第三绝缘层，覆盖于部分的该导电层之上。
本发明一实施例提供一种转接板的形成方法，包括：提供一基底，具有一第一表面及一第二表面；自该基底的该第一表面移除部分的该基底以形成朝该第二表面延伸的一第一孔洞；自该基底的该第一表面移除部分的该基底以形成朝该第二表面延伸的一第二孔洞，其中该第一孔洞的一口径不同于该第二孔洞的一口径；于该基底上形成一绝缘层，其中该绝缘层延伸于该第一孔洞的一侧壁上及该第二孔洞的一侧壁上；以及于该基底上的该绝缘层上形成一导电层，其中该导电层延伸进入该第一孔洞的该侧壁上，且该第二孔洞之中大抵不具有任何的导电层。
本发明所述的转接板的形成方法，其中，该第一孔洞及该第二孔洞的形成步骤包括：于该基底的该第一表面上形成一遮罩层，该遮罩层具有一第一开口及一第二开口，皆露出部分的该基底，其中该第一开口的口径不同于该第二开口的口径；以该遮罩层为罩幕，蚀刻露出的该基底以形成该第一孔洞及该第二孔洞；以及移除该遮罩层。
本发明所述的转接板的形成方法，还包括自该基底的该第二表面薄化该基底而使该第一孔洞及该第二孔洞露出。
本发明所述的转接板的形成方法，还包括于该导电层与该绝缘层之间形成一第二绝缘层。
本发明所述的转接板的形成方法，其中，该导电层的形成步骤包括：于基底的该第一表面上、该第二表面上、该第一孔洞的该侧壁上及该第二孔洞的该侧壁上形成一导电材料层；于该导电材料层上形成一第二遮罩层，该第二遮罩层具有多个开口，露出部分的该导电材料层及该导电材料层位于该第二孔洞的该侧壁上的部分，且该第二遮罩层覆盖该第一孔洞；以该第二遮罩为罩幕，蚀刻露出的该导电材料层以将该导电材料层图案化为该导电层；以及移除该第二遮罩层。
本发明所述的转接板的形成方法，还包括于该导电层的表面上形成一第二导电层，其中该第二导电层覆盖该导电层的一侧边。
本发明所述的转接板的形成方法，还包括于形成该第二导电层之前，于该导电层之上形成一第三绝缘层，该第三绝缘层覆盖部分的导电层，其中该第二导电层形成于该导电层的未被该第三绝缘层覆盖的表面上。
本发明所述的转接板的形成方法，还包括于该导电层之上形成一第二导电层，其中该导电层及该第二导电层的形成步骤包括：于基底的该第一表面上、该第二表面上、该第一孔洞的该侧壁上及该第二孔洞的该侧壁上形成一导电材料层；于该导电材料层上形成一第三遮罩层，该第三遮罩层具有多个开口，露出部分的该导电材料层及该导电材料层位于该第一孔洞的该侧壁上的部分，且该第三遮罩层覆盖该第二孔洞；于该导电材料层的未被该第三遮罩层所覆盖的表面上形成该第二导电层；移除该第三遮罩层；于该导电材料层及该第二导电层之上形成一第四遮罩层，该第四遮罩层具有多个开口，露出部分的该导电材料层及该导电材料层位于该第二孔洞的该侧壁上的部分，且该第四遮罩层覆盖该第一孔洞；以该第四遮罩层为罩幕，蚀刻露出的该导电材料层以将该导电材料层图案化为该导电层；以及移除该第四遮罩层。
本发明所述的转接板的形成方法，还包括于该导电层上形成一第三绝缘层，该第三绝缘层覆盖该导电层的未由该第二导电层所覆盖的表面。
本发明可形成具有不同结构或特性的转接板。
附图说明
图1A-1H显示根据本发明一实施例的转接板的制程剖面图。
图2A-2G显示本发明一实施例的转接板的制程剖面图。
图3A-3C显示本发明实施例的转接板的俯视示意图。
附图中符号的简单说明如下：
100：基底；100a、100b：表面；102：遮罩层；102a、102b：开口；104a、104b：孔洞；106、108：绝缘层；110：导电层；112：遮罩层；114：绝缘层；116：导电层；202、204：遮罩层。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装各种晶片。例如，在本发明实施例中，其可用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital oranalog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电***(Micro Electro Mechanical System；MEMS)、微流体***(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wavedevices)、压力感测器(process sensors)、喷墨头(ink printerheads)、及/或功率晶片(power IC)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。上述的承载晶圆可例如是本发明实施例的转接板。
图1A-1H显示根据本发明一实施例的转接板(interposer)的制程剖面图。如图1A所示，提供基底100，其具有表面100a及表面100b。基底100例如可为半导体基底、陶瓷基底、高分子基底、或前述的组合。在一实施例中，基底100为半导体基底，例如是硅基底。在一实施例中，基底100为半导体晶圆(例如，硅晶圆)而可进行晶圆级制程。在完成晶圆级制程与后续切割制程后，可获得多个转接板。采用晶圆级制程制作转接板可节省制程时间与成本。
接着，于基底100中形成由表面100a朝表面100b延伸的至少两孔洞，其中此两孔洞的口径大小不同。此外，此两孔洞的洞口的形状亦可彼此不同。例如，两孔洞的洞口的形状可为(但不限于)圆形、正方形、长方形、椭圆形、多边形、或前述的组合等。此外，两孔洞的至少其中之一亦可为一沟槽。
上述两孔洞可分别采用两道微影及蚀刻制程而形成。在另一实施例中，上述两口径大小不同的孔洞可同时于同一图案化制程中形成。例如，如图1A所示，可于基底100的表面100a上形成遮罩层102。可对遮罩层102进行微影制程而使之具有露出部分基底100的开口102a及开口102b。开口102a的口径不同于开口102b的口径，且其洞口形状可彼此相同或不同。在一实施例中，开口102a的口径大于开口102b的口径(如图1A实施例所示)。在另一实施例中，开口102a的口径小于开口102b的口径。
接着，可以遮罩层102为罩幕，并可对基底100的表面100a进行蚀刻制程以移除部分的基底100，并形成出朝表面100b延伸的孔洞104a及孔洞104b，如图1B所示。接着，可移除遮罩层102。在一实施例中，孔洞104a及孔洞104b可完全贯穿基底100。在另一实施例中，如图1B所示，孔洞104a及孔洞104b均未完全贯穿基底100。在一实施例中，由于孔洞104a对应至遮罩层102的较大开口102a，因此孔洞104a的口径较孔洞104b大，且孔洞104a的深度较孔洞104b深。
如图1C所示，可接着选择性自基底100的表面100b薄化基底100而使孔洞104a及孔洞104b露出。在此情形下，孔洞104a及孔洞104b皆成为完全贯穿基底100的穿孔。
接着，可于基底100上形成绝缘层106。绝缘层106可形成于基底100的表面100a及表面100b之上。绝缘层106还可延伸进入孔洞104a及104b之中而位于孔洞104a及孔洞104b的侧壁上。绝缘层106的材质例如包括(但不限于)环氧树脂、防焊材料、或其他适合的绝缘物质，例如无机材料的氧化硅层、氮化硅层、氮氧化硅层、金属氧化物、或前述的组合；或亦可为有机高分子材料的聚酰亚胺树脂(polyimide)、苯环丁烯(butylcyclobutene，BCB，道氏化学公司)、聚对二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates)等。绝缘层106的形成方式可包括(但不限于)涂布方式，例如旋转涂布(spin coating)、喷涂(spray coating)、或淋幕涂布(curtain coating)，或其他适合的沉积方式，例如，液相沉积、物理气相沉积、化学气相沉积、低压化学气相沉积、等离子增强式化学气相沉积、快速热化学气相沉积、或常压化学气相沉积等制程。然应注意的是，在一实施例中，绝缘层106的形成并非必须，在后续形成的导电层与基底间无短路疑虑的情形下，可不需形成绝缘层106。
图3A-3C显示本发明多个实施例的转接板的俯视示意图，用以显示孔洞104a与孔洞104b的关系。如图3A及图3B所示，孔洞104a与孔洞104b的口径大小彼此不同，且孔洞104a与孔洞104b的洞口形状亦可视情况而有不同设计。此外，如图3C所示，孔洞104b可为一沟槽。在一实施例中，沟槽(孔洞104b)可围绕孔洞104a。
如图1D所示，接着可选择性于绝缘层106上形成绝缘层108。例如，绝缘层108可形成于绝缘层106位于基底100的表面100a上的部分上。绝缘层108可加强绝缘效果。例如，在后续制程中，绝缘层108上可能设置有电流流量或电压较大的导电通路，绝缘层108可与绝缘层106共同提供所需的绝缘。绝缘层108的材质与形成方法可类似于绝缘层106。在一实施例中，绝缘层108的厚度大于绝缘层106的厚度。在另一实施例中，绝缘层108的材质不同于绝缘层106的材质。
接着，如图1E所示，于绝缘层106(及绝缘层108)之上形成导电层110(或称，导电材料层110)。导电层110的材质可包括(但不限于)铜、铝、金、铂、或其相似物。导电层110的形成方式可包括(但不限于)物理气相沉积、溅镀、化学气相沉积、电镀、或无电镀等。
在一实施例中，可例如以溅镀制程于基底100的表面100a上、表面100b上、孔洞104a的侧壁上及孔洞104b的侧壁上形成晶种层，并接着于品种层上电镀导电材料而形成导电材料层110。在后续制程中，可进一步将导电材料层110图案化为具所需图案的导电层。
如图1F所示，接着可进行导电材料层110的图案化。例如，可于导电材料层110上形成遮罩层112。遮罩层112可具有多个开口，露出部分的导电材料层110及导电材料层110位于孔洞104b的侧壁上的部分。遮罩层112还覆盖孔洞104a及其中的导电材料层110。接着，可以遮罩112为罩幕，蚀刻露出的导电材料层以将导电材料层图案化为导电层110，如图1F所示。在一实施例中，遮罩层112可采用大抵不会延伸进入孔洞104a的干膜(dryfilm)，可利于制程的进行。
接着，可移除遮罩层112，如图1G所示。在上述图案化制程后，导电层110位于基底100上的绝缘层106之上，且延伸进入孔洞104a的侧壁上，其中孔洞104b之中大抵不具有任何的导电层。
如图1H所示，可选择性于导电层110上形成绝缘层114。绝缘层114的材质与形成方式可类似于绝缘层106。绝缘层114可覆盖部分的导电层110，并使另一部分的导电层110露出。绝缘层114例如可提供所需的保护或绝缘。
接着，可选择性于露出的导电层110上形成导电层116而完成本发明一实施例的转接板的制作。在一实施例中，导电层116的材质不同于导电层110。导电层116的材质可例如包括(但不限于)镍、钯、金、或前述的组合。导电层116的形成方式例如包括电镀或无电解电镀。在一实施例中，导电层116可覆盖导电层110的侧边，如图1H所示。导电层116可避免下方的导电层110氧化，并可改善导电层110与其他电子构件的接合。
本发明实施例的转接板的形成方式不限于上述实施例。图2A-2G显示本发明另一实施例的转接板的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图2A-2D所示，可以类似于图1A-1D的实施例所述的方式，于基底100中形成自表面100a朝表面100b延伸的孔洞104a及104b，且孔洞104a的口径不同于孔洞104b。在基底100之上可形成有绝缘层106及绝缘层108，其中绝缘层106进一步延伸于孔洞104a及孔洞104b的侧壁之上。
接着，如图2E所示，于基底的表面100a上、表面100b上、孔洞104a的侧壁上及孔洞104b的侧壁上形成导电层110(或称，导电材料层)。接着，可于导电材料层110上形成遮罩层202。遮罩层202可具有多个开口，露出部分的导电材料层110及导电材料层110位于孔洞104a的侧壁上的部分，且遮罩层202还覆盖孔洞104b。接着，于导电材料层110的未被遮罩层202所覆盖的表面上形成导电层116。
接着，如图2F所示，移除遮罩层202，并于导电材料层110及导电层116的上形成另一遮罩层204。遮罩层204具有多个开口，露出部分的导电材料层110及导电材料层110位于孔洞104b的侧壁上的部分。遮罩层204还覆盖孔洞104a及其中的导电材料层110及导电层116。
如图2G所示，接着可以遮罩层204为罩幕，蚀刻露出的导电材料层110以将之图案化，并接着移除遮罩层204，如图2G所示。图案化后的导电层110位于基底100上的绝缘层106之上，且延伸进入孔洞104a的侧壁上，其中孔洞104b之中大抵不具有任何的导电层。应注意的是，在此实施例中，导电层116不包覆导电层110的侧边。在一实施例中，导电层116的侧边与导电层110的侧边大抵共平面，如图2G所示。
接着，可选择性于导电层110上形成绝缘层114而完成本发明一实施例的转接板的制作。绝缘层114覆盖于导电层110的被导电层116所覆盖的表面上。
本发明实施例的转接板中可具有口径大小不相等的至少两穿孔，且其中一穿孔中大抵不具有任何导电层而仅具有绝缘层。在一实施例中，口径尺寸不同且其中不具有导电层的穿孔可例如用作对位。在另一实施例中，孔洞104b及绝缘层106可用作穿基底绝缘结构，其例如可围绕由孔洞104a、绝缘层106、导电层110及导电层116所构成的穿基底导电结构。在又一实施例中，穿基底绝缘结构还可挡住光线，使光线不传递至其他区域。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (20)
1.一种转接板，其特征在于，包括：
一基底，具有一第一表面及一第二表面；
一第一孔洞，自该基底的该第一表面朝该第二表面延伸；
一第二孔洞，自该基底的该第一表面朝该第二表面延伸，其中该第一孔洞的一口径不同于该第二孔洞的一口径；
一绝缘层，位于该基底之上，且延伸于该第一孔洞的一侧壁上及该第二孔洞的一侧壁上；以及
一导电层，位于该基底上的该绝缘层之上，且延伸进入该第一孔洞的该侧壁上，其中该第二孔洞之中大抵不具有任何的导电层。
2.根据权利要求1所述的转接板，其特征在于，该第一孔洞的该口径大于该第二孔洞的该口径。
3.根据权利要求1所述的转接板，其特征在于，还包括一第二绝缘层，位于该导电层与该绝缘层之间。
4.根据权利要求3所述的转接板，其特征在于，该第二绝缘层位于该基底的该第一表面之上。
5.根据权利要求4所述的转接板，其特征在于，该第二绝缘层的一厚度大于该绝缘层的一厚度。
6.根据权利要求1所述的转接板，其特征在于，还包括一第二导电层，覆盖于该导电层的一表面之上。
7.根据权利要求6所述的转接板，其特征在于，还包括一第三绝缘层，覆盖于一部分的该导电层之上，其中该第二导电层覆盖于该导电层的另一部分之上。
8.根据权利要求6所述的转接板，其特征在于，该第二导电层覆盖该导电层的一侧边。
9.根据权利要求6所述的转接板，其特征在于，该第二导电层的一侧边与该导电层的一侧边大抵共平面。
10.根据权利要求6所述的转接板，其特征在于，该第二导电层的材质不同于该导电层的材质。
11.根据权利要求1所述的转接板，其特征在于，还包括一第三绝缘层，覆盖于部分的该导电层之上。
12.一种转接板的形成方法，其特征在于，包括：
提供一基底，该基底具有一第一表面及一第二表面；
自该基底的该第一表面移除部分的该基底以形成朝该第二表面延伸的一第一孔洞；
自该基底的该第一表面移除部分的该基底以形成朝该第二表面延伸的一第二孔洞，其中该第一孔洞的一口径不同于该第二孔洞的一口径；
于该基底上形成一绝缘层，其中该绝缘层延伸于该第一孔洞的一侧壁上及该第二孔洞的一侧壁上；以及
于该基底上的该绝缘层上形成一导电层，其中该导电层延伸进入该第一孔洞的该侧壁上，且该第二孔洞之中大抵不具有任何的导电层。
13.根据权利要求12所述的转接板的形成方法，其特征在于，该第一孔洞及该第二孔洞的形成步骤包括：
于该基底的该第一表面上形成一遮罩层，该遮罩层具有一第一开口及一第二开口，皆露出部分的该基底，其中该第一开口的口径不同于该第二开口的口径；
以该遮罩层为罩幕，蚀刻露出的该基底以形成该第一孔洞及该第二孔洞；以及
移除该遮罩层。
14.根据权利要求13所述的转接板的形成方法，其特征在于，还包括自该基底的该第二表面薄化该基底而使该第一孔洞及该第二孔洞露出。
15.根据权利要求12所述的转接板的形成方法，其特征在于，还包括于该导电层与该绝缘层之间形成一第二绝缘层。
16.根据权利要求12所述的转接板的形成方法，其特征在于，该导电层的形成步骤包括：
于基底的该第一表面上、该第二表面上、该第一孔洞的该侧壁上及该第二孔洞的该侧壁上形成一导电材料层；
于该导电材料层上形成一第二遮罩层，该第二遮罩层具有多个开口，露出部分的该导电材料层及该导电材料层位于该第二孔洞的该侧壁上的部分，且该第二遮罩层覆盖该第一孔洞；
以该第二遮罩为罩幕，蚀刻露出的该导电材料层以将该导电材料层图案化为该导电层；以及
移除该第二遮罩层。
17.根据权利要求16所述的转接板的形成方法，其特征在于，还包括于该导电层的表面上形成一第二导电层，其中该第二导电层覆盖该导电层的一侧边。
18.根据权利要求17所述的转接板的形成方法，其特征在于，还包括于形成该第二导电层之前，于该导电层之上形成一第三绝缘层，该第三绝缘层覆盖部分的导电层，其中该第二导电层形成于该导电层的未被该第三绝缘层覆盖的表面上。
19.根据权利要求12所述的转接板的形成方法，其特征在于，还包括于该导电层之上形成一第二导电层，其中该导电层及该第二导电层的形成步骤包括：
于基底的该第一表面上、该第二表面上、该第一孔洞的该侧壁上及该第二孔洞的该侧壁上形成一导电材料层；
于该导电材料层上形成一第三遮罩层，该第三遮罩层具有多个开口，露出部分的该导电材料层及该导电材料层位于该第一孔洞的该侧壁上的部分，且该第三遮罩层覆盖该第二孔洞；
于该导电材料层的未被该第三遮罩层所覆盖的表面上形成该第二导电层；
移除该第三遮罩层；
于该导电材料层及该第二导电层之上形成一第四遮罩层，该第四遮罩层具有多个开口，露出部分的该导电材料层及该导电材料层位于该第二孔洞的该侧壁上的部分，且该第四遮罩层覆盖该第一孔洞；
以该第四遮罩层为罩幕，蚀刻露出的该导电材料层以将该导电材料层图案化为该导电层；以及
移除该第四遮罩层。
20.根据权利要求19所述的转接板的形成方法，其特征在于，还包括于该导电层上形成一第三绝缘层，该第三绝缘层覆盖该导电层的未由该第二导电层所覆盖的表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161438145P | 2011-01-31 | 2011-01-31 | |
| US61/438,145 | 2011-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102625576A true CN102625576A (zh) | 2012-08-01 |
| CN102625576B CN102625576B (zh) | 2014-10-29 |
Family
ID=46565188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210025745.4A Active CN102625576B (zh) | 2011-01-31 | 2012-01-31 | 转接板及其形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8692300B2 (zh) |
| JP (1) | JP6058268B2 (zh) |
| CN (1) | CN102625576B (zh) |
| TW (1) | TWI459520B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104703409A (zh) * | 2013-12-09 | 2015-06-10 | 深南电路有限公司 | 电路板加工方法和相关装置 |
| CN106298732A (zh) * | 2016-09-29 | 2017-01-04 | 中国电子科技集团公司第四十三研究所 | 一种用于***级封装的转接板结构 |
| CN107706173A (zh) * | 2017-09-30 | 2018-02-16 | 成都嘉纳海威科技有限责任公司 | 硅通孔互联结构及其制备方法以及硅通孔射频传输结构 |
| WO2024027480A1 (zh) * | 2022-07-30 | 2024-02-08 | 华为技术有限公司 | 转接板、中框结构和电子装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9596768B2 (en) * | 2014-03-04 | 2017-03-14 | Qualcomm Incorporated | Substrate with conductive vias |
| US10615111B2 (en) * | 2014-10-31 | 2020-04-07 | The Board Of Trustees Of The Leland Stanford Junior University | Interposer for multi-chip electronics packaging |
| JP2016225360A (ja) * | 2015-05-27 | 2016-12-28 | 大日本印刷株式会社 | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101226914A (zh) * | 2007-01-18 | 2008-07-23 | 国际商业机器公司 | 芯片载体衬底及其制造方法 |
| CN100456467C (zh) * | 2003-12-05 | 2009-01-28 | 国际商业机器公司 | 具有导电穿透通道的硅芯片载体及其制造方法 |
| US20100032808A1 (en) * | 2008-08-08 | 2010-02-11 | Hanyi Ding | Through wafer via and method of making same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5977257U (ja) * | 1982-11-15 | 1984-05-25 | オムロン株式会社 | 印刷配線板 |
| JPS60116190A (ja) * | 1983-11-28 | 1985-06-22 | 株式会社村田製作所 | 厚膜回路基板 |
| JP3546823B2 (ja) * | 2000-09-07 | 2004-07-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スルーホール構造および該スルーホール構造を含むプリント基板 |
| JP4214292B2 (ja) * | 2001-01-30 | 2009-01-28 | Ｔｄｋラムダ株式会社 | プリント基板 |
| CN1799290A (zh) * | 2003-06-02 | 2006-07-05 | 日本电气株式会社 | 印刷电路板用小型转接传输线路及其设计方法 |
| JP4979213B2 (ja) * | 2005-08-31 | 2012-07-18 | オンセミコンダクター・トレーディング・リミテッド | 回路基板、回路基板の製造方法および回路装置 |
| US7462784B2 (en) * | 2006-05-02 | 2008-12-09 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
| JP2009076727A (ja) * | 2007-09-21 | 2009-04-09 | Mitsubishi Electric Corp | プリント配線板、それを用いた電子機器、及びその製造方法 |
| JP5464633B2 (ja) * | 2007-10-17 | 2014-04-09 | 欣興電子股▲フン▼有限公司 | パッケージ基板の製造方法 |
| JP2009295859A (ja) * | 2008-06-06 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
| TWI420622B (zh) * | 2008-11-07 | 2013-12-21 | Unimicron Technology Corp | 嵌埋半導體元件之封裝結構及其製法 |
| US8368152B2 (en) * | 2011-04-18 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device etch stop |
-
2012
- 2012-01-18 TW TW101101881A patent/TWI459520B/zh active
- 2012-01-27 US US13/360,435 patent/US8692300B2/en active Active
- 2012-01-31 CN CN201210025745.4A patent/CN102625576B/zh active Active
- 2012-01-31 JP JP2012019304A patent/JP6058268B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456467C (zh) * | 2003-12-05 | 2009-01-28 | 国际商业机器公司 | 具有导电穿透通道的硅芯片载体及其制造方法 |
| CN101226914A (zh) * | 2007-01-18 | 2008-07-23 | 国际商业机器公司 | 芯片载体衬底及其制造方法 |
| US20100032808A1 (en) * | 2008-08-08 | 2010-02-11 | Hanyi Ding | Through wafer via and method of making same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104703409A (zh) * | 2013-12-09 | 2015-06-10 | 深南电路有限公司 | 电路板加工方法和相关装置 |
| CN104703409B (zh) * | 2013-12-09 | 2018-03-16 | 深南电路有限公司 | 电路板加工方法和相关装置 |
| CN106298732A (zh) * | 2016-09-29 | 2017-01-04 | 中国电子科技集团公司第四十三研究所 | 一种用于***级封装的转接板结构 |
| CN107706173A (zh) * | 2017-09-30 | 2018-02-16 | 成都嘉纳海威科技有限责任公司 | 硅通孔互联结构及其制备方法以及硅通孔射频传输结构 |
| WO2024027480A1 (zh) * | 2022-07-30 | 2024-02-08 | 华为技术有限公司 | 转接板、中框结构和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8692300B2 (en) | 2014-04-08 |
| TW201232726A (en) | 2012-08-01 |
| TWI459520B (zh) | 2014-11-01 |
| CN102625576B (zh) | 2014-10-29 |
| US20120193811A1 (en) | 2012-08-02 |
| JP2012160734A (ja) | 2012-08-23 |
| JP6058268B2 (ja) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102625576B (zh) | 转接板及其形成方法 | |
| CN102683311B (zh) | 晶片封装体及其形成方法 | |
| CN101853842B (zh) | 芯片封装体及其制作方法 | |
| CN102157483B (zh) | 晶片封装体及其形成方法 | |
| CN103426838A (zh) | 晶片封装体及其形成方法 | |
| CN102148202A (zh) | 晶片封装体及其形成方法 | |
| CN102543971B (zh) | 芯片封装体及其形成方法 | |
| CN102592982A (zh) | 晶片封装体的形成方法 | |
| US9406854B2 (en) | Wafer level packaging of electronic devices | |
| CN102637659A (zh) | 晶片封装体及其制造方法 | |
| CN102130071B (zh) | 芯片封装体及其形成方法 | |
| CN103107157B (zh) | 晶片封装体及其形成方法 | |
| US20220223806A1 (en) | Method for producing a display having a carrier substrate, a carrier substrate produced according to said method, and a cover glass intended for a flexible display | |
| CN104733422A (zh) | 晶片封装体及其制造方法 | |
| CN104952812A (zh) | 晶片封装体及其制造方法 | |
| CN104979301A (zh) | 晶片封装体及其制造方法 | |
| CN105047619B (zh) | 晶片堆叠封装体及其制造方法 | |
| CN104681516A (zh) | 晶片封装体及其制造方法 | |
| JP2012512527A (ja) | バリアフィルムをエッジシーリングする方法 | |
| CN104979426A (zh) | 晶片封装体的制造方法 | |
| CN105097744A (zh) | 晶片封装体及其制造方法 | |
| CN102891117A (zh) | 晶片封装体及其制造方法 | |
| US20120146111A1 (en) | Chip package and manufacturing method thereof | |
| US20120104445A1 (en) | Chip package and method for forming the same | |
| CN105122449A (zh) | 包括氧化层的低成本中介体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |