CN106298732A - 一种用于***级封装的转接板结构 - Google Patents

一种用于***级封装的转接板结构 Download PDF

Info

Publication number
CN106298732A
CN106298732A CN201610866877.8A CN201610866877A CN106298732A CN 106298732 A CN106298732 A CN 106298732A CN 201610866877 A CN201610866877 A CN 201610866877A CN 106298732 A CN106298732 A CN 106298732A
Authority
CN
China
Prior art keywords
package
adapter plate
plate structure
gold
wiring layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610866877.8A
Other languages
English (en)
Inventor
李林森
汪涛
庄永河
李鸿高
张崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 43 Research Institute
Original Assignee
CETC 43 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 43 Research Institute filed Critical CETC 43 Research Institute
Priority to CN201610866877.8A priority Critical patent/CN106298732A/zh
Publication of CN106298732A publication Critical patent/CN106298732A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种用于***级封装的转接板结构，包括由上向下依次层叠设置的顶部布线层、绝缘层和底部布线层，所述顶部布线层的上表面设有多个用于倒装芯片且具有导电性的凸起，底部布线层的下侧面设有多个具有导电性的焊球，所述顶部布线层和底部布线层均具有导电性，所述绝缘层上竖直设于多个导通孔，所述导通孔内填充有导电料，所述顶部布线层通过设于导通孔内的导电料与底部布线层相导通。本发明可以更容易地实现***功能，同时降低***封装的难度，提升***的可靠性。

Description

一种用于***级封装的转接板结构
技术领域
本发明涉及微电子封装技术领域，具体涉及一种用于***级封装的转接板结构。
背景技术
在***级封装(SiP)领域，随着封装需求的不断提升(封装的芯片更复杂、I/O端的数量越来越多、封装体内的互联更多、芯片间信号传输速度更快、更大功率密度下的散热、研制周期更短等)，一些基于封装架构考虑的技术应运而生，例如基于2.5D无源/有源转接板的2.5D封装技术。另一方面，一些单片SOC芯片由于集成度太高，在工艺实施过程中难度非常高，经常出现电学功能无法完全实现、成品率无法保证等问题，而通过无源转接板可以从架构的角度，以最低的成本、最快的速度实现原型验证。
在2.5D封装结构中，通过转接板实现了力学芯片、热学芯片以及叠层芯片的封装，另外一方面转接板还可作为功能芯片(纳米级)与下层柔板(毫米级)的电学连接和应力缓冲结构。2.5D的封装技术是以相对低廉的成本使小尺寸封装达到多功能和高性能的需求，是一种新兴的封装方案，但目前2.5D转接板技术还处于设计和研发突破前的僵持阶段。
发明内容
本发明的目的在于提供一种用于***级封装的转接板结构，可以更容易地实现***功能，同时降低***封装的难度，提升***的可靠性。
为实现上述目的，本发明采用了以下技术方案：
一种用于***级封装的转接板结构，包括由上向下依次层叠设置的顶部布线层、绝缘层和底部布线层，所述顶部布线层的上表面设有多个用于倒装芯片且具有导电性的凸起，底部布线层的下侧面设有多个具有导电性的焊球，所述顶部布线层和底部布线层均具有导电性，所述绝缘层上竖直设于多个导通孔，所述导通孔内填充有导电料，所述顶部布线层通过设于导通孔内的导电料与底部布线层相导通。
所述导通孔的孔径小于0.1mm，且每个导通孔的直流电阻小于0.05欧姆。
所述绝缘层采用陶瓷制造，该陶瓷绝缘层的厚度小于0.254mm。
所述凸起的直径小于0.1mm，其高度大于10um。
所述顶部布线层和底部布线层均由多层导电薄膜层叠设置而成，该导电薄膜的导体材料为金、银、铝、铜中的任意一种。
所述焊球为BGA焊球，该BGA焊球所使用材料为锡铅合金、锡铅银合金、锡银铜合金、金锗合金、金锡合金中的任意一种。
所述顶部布线层和底部布线层均可以集成电阻、电容和电感。
所述集成电阻采用的材料为氮化钽、镍铬合金、铬硅合金、多晶硅中的任意一种，集成电感采用的材料为金或铜，集成电容的介质层材料为氧化铝、氧化硅、聚酰亚胺中的一种或多种。
所述绝缘层所采用的材料为氧化铝陶瓷或氮化铝陶瓷，所述导电料为金、铜、钨、钼中的一种或多种组合。
所述凸起采用的材料为金、铜、金锡合金。
所述导通孔采用激光方式加工而成。
由上述技术方案可知，本发明所述的用于***级封装的转接板结构，可以在凸起的表面安装多种不同功能的芯片，安装的方式可以是倒装、表贴(焊接或粘接)后键合，同时也可以通过底部的BGA焊球与柔板等多种电路进行连接，同时降低***封装的难度，提升了封装板的整体可靠性及抗冲击性。该转接板采用陶瓷材质制造，提高了封装板的热膨胀性及匹配性。
附图说明
图1是本发明的结构示意图。
具体实施方式
下面结合附图对本发明做进一步说明：
如图1所示，本实施例的用于***级封装的转接板结构，包括由上向下依次层叠设置的顶部布线层1、绝缘层2和底部布线层3，顶部布线层1的上表面设有多个用于倒装芯片且具有导电性的凸起4，底部布线层3的下侧面设有多个具有导电性的BGA焊球5，顶部布线层1和底部布线层3均具有导电性，绝缘层2上竖直设于多个导通孔21，导通孔21内填充有导电料，顶部布线层1通过设于导通孔21内的导电料与底部布线层3相导通。
在本发明中，可以在凸起4的表面安装多种不同功能的芯片，安装的方式可以是倒装、表贴(焊接或粘接)后键合，同时所述的结构可以通过底部的BGA焊球与柔板等多种电路进行连接，底部可进行填充以提升整体的可靠性，整个封装体具备***级封装的特征。
所述的BGA焊球5所采用的材料可以是锡铅合金、锡铅银合金、锡银铜合金、金锗合金、金锡合金中的任意一种。其中BGA焊球5的材料、组分及尺寸大小根据实际产品的组装需求进行相应选择。为了避免焊料对底部薄膜布线的侵蚀，在BGA焊料5的顶部还应该有较厚的焊接阻挡层材料，这种材料可以是镍、钯、铂等金属，厚度在1um以上。
所述顶部布线层1和底部布线层3均由多层导电薄膜层叠设置而成，一般薄膜布线层的导体材料为金、银、铝、镍、铂、钯、铜等。采用薄膜工艺进行布线的另外一个原因是可以在布线内部集成电阻、电容、电感等无源元件，极大地减小***级封装的尺寸。根据具体的应用需求，集成电阻的材料可以是氮化钽、镍铬合金、铬硅合金、多晶硅等；集成电容的介质层材料可以是氧化铝、氧化硅、聚酰亚胺等；集成电感的导体层材料可以是金、铜、铝等。顶部薄膜布线层1也是一种薄膜再分布层，可极大地利用表面可组装的面积，方便后续微凸起4的制作。
本发明中，具有实心导通孔21的陶瓷层2的主体材料可以为氧化铝陶瓷、氮化铝陶瓷等。一般导通孔21采用激光的方式进行加工，此外，也可以使用陶瓷离子蚀刻技术加工类似的导通孔21。陶瓷层2的实心导通孔21填充材料可以是金、铜、钨、钼等。为了降低填充实心孔的难度及提升工艺的可制造性，陶瓷层2的厚度一般小于0.254mm，实心导通孔21的孔径小于0.1mm，且每个导通孔21的直流电阻小于0.05欧姆。凸起4的材料可以为金、铜、金锡合金等。一般来说，凸起4的直径小于0.1mm，高度大于10um。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (10)

1.一种用于***级封装的转接板结构，其特征在于：包括由上向下依次层叠设置的顶部布线层（1）、绝缘层（2）和底部布线层（3），所述顶部布线层（1）的上表面设有多个用于倒装芯片且具有导电性的凸起（4），底部布线层（3）的下侧面设有多个具有导电性的焊球（5），所述顶部布线层（1）和底部布线层（3）均具有导电性，所述绝缘层（2）上竖直设于多个导通孔（21），所述导通孔（21）内填充有导电料，所述顶部布线层（1）通过设于导通孔（21）内的导电料与底部布线层（3）相导通。
2.根据权利要求1所述的用于***级封装的转接板结构，其特征在于：所述导通孔（21）的孔径小于0.1mm，且每个导通孔（21）的直流电阻小于0.05欧姆。
3.根据权利要求1所述的用于***级封装的转接板结构，其特征在于：所述绝缘层（2）采用陶瓷制造，该陶瓷绝缘层（2）的厚度小于0.254mm。
4.根据权利要求1所述的用于***级封装的转接板结构，其特征在于：所述凸起（4）的直径小于0.1mm，其高度大于10 um。
5.根据权利要求1所述的用于***级封装的转接板结构，其特征在于：所述顶部布线层（1）和底部布线层（3）均由多层导电薄膜层叠设置而成，该导电薄膜的导体材料为金、银、铝、铜中的任意一种。
6.根据权利要求1所述的用于***级封装的转接板结构，其特征在于：所述焊球（5）为BGA焊球（5），该BGA焊球（5）所使用材料为锡铅合金、锡铅银合金、锡银铜合金、金锗合金、金锡合金中的任意一种。
7.根据权利要求1所述的用于***级封装的转接板结构，其特征在于：所述顶部布线层（1）和底部布线层（3）均可以集成电阻、电容和电感。
8.根据权利要求7所述的用于***级封装的转接板结构，其特征在于：所述集成电阻采用的材料为氮化钽、镍铬合金、铬硅合金、多晶硅中的任意一种，集成电感采用的材料为金或铜，集成电容的介质层材料为氧化铝、氧化硅、聚酰亚胺中的一种或多种。
9.根据权利要求1所述的用于***级封装的转接板结构，其特征在于：所述绝缘层（2）所采用的材料为氧化铝陶瓷或氮化铝陶瓷，所述导电料为金、铜、钨、钼中的一种或多种组合。
10.根据权利要求1所述的用于***级封装的转接板结构，其特征在于：所述凸起（4）采用的材料为金、铜、金锡合金。
CN201610866877.8A 2016-09-29 2016-09-29 一种用于***级封装的转接板结构 Pending CN106298732A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610866877.8A CN106298732A (zh) 2016-09-29 2016-09-29 一种用于***级封装的转接板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610866877.8A CN106298732A (zh) 2016-09-29 2016-09-29 一种用于***级封装的转接板结构

Publications (1)

Publication Number Publication Date
CN106298732A true CN106298732A (zh) 2017-01-04

Family

ID=57715673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610866877.8A Pending CN106298732A (zh) 2016-09-29 2016-09-29 一种用于***级封装的转接板结构

Country Status (1)

Country Link
CN (1) CN106298732A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299342A (zh) * 2019-07-31 2019-10-01 苏州甫一电子科技有限公司 基于陶瓷衬底的三维集成封装转接板及其制作方法
CN110534494A (zh) * 2019-09-06 2019-12-03 深圳市安信达存储技术有限公司 一种bga芯片引脚二次排列封装方法及封装结构
WO2021184166A1 (zh) * 2020-03-16 2021-09-23 华为技术有限公司 电子设备、芯片封装结构及其制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102625576A (zh) * 2011-01-31 2012-08-01 精材科技股份有限公司 转接板及其形成方法
CN102648667A (zh) * 2009-09-15 2012-08-22 R&D电路股份有限公司 互连构造中改善功率增益及损耗的***板中的嵌入部件
CN102915949A (zh) * 2011-08-01 2013-02-06 中国科学院微电子研究所 在基板中嵌入金属材料的方法
CN103165479A (zh) * 2013-03-04 2013-06-19 江苏物联网研究发展中心 多芯片***级封装结构的制作方法
CN203179875U (zh) * 2013-04-19 2013-09-04 江阴长电先进封装有限公司 一种电子器件的封装结构
CN103296008A (zh) * 2012-02-22 2013-09-11 中国科学院微电子研究所 Tsv或tgv转接板，3d封装及其制备方法
CN103295926A (zh) * 2013-05-31 2013-09-11 中国航天科技集团公司第九研究院第七七一研究所 一种基于tsv芯片的互连封装方法
CN104051370A (zh) * 2013-03-15 2014-09-17 邱兆海 一种带有热电偶结构的封装***
CN104201163A (zh) * 2014-08-12 2014-12-10 上海航天电子通讯设备研究所 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN104201166A (zh) * 2014-09-04 2014-12-10 华进半导体封装先导技术研发中心有限公司 低成本tsv转接板及其制造工艺
CN104465504A (zh) * 2014-12-10 2015-03-25 华进半导体封装先导技术研发中心有限公司 金属间合物填充材料的转接板的制造工艺
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
CN206312894U (zh) * 2016-09-29 2017-07-07 中国电子科技集团公司第四十三研究所 一种用于***级封装的转接板结构

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102648667A (zh) * 2009-09-15 2012-08-22 R&D电路股份有限公司 互连构造中改善功率增益及损耗的***板中的嵌入部件
CN102625576A (zh) * 2011-01-31 2012-08-01 精材科技股份有限公司 转接板及其形成方法
CN102915949A (zh) * 2011-08-01 2013-02-06 中国科学院微电子研究所 在基板中嵌入金属材料的方法
CN103296008A (zh) * 2012-02-22 2013-09-11 中国科学院微电子研究所 Tsv或tgv转接板，3d封装及其制备方法
CN103165479A (zh) * 2013-03-04 2013-06-19 江苏物联网研究发展中心 多芯片***级封装结构的制作方法
CN104051370A (zh) * 2013-03-15 2014-09-17 邱兆海 一种带有热电偶结构的封装***
CN203179875U (zh) * 2013-04-19 2013-09-04 江阴长电先进封装有限公司 一种电子器件的封装结构
CN103295926A (zh) * 2013-05-31 2013-09-11 中国航天科技集团公司第九研究院第七七一研究所 一种基于tsv芯片的互连封装方法
CN104201163A (zh) * 2014-08-12 2014-12-10 上海航天电子通讯设备研究所 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN104201166A (zh) * 2014-09-04 2014-12-10 华进半导体封装先导技术研发中心有限公司 低成本tsv转接板及其制造工艺
CN104465504A (zh) * 2014-12-10 2015-03-25 华进半导体封装先导技术研发中心有限公司 金属间合物填充材料的转接板的制造工艺
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
CN206312894U (zh) * 2016-09-29 2017-07-07 中国电子科技集团公司第四十三研究所 一种用于***级封装的转接板结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299342A (zh) * 2019-07-31 2019-10-01 苏州甫一电子科技有限公司 基于陶瓷衬底的三维集成封装转接板及其制作方法
CN110534494A (zh) * 2019-09-06 2019-12-03 深圳市安信达存储技术有限公司 一种bga芯片引脚二次排列封装方法及封装结构
CN110534494B (zh) * 2019-09-06 2020-11-06 深圳市安信达存储技术有限公司 一种bga芯片引脚二次排列封装方法及封装结构
WO2021184166A1 (zh) * 2020-03-16 2021-09-23 华为技术有限公司 电子设备、芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
TWI455214B (zh) 用於資料處理系統之整合模組
JP5524322B2 (ja) 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法
JP4580671B2 (ja) 半導体装置
US8841768B2 (en) Chip package and a method for manufacturing a chip package
JP5827476B2 (ja) 半導体モジュール及びその製造方法
CN104882417B (zh) 集成无源倒装芯片封装
US7863717B2 (en) Package structure of integrated circuit device and manufacturing method thereof
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
US9041182B2 (en) Semiconductor package and method of manufacturing the same
CN107622957B (zh) 双面SiP的三维封装结构的制造方法
US11908760B2 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
CN106298732A (zh) 一种用于***级封装的转接板结构
JP2005332896A (ja) 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法
US10079220B2 (en) Package substrate having a plurality of chips electrically connected by conductive vias and wiring bonding
CN206312894U (zh) 一种用于***级封装的转接板结构
JP5171726B2 (ja) 半導体装置
CN113614898A (zh) 带有暴露的夹的电子器件倒装芯片封装
KR102621485B1 (ko) 반도체 디바이스 및 제조 방법
US8519547B2 (en) Chip arrangement and method for producing a chip arrangement
JP2011061132A (ja) インターポーザ
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
US8907482B2 (en) Integrated circuit package including wire bond and electrically conductive adhesive electrical connections
JP4801133B2 (ja) 半導体装置
CN107758606B (zh) 压力传感器的封装方法
US9362221B2 (en) Surface mountable power components

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104