基准电压电路
技术领域
本发明涉及电子电路技术领域,特别涉及一种基准电压电路。
背景技术
带隙基准电压源被广泛应用在IC(integrated circuit,集成电路)电路中,传统的带隙基准电压源通常需要双极性NPN或者PNP,以获得正负温度系数。随着工艺节点越来越小,CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺中的双极管性能越来越差,继续采用双极性晶体管的基准电压电路的性能也越来越差。
发明内容
鉴于上述问题,本发明的目的在于提供一种基准电压电路,从而在不采用双极性晶体管的情况下,适应越来越小的工艺节点,提供零温度系数电流,进而提供零温度系数良好的基准电压。
根据本发明的一方面,提供一种基准电压电路,其特征在于,包括:
连接在电源与地之间的启动电路和正负温度系数电流生成电路,所述启动电路提供启动所述正负温度系数电流生成电路的偏置电压信号,所述正负温度系数电流生成电路提供正温度系数电流和负温度系数电流;
连接在所述电源与地之间的基准电压生成电路,所述基准电压生成电路包括镜正温度系数电流路径和镜负温度系数电流路径,分别镜像所述正负温度系数电流生成电路提供的正温度系数电流和负温度系数电流,并叠加以获得零温度系数电流,并根据所述零温度系数电流生成基准电压,其中,
所述正负温度系数电流生成电路包括工作在亚阈值区的NMOS管,所述工作在亚阈值区的NMOS管提供所述正温度系数电流和所述负温度系数电流中的至少一个。
可选地,所述正负温度系数电流生成电路包括第一温度系数电流生成电路,所述第一温度系数电流生成电路包括:
依次正向串联在所述电源与地之间的第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管,依次正向串联在所述电源与地之间的第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管和第一电阻,所述第一PMOS管和所述第三PMOS管的栅极相连并接收第一偏置电压信号,所述第二PMOS管和所述第四PMOS管的栅极相连并接收第二偏置电压信号,所述第一NMOS管和所述第三NMOS管的栅极相连并接收第三偏置电压信号,所述第二NMOS管和所述第四NMOS管的栅极相连并接收第四偏置电压信号,所述第一PMOS管、所述第二PMOS、所述第三PMOS管、所述第四PMOS管的衬底均连接至所述电源,第一NMOS管、所述第二NMOS、所述第三NMOS管、所述第四NMOS管的衬底均接地,
其中,所述第二NMOS管和所示第四NMOS管工作在亚阈值区,提供所述正温度系数电流。
可选地,所述正负温度系数电流生成电路包括第二温度系数电流生成电路,所述第二温度系数电流生成电路包括:
依次正向串联在所述电源与地之间的第五PMOS管、第六PMOS管、第五NMOS管和第二电阻,所述第六PMOS管的栅极连接第二偏置电压,所述第五PMOS管的栅极接收第五偏置电压信号,所述第六PMOS管的发射极提供所述第五偏置电压信号,所述第五NMOS管的栅极与所述第二PMOS管的发射极连接,所述第五NMOS管的发射极提供所述第四偏置电压信号,所述第五PMOS管、所述第六PMOS管的衬底均连接所述电源,所述第五NMOS管的衬底接地。
可选地,所述基准电压生成电路的所述镜正温度系数电流路径上包括:
依次正向串联在所述电源与地之间的第七PMOS管、第八PMOS管和第三电阻,所述第七PMOS管的栅极接收所述第一偏置电压信号,所述第八PMOS管的栅极接收所述第二偏置电压信号,所述第七PMOS管、所述第八PMOS的衬底均连接所述电源。
可选地,所述基准电压生成电路的所述镜负温度系数电流路径上包括:
依次正向串联在所述电源与地之间的第九PMOS管、第十PMOS管和第三电阻,所述第九PMOS管的栅极接收所述第二偏置电压信号,所述第十PMOS管的栅极接收所述第五偏置电压信号,所述第九PMOS管、所述第十PMOS管的衬底均连接所述电源。
可选地,所述启动电路包括第一启动电路,所述第一启动电路包括:
依次正向串联在所述电源与地之间的第十一PMOS管、第十二PMOS管、第六NMOS管,所述第十二PMOS管的发射极提供所述第二偏置电压信号,所述第十一PMOS管和所述第十二PMOS管的栅极连接所述第十二PMOS管的发射极,所述第六NMOS管的栅极接收所述第四偏置电压信号,所述第十一PMOS管、所述第十二PMOS管的衬底均连接所述电源,所述第六NMOS管的衬底接地。
可选地,所述启动电路包括第二启动电路,所述第二启动电路包括:
依次正向串联在所述电源与地之间的第十三PMOS管、第十四PMOS管、第七NMOS管和第八NMOS管,所述第七NMOS管的集电极提供所述第三偏置电压信号,所述第七NMOS管的栅极接收所述第三偏置电压信号,所述第八NMOS管的栅极与集电极连接,所述第十三PMOS管、所述第十四PMOS管的衬底均连接所述电源,所述第七NMOS管和所述第八NMOS管的衬底均接地。
可选地,所述镜正温度系数电流路径和所述镜负温度系数电流路径均经过所述第三电阻接地,所述第三电阻的高电势端提供所述基准电压。
可选地,还包括:
第九NMOS管,栅极接所述第四偏置电压信号,源极、漏极和衬底均接地。
本发明提供的基准电压电路包括分别连接在电源与地之间的启动电路、正负温度系数电流生成电路和基准电压生成电路,启动电路用于提供启动正负温度系数电流生成电路的偏置电压信号,正负温度系数电流生成电路启动后并维持工作状态,提供正温度系数电流和负温度系数电流,基准电压生成电路镜像正温度系数电流和负温度系数电流并叠加,获得零温度系数电流,并根据该零温度系数电流输出基准电压。其中,正负温度系数电流生成电路采用工作在亚阈值区的NMOS管实现正负温度系数电流的正负温度响应,NMOS管较双极性晶体管在更小的工艺节点下具有更好的性能保障,可以适应更小的工艺节点技术,提供性能良好的零温度系数的基准电压。
正负温度系数电流叠在在第三电阻上,在第三电阻的高电势端即与接地端相反的另一端输出基准电压,电阻的电流能力稳定,采用第三电阻可保障输出的基准电压的稳定性。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了根据本发明实施例的基准电压电路的电路图。
图2示出了根据本发明实施例的基准电压电路的正负温度系数电流的温度电流特性曲线;
图3示出了根据本发明实施例的基准电压电路的基准电压的温度电压特性曲线。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
图1示出了根据本发明实施例的基准电压电路的电路图。如图所示,本发明实施例的基准电压电路100包括连接在提供电压VCC的电源与地之间的启动电路110、正负温度系数电流生成电路120和基准电压生成电路130。基准电压生成电路130输出基准电压VREF,提供给例如晶体管M21的栅极,作为晶体管M21的栅极控制基准电压。
启动电路110包括第一偏置电压生成电路111和第二偏置电压生成电路112,向正负温度系数电流生成电路120分别提供偏置电压信号NB1和偏置电压信号PB1。
在各晶体管内,电流从集电极流向发射极,各串联晶体管按此方向正向串联。
第一偏置电压生成电路111包括依次串联在电源与地之间的晶体管M34、晶体管M33、晶体管M18和晶体管M54,在本实施例中,晶体管M34和晶体管M33为PMOS管(positiveMetal Oxide Semiconductor,P型金属氧化物半导体管),晶体管M18和晶体管M54为NMOS管(N-Metal-Oxide-Semiconductor,N型金属氧化物半导体)。
晶体管M34和晶体管M33的衬底接电源电压VCC,晶体管M33的栅极接收偏置电压信号PB1,晶体管M34的栅极接收偏置电压信号PB0;晶体管M18和晶体管M54的衬底均接地,且各自的栅极与集电极连接,晶体管M18的集电极提供偏置电压信号NB1。
第二偏置电压生成电路112包括依次串联在电源与地之间的晶体管M24、晶体管M25、晶体管M19,在本实施例中,晶体管M24和晶体管M25为PMOS管,晶体管M19为NMOS管。
晶体管M24和晶体管M25的衬底接电源电压VCC,其栅极均连接至晶体管M25的发射极,晶体管M25的发射极提供偏置电压信号PB1;晶体管M19的衬底接地,栅极接收偏置电压信号NB0。
晶体管M64的发射极、集电极和衬底均接地,栅极接收偏置电压信号NB0。
正负温度系数电流生成电路120提供负温度系数电流和正温度系数电流,叠加后形成零温度系数电流提供给基准电压生成电路130。
正负温度系数电流生成电路包括电流镜电路,用于提供正温度系数电流,该电流镜电路包括依次串联在电源与地之间的晶体管M32、晶体管M31、晶体管M16和晶体管M9,依次串联在电源与地之间的晶体管M27、晶体管M26、晶体管M17、晶体管M41和电阻R4。其中,晶体管M32和晶体管M27的栅极相连,且接收偏置电压信号PB0;晶体管M31和晶体管M26的栅极相连,且接收偏置电压信号PB1;晶体管M16和晶体管M17的栅极相连,且接收偏置电压信号NB1;晶体管M9和晶体管M41的栅极相连,且接收偏置电压信号NB0。其中,晶体管M26的发射极提供偏置电压信号PB0。
在本实施例中,晶体管M32、晶体管M31、晶体管M27和晶体管M26为PMOS管,且衬底均连接电源电压VCC;晶体管M16、晶体管M17、晶体管M9和晶体管M41为NMOS管,且衬底均接地,晶体管M9和晶体管M41工作在亚阈值区。
其中,定义一个与工艺相关的常数It:
则流经晶体管M9的电流ID为:
其中,VGS为晶体管M9的栅源电压,Vt为阈值电压,VT为热电压,n为斜率因子,在式(2)中,VGS=Vt,W/L=1,VDS远大于VT,即在电流镜电路中,晶体管M9和晶体管M41可以提供一个正温度系数的电流。
晶体管M28、晶体管M11、晶体管M10和电阻R3依次串联在电源和地之间,提供负温度系数的电流,且在电阻R3的高电势端提供偏置电压信号NB0。晶体管M10衬底接地,栅极连接至晶体管M31的发射极;晶体管M28和晶体管M11的衬底接电源电压VCC,晶体管M11的栅极接偏置电压信号PB1,晶体管M11的发射极提供偏置电压信号PB,晶体管M28的栅极接偏置电压信号PB。
在本实施例中,晶体管M28和晶体管M11为PMOS管;晶体管M10为NMOS管,且流经晶体管M10的电流为正温度系数电流。
在本实施例中,电流路径V4和电流路径V8为电流镜电路的两个互为镜像的电流路径,提供正温度系数电流;电流路径V9上提供负温度系数电流。正温度系数电流和负温度系数电流叠加获得零温度系数电流反馈给基准电压生成电路130。
在基准电压生成电路130中,包括依次串联在电源与地之间的晶体管M13、晶体管M12和电阻R6,依次串联在电源与地之间的晶体管M29、晶体管M30和电阻R6,其中电阻R6为两路电路的共同接地端,电阻R6的非接地端提供基准电压VREF。
晶体管M13和晶体管M12的衬底接电源电压VCC,晶体管M13的栅极接偏置电压信号PB0,晶体管M12的栅极接偏置电压信号PB1,即晶体管M13和晶体管M12与正负温度系数电流生成电路120中的电流镜电路也可构成电流镜,晶体管M13的电流为正温度系数电流,该电流路径为镜正温度系数电流路径。
晶体管M29和晶体管M30的衬底接电源电压VCC,晶体管M29的栅极接偏置电压信号PB,晶体管M30的栅极接偏置电压信号PB1,即晶体管M29和晶体管M30的栅极与晶体管M28和晶体管M11的栅极分别连接,构成一个电流镜电路,晶体管M29上流经的电流为负温度系数电流,该电流路径为镜负温度系数电流路径。
晶体管M13和晶体管M29上的正温度系数电流和负温度系数电流叠加在电阻R6上,电阻R6上电流为零温度系数电流,进而在电阻R6的非接地端提供零温度系数的基准电压VREF。采用电阻R6叠加正负温度系数电流,电阻的电流能力稳定,可以提高输出的基准电压的稳定性,保障电路性能。
在本实施例中,电阻R3的阻值选为4兆欧,电阻R4的阻值选为500千欧,电阻R6选为2.8兆欧。
图2示出了根据本发明实施例的基准电压电路的正负温度系数电流的温度电流特性曲线。如图所示,电流路径V4上的正温度系数电流随温度的变化线性良好,电流路径V9上的负温度系数电流随温度的变化线性良好,且两者的温度电流特性曲线的斜率大小相等,符号相反。
图3示出了根据本发明实施例的基准电压电路的基准电压的温度电压特性曲线。如图所示,其中,示出了电源电压1.6V至3.6V区间中的部分节点的基准电压VREF与温度的特性曲线,曲线L01对应电源电压为1.6V,曲线L02对应电源电压为1.8V,曲线L03对应电源电压为3.6V。有图3可知,本发明实施例的基准电压电路的基准电压VREF主要随温度的增加而增加,且随电源电压VCC的变化而变化的幅度小,其中,随温度增加而增加主要受电阻R6的阻值随温度的变化而变化影响,在负40摄氏度至120摄氏度之间,对应电源电压为1.8V至3.6V,基准电压变化在1.223V至1.236V之间,基准电压VREF整体随温度变化的幅度不超过0.013V;对应电源电压为1.6V,基准电压变化在1.241V至1.223V之间,随温度的变化幅度不超过0.018V,即提供了良好的零温度系数基准电压。
本发明的基准电压电路采用工作在压阈值区的NMOS管获得正温度系数电流和负温度系数电流,叠加后获得零温度系数电流,利用在小工艺节点下依旧能保持较高特性的金属氧化物半导体场效应管获取正负温度系数,进而获取零温度系数电流,利用该零温度系数电流获得零温度系数的基准电压,适应小工艺节点的现代工艺,提供一种性能良好的基准电压电路,提供零温度系数基准电压。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。