CN101470459A - 低压低功耗的cmos电压基准参考电路 - Google Patents

Abstract

本发明公开了一种低压低功耗的CMOS电压基准参考电路，用于产生一基准电压，该CMOS电压基准参考电路包括一启动电路11，一自偏置电流源12，一具有负温度系数的电压产生器13、一基准电压调节器14，以及一单管电流镜MOS晶体管M₀。该电路采用工作在亚阈值区的MOS晶体管来产生具有负温度系数的电压，同时利用工作在亚阈值区的MOS晶体管的套筒和折叠结构代替电阻放大具有正温度系数的电压，使其与具有负温度系数的电压相抵消，从而产生了与温度无关的基准电压。本发明的基准电路由于消除了电阻、电容等无源器件以及运算放大器的使用，大大减小了电路的元件数目和静态工作电流，从而减小了电路的功耗和面积。

Description

低压低功耗的CMOS电压基准参考电路

技术领域

本发明涉及基准参考电路技术领域，特别是一种低压低功耗的CMOS电压基准参考电路及其产生方法。

背景技术

基准电压参考电路是许多模拟电路和数字电路设计中不可或缺的组成单元之一。基准源由于其低温度系数和低电源电压依赖的特性，被广泛应用于各种模拟和数字电路中。

传统的带隙基准源利用与绝对温度成正比的电路来抵消双极型晶体管基区—发射区结的负温度特性，输出电压一般为硅的带隙电压1.25V左右。而随着深亚微米集成电路工艺的进步，目前主流或者即将成为主流的CMOS工艺的电源电压接近甚至低于1.25V，这样严重限制了带隙基准电路在深亚微米工艺中的应用。

除此之外，由于传统的带隙基准采用电阻等无源器件来进行压流转换以及放大具有正温度系数的电压，使其能够与具有负温度系数的双极型晶体管基区—发射区电压抵消，而为了不占用主电路的面积和节省芯片成本，这些电阻值往往被限制在一个可以接受的范围之内，这样基准电路的工作电流也存在一个下限，使得基准电路的低功耗设计异常困难。

而随着手持移动设备产业的飞速发展，低电源电压和低功耗的模拟电路设计正成为研究的热点。根据国际半导体工业协会(Semiconductor Industry Association，SIA)做出的预测，2007年低功耗芯片的电源电压将低至0.8V。除此之外，芯片的成本也随着深亚微米工艺的进步而急剧的增大，这些因素都对基准源的设计提出了严峻的挑战。

现在以公认的带隙基准电压电路为例来进一步说明目前基准技术所面临的低压低功耗难题。传统的带隙基准电压电路利用与绝对温度成正比的电路，来抵消双极型晶体管基区—发射区电压的负温度特性，从而得到恒定的基准电压，输出电压值一般为硅的带隙电压1.25V左右。而且带隙电压基准可以在不同的电源电压和工艺条件以及较宽的工作温度范围内保持稳定。

在传统的带隙基准电路中，一般采用两个不同的电阻值之比来放大两个双极型晶体管的基区—发射区电压的差值，使其和单个双极型晶体管基区—发射区电压的温度系数相抵消，这样得到了具有零温度系数的基准电压。

由于双极型晶体管的基区—发射区电压具有负温度系数，一般情况下，此温度系数大约为-1.5mV/℃。当两个双极型晶体管工作在不相等的电流密度下，它们的基区—发射区电压的差值就与绝对温度成正比，所述电压的温度系数与它们的导电区面积的自然对数成正比。

假设所述的双极型晶体管导电区面积之比为8，则该温度系数大约为0.18mV/℃，为上述双极型晶体管的基区—发射区电压的负温度系数的绝对值的八分之一。

又假设所述的双极型晶体管导电区面积之比为48，则该温度系数大约为0.34mV/℃，为上述双极型晶体管的基区—发射区电压的负温度系数的绝对值的四分之一。可见仅仅依赖增大双极型晶体管的导电区面积之比很难达到基准电路所需要的增益。

为了得到零温度系数的基准电压，必须放大两个双极型晶体管的基区—发射区电压之差的正温度系数，使其能够与负温度系数的电压相抵消。传统的带隙基准电压电路是采用电阻的比值来提供该增益，而电阻的使用增加了芯片的功耗和面积。

此外，CMOS工艺中提供的电阻具有一定的温度系数，从而影响输出基准电压的性能，而工艺厂商提供的电阻模型一般精度较低，因此传统的带隙基准电压参考电路性能往往受限于电阻的性能和模型的精确程度。

基准电压电路设计须考虑的一个因素是其电路所需的尺寸或者芯片面积。通常，基准电压电路的尺寸由集成电路的主电路设计来决定。如果能够消除电阻等无源器件，减小基准电压电路所需的面积，有助于使得电路芯片面积最小化或增加供主电路设计所用的面积，从而减小芯片成本。

除此之外，在传统的带隙基准电路中一般采用运算跨导放大器来提高电路的电源抑制比，但随之而来的会带来电路稳定性方面的考虑。由于基准电路对稳定性的要求较高，为了达到高稳定性的要求，一般在带隙基准电路中引入电容来进行环路的相位补偿。额外的电容不但增加了电路的面积，而且大大减小了基准电路的速度。

如果能够设计实现无需电阻、电容等无源元件甚至运算跨导放大器的电压基准电路，则可以大大降低其元件数目和面积，从而降低了基准电路的功耗和成本。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种低压低功耗的CMOS电压基准参考电路，以降低构成电路元件的数目和面积，降低基准电路的功耗和成本。

(二)技术方案

为了达到上述目的，本发明的技术方案是这样实现的：

一种低压低功耗的CMOS电压基准参考电路，用于产生一基准电压，该CMOS电压基准参考电路包括一启动电路11，一自偏置电流源12，一具有负温度系数的电压产生器13、一基准电压调节器14，以及一单管电流镜MOS晶体管M₀。

上述方案中，所述启动电路11由晶体管M_S0、M_S1和M_S2构成；其中，PMOS晶体管M_S0和NMOS晶体管M_S1组成一个基本的反相器单元，M_S0、M_S1的漏级和栅级分别相连接，源级则分别与参考电源和参考地相连接；晶体管M_S0和M_S1组成的反相器单元有一个输入端口和一个输出端口，其中输入端口为M_S0和M_S1栅级的直接耦合点，同时与所述自偏置电流源12中的晶体管M_C3的栅级直接相连接；输出端口为M_S0和M_S1直接耦合的漏级，与M_S2的漏级相连接；p沟道增强型MOS晶体管M_S2的栅级与所述自偏置电流源12中的晶体管M_C1的栅级直接相连接，源级则与参考地相连接。

上述方案中，所述自偏置电流源12包括MOS晶体管M_C0至M_C6；该单元包括三条支路，分别由栅级直接耦合的PMOS晶体管M_C0、M_C1和M_C2提供偏置电流，晶体管M_C0至M_C2的源级与参考电源相连接，M_C1的栅级和漏级相连接；PMOS晶体管M_C2和NMOS晶体管M_C3组成第一条支路，M_C3的栅级和漏级与M_C2的漏级直接相连接，源级则与参考地相连接；PMOS晶体管M_C1和NMOS晶体管M_C4组成第二条支路，M_C4的漏级与M_C1的漏级相连接，栅级和NMOS晶体管M_C3的栅级直接耦合，而源级则与第三条支路中的M_C6的漏级相连接；PMOS晶体管M_C0和NMOS晶体管M_C5、M_C6组成第三条支路，M_C5的栅级和漏级、M_C0的漏级和M_C6的栅级直接耦合，M_C6的漏级则与M_C5的源级以及M_C4的源级相连接，源级直接与参考地相连接。

上述方案中，所述的负温度系数电压产生器13由NMOS晶体管M₁构成，该管的漏级与栅级相连接，且与基准电压调节器14的M₂、M₃的栅级和漏级以及PMOS晶体管M₀的漏级直接耦合，源级与参考地相连接。

上述方案中，所述基准电压调节器14包括NMOS晶体管M₂至M₅以及晶体管校准阵列M_5a至M_5c，其中M₁至M₃的栅级和漏级共六个端口与M₀的漏级直接耦合，构成基准电压电路的输出端口；晶体管M₄的栅级和漏级直接耦合到M₅的栅级，M₄至M₅的漏级与M₂至M₃的源级分别相连接，源级则与参考地相连接；所述晶体管M_5a至M_5c的漏级与M₅的漏级直接耦合，栅级则分别接入开关管S_5a至S_5c，开关管的另一端与M₅的栅级相连接。M_5a至M_5c的栅级通过另外一组开关管与参考地直接相连接，源级则直接与参考地相连接。

上述方案中，所述晶体管M₀的栅级与自偏置电流源12的栅级相连接，漏级为电路的输出端口，而源级与电路的参考电源相连接。

本发明还提供了一种用于产生基准电压的方法，包括以下步骤：

电压基准电路上电时，启动电路11启动自偏置电流源12；

自偏置电流源12为具有负温度系数的电压产生器13和基准电压调节器14提供直流偏置；

具有负温度系数的电压产生器13和基准电压调节器14分别产生一个具有负温度系数的参考电压，其温度系数和MOS晶体管阈值电压的温度系数近似相等，温度系数之差为一个具有正温度系数的电压；

产生的两个具有负温度系数的参考电压之差被基准电压调节器14放大，其温度系数被套筒和折叠结构的MOS晶体管调节至合适的值；

将调节后的值与基准电压调节器14产生的具有负温度系数的参考电压相加，可得到基准电压。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明提供的这种低压低功耗的CMOS电压基准参考电路，利用工作在亚阈值工作区的晶体管来产生具有负温度系数的电压，这样大大降低了传统带隙基准电路中双极型晶体管基极—发射极的电压，可以将电路的电源电压降低至0.7V，突破了传统带隙基准电路的电源电压限制。

2、本发明提供的这种低压低功耗的CMOS电压基准参考电路，利用另外的工作在亚阈值工作区的晶体管套筒和折叠结构来取代传统带隙基准电路中的电阻来放大具有正温度系数的电压，消除了电阻的使用，从而得到了低功耗，高集成度的带隙基准电压参考电路。

3、本发明提供的这种低压低功耗的CMOS电压基准参考电路，还消除了运算跨导放大器的使用，这样就不需要电容来补偿环路的相位裕度，减小了电路的面积，与传统的带隙基准电压参考电路相比具有更低的功耗和成本。

4、本发明提供的这种低压低功耗的CMOS电压基准参考电路，采用工作在亚阈值区的MOS晶体管来产生具有负温度系数的电压，同时利用工作在亚阈值区的MOS晶体管的套筒和折叠结构代替电阻放大具有正温度系数的电压，使其与具有负温度系数的电压相抵消，从而产生了与温度无关的基准电压。

5、本发明提供的这种低压低功耗的CMOS电压基准参考电路，由于基准电路消除了电阻、电容等无源器件以及运算放大器的使用，大大减小了电路的元件数目和静态工作电流，从而减小了电路的功耗和面积。

附图说明

图1是按照本发明的低压低功耗电压基准电路的电路图；

图2是图1所示低压低功耗电压基准电路输出基准电压的温度特性曲线图；

图3是图1所示低压低功耗电压基准电路输出基准电压随电源电压变化曲线图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图1所示，图1是按照本发明的低压低功耗电压基准电路的电路图，该CMOS电压基准参考电路包括一启动电路11，一自偏置电流源12，一具有负温度系数的电压产生器13、一基准电压调节器14，以及一单管电流镜MOS晶体管M₀。

其中，所述启动电路11由晶体管M_S0、M_S1和M_S2构成；其中，PMOS晶体管M_S0和NMOS晶体管M_S1组成一个基本的反相器单元，M_S0、M_S1的漏级和栅级分别相连接，源级则分别与参考电源和参考地相连接；晶体管M_S0和M_S1组成的反相器单元有一个输入端口和一个输出端口，其中输入端口为M_S0和M_S1栅级的直接耦合点，同时与所述自偏置电流源12中的晶体管M_C3的栅级直接相连接；输出端口为M_S0和M_S1直接耦合的漏级，与M_S2的漏级相连接；p沟道增强型MOS晶体管M_S2的栅级与所述自偏置电流源12中的晶体管M_C1的栅级直接相连接，源级则与参考地相连接。

所述自偏置电流源12包括MOS晶体管M_C0至M_C6；该单元包括三条支路，分别由栅级直接耦合的PMOS晶体管M_C0、M_C1和M_C2提供偏置电流，晶体管M_C0至M_C2的源级与参考电源相连接，M_C1的栅级和漏级相连接；PMOS晶体管M_C2和NMOS晶体管M_C3组成第一条支路，M_C3的栅级和漏级与M_C2的漏级直接相连接，源级则与参考地相连接；PMOS晶体管M_C1和NMOS晶体管M_C4组成第二条支路，M_C4的漏级与M_C1的漏级相连接，栅级和NMOS晶体管M_C3的栅级直接耦合，而源级则与第三条支路中的M_C6的漏级相连接；PMOS晶体管M_C0和NMOS晶体管M_C5、M_C6组成第三条支路，M_C5的栅级和漏级、M_C0的漏级和M_C6的栅级直接耦合，M_C6的漏级则与M_C5的源级以及M_C4的源级相连接，源级直接与参考地相连接。

所述的负温度系数电压产生器13由NMOS晶体管M1构成，该管的漏级与栅级相连接，且与基准电压调节器14的M₂、M₃的栅级和漏级以及PMOS晶体管M₀的漏级直接耦合，源级与参考地相连接。

所述基准电压调节器14包括NMOS晶体管M₂至M₅以及晶体管校准阵列M_5a至M_5c，其中M₁至M₃的栅级和漏级共六个端口与M₀的漏级直接耦合，构成基准电压电路的输出端口；晶体管M₄的栅级和漏级直接耦合到M₅的栅级，M₄至M₅的漏级与M₂至M₃的源级分别相连接，源级则与参考地相连接；所述晶体管M_5a至M_5c的漏级与M₅的漏级直接耦合，栅级则分别接入开关管S_5a至S_5c，开关管的另一端与M₅的栅级相连接。M_5a至M_5c的栅级通过另外一组开关管与参考地直接相连接，源级则直接与参考地相连接。

所述晶体管M₀的栅级与自偏置电流源12的栅级相连接，漏级为电路的输出端口，而源级与电路的参考电源相连接。

本发明还提供了一种用于产生基准电压的方法，包括以下步骤：

电压基准电路上电时，启动电路11启动自偏置电流源12；

自偏置电流源12为具有负温度系数的电压产生器13和基准电压调节器14提供直流偏置；

具有负温度系数的电压产生器13和基准电压调节器14分别产生一个具有负温度系数的参考电压，其温度系数和MOS晶体管阈值电压的温度系数近似相等，温度系数之差为一个具有正温度系数的电压；

产生的两个具有负温度系数的参考电压之差被基准电压调节器14放大，其温度系数被套筒和折叠结构的MOS晶体管调节至合适的值；

将调节后的值与基准电压调节器14产生的具有负温度系数的参考电压相加，可得到基准电压。

下面再结合图1对本发明的基准电压电路进行详细的解释。

所述电压基准电路中的自偏置电路采用文献“E.M.Camacho-Galeano，C.Galup-Montoro，M.C.Schneider，“CMOS CurrentReference Without Resistance，”IEEE Trans.Circuits and System II，vol.52，no.2，pp.61-65，Feb.，2005.”中采用的电流源结构。为了求出该电流源提供电流的温度特性，本发明有以下推导：

由于晶体管M_C1和M_C2工作在饱和区，因此有：

I_MC3/I_MC4＝S_MC2/S_MC1    (1)

其中S为MOS晶体管的沟道宽度和长度之比，同时由于晶体管M_C3、M_C4工作在亚阈值区，则有：

I_MC3＝uC_dV_T ²×S_MC3×exp((V₃₁-V_th，MC3)/(r×V_T))      (2)

I_MC4＝uC_dV_T ²×S_MC4×exp((V₃₁-V₃₂-V_th，MC4)/(r×V_T))   (3)

所述式(2)和(3)中，I为流过晶体管的电流，B等于晶体管u为少数载流子的迁移率，C_d为栅下的耗尽层电容，V_T为热电压，在常温下等于26mV，V_th为MOS晶体管的阈值电压，r为亚阈值坡度因子，V₃₁、V₃₂为节点31、32的电压值，将上述两式变换成：

r×V_T×ln(I_M3/(uC_dV_T ²S_M3))＝V₃₁-V_th，MC3      (4)

r×V_T×ln(I_M4/(uC_dV_T ²S_M4))＝V₃₁-V₃₂-V_th，MC4   (5)

(3)式-(4)式，可得：

(4)-(5)，再带入(1)式，可得：

V₃₂＝r×V_T×ln((S_MC2×S_MC4)/(S_MC3×S_MC1))     (6)

由于M_C5工作在饱和区，M_C6工作在线性区，这时有：

I_MC5＝0.5×B_MC5×S_MC5(V₃₃-V₃₂-V_TH，MC5)²               (7)

I_MC6＝r×B_MC6×S_MC6×V₃₂×(V₃₃-V_TH，MC6-0.5×r×V₃₂)   (8)

其中B等于u和Cox的乘积，u为载流子的迁移率，Cox为栅氧层的单位电容，将(7)式变换成：

V₃₃-V_TH，MC5＝SQRT(2×I_MC5/B_MC5/S_MC5)+V₃₂   (9)

SQRT()为平方根函数，将(9)式带入(8)式，同时有：

I_MC6＝(1+S_MC1/S_MC0)×I_MC5   (10)

可得：

(1+S_MC1/S_MC0)×I_MC5＝r×S_MC6×B_MC6×V₃₂(SQRT(2×I_MC5/B_MC5/S_MC5)

-(0.5×r-1)×V₃₂)   (11)

整理式(11)得到一个I_MC5为未知数的二元一次方程，经过一系列复杂的变换后可以得到：

I_MC5＝S_MC6×V₃₁ ²×(SQRT(2×S_MC6/S_MC5)+SQRT(2×r²×S_MC6/S_MC5-4×(1+S_MC1/S_MC0)×r×(0.5×r-1)))2/4/(1+S_MC1/S_MC0)²   (12)

由于式(12)过于复杂，为了简化后面的计算，由于晶体管的迁移率与温度的m次方成正比，m为迁移率的温度因子，约等于-1.5，而V₃₁与温度的一次方成正比，因此我们将(12)等效为：

I_MC5～T^(2+m)   (13)

由此得到流经M_C5的电流的微分形式如下式：

d(I_MC5)/dT＝(2+m)/T×I_MC5   (14)

所述的电压基准电路采用工作在亚阈值区的MOS晶体管代替双极型晶体管来产生具有负温度特性的电压。如图1所示，MOS晶体管M₁工作在亚阈值区，当流过M₁的电流足够小时，此时有V₃₁≈V_th，M1，具体的推导如下所述：

晶体管M₁工作在弱反型区，而且当它的栅源电压接近于阈值电压时，由MOS晶体管的E.K.V模型，有：

I_M1＝2×r×S_M1×u₀×(T/T₀)m×C_ox×V_T ²×(ln(1+exp((V₂₁-V_th)/2/r/V_T)))²

                                                             (15)

u₀为常温时的载流子迁移率，同时根据晶体管M₄工作在深亚阈值区，则有：

IM4＝2×r×S_M4×u₀×(T/T₀)M×C_ox×V_T ²×exp((V₂₂-V_th)/r/V_T)   (16)

由于自偏置电流源(12)的镜像电流管M₀提供给具有负温度系数的电压产生器(13)和基准电压调节器(14)直流偏置，则有：

I_M1+(1+S_M5/S_M4)×I_M4＝I_M0   (17)

由式(13)减去式(17)，得到节点21的温度系数为：

dV₂₁/dT＝((1+A)×k+(1+A/(1+r))×(V₂₁-V_th，M1)/T-r×A/(1+r)×V_th，M1/T)/(1+A/(1+r))(18)

其中k为阈值电压的温度系数，A等于：

A＝(I_M0/I_M1-1)(1+exp((V₂₁-V_TH，M1)/2/r/V_T))ln(1+exp((V₂₁-V_th，m1)/2/r/VT))

                                                              (19)

式(19)式过于复杂，但是当流经M₁的电流远小于流经M₂和M₃的电流之和并且V₂₁小于M₁的阈值电压V_TH时，式(18)可以化简成：

dV₂₁/dT≈k   (20)

式(20)中的k为阈值电压的温度系数且为常数，因此节点21的电压约等于MOS管M₁的阈值电压且温度系数为负。

考虑到流经晶体管M₂和M₄的电流相等，则有：

I_M2＝uC_dV_T ²S_M2×exp((V₂₁-V₂₂-V_th，M2)/(r×V_T))   (21)

I_M4＝uC_dV_T ²S_M3×exp((V₂₂-V_th，M3)/(r×V_T))   (22)

式中C_d为耗尽层的电容，所以有：

V2₂＝(V_th，M1-r×V_T×ln(S₄/S₂))/(1+r)   (23)

再考虑晶体管M₂、M₃的情况，有下两式：

I_M2＝uC_dV_T ²S_M2×exp((V₂₁-V₂₂-|V_th，M2|)/(r×V_T))   (21)

I_M3＝uC_dV_T ²S_M3×exp((V₂₁-V₂₃-|V_th，M3|)/(r×V_T))   (22)

且有：I_M2/I_M3＝S_M4/S_M5   (23)

联合式(20)-(22)，最终得到：

V₂₃＝V_TH，M1/(1+r)+V_T×ln(S_M3/S_M5×SQRT(S_M4/S_M2))(24)

而节点23就是输出基准电压。

启动电路的目的是为了***上电时提供直流通路，消除简并点，其原理同Behzad Razavi所著的《模拟CMOS集成电路设计》中所述。而晶体管M_5A-M_5C的目的是克服工艺浮动，在芯片完成后进行温度系数校准，这样提高了基准电路的性能。

本发明采用工作在亚阈值区的晶体管的栅源电压来代替传统的带隙基准电路中双极型晶体管的基极—发射极电压来产生具有负温度特性的电压，该电压的温度系数只有双极型晶体管基极—发射极电压的三分之一，这样大大减小了提供基准电路中负温度系数电压增益的难度。

为了提供两个工作在亚阈值区的晶体管的栅源电压之差的增益，本发明的电路采用工作在亚阈值区的晶体管的套筒和折叠结构(M₂、M₃和M₄)来实现，从而减小了基准电路电源电压的下限。

以UMC 0.18um CMOS混合信号工艺的模型为例，按照上述的推导，电流源的输出电流为0.8纳安培，按照上述的推导，计算出M1的沟道长度和宽度分别为40u和3u，M2和M3的沟道长度和宽度分别为1u/2u和1u/48u，M4和M5沟道长度和宽度分别为0.5u/8u和0.5u/6u，此时仿真的基准电路的温度特性曲线图如图2所示，在-20℃到120℃之间温度系数为25ppm/℃，ppm表示百万分之一，基准电路可以在0.63V到3V下工作，输出参考电压约227mV，版图占用面积0.004平方毫米，在0.7V的工作电压下仅仅消耗了36nW的直流功耗，这是目前报导的最低工作功耗的电压基准参考电路。由于无需任何运算放大器，使得该电路的电源抑制比略低于传统的带隙基准电路，在频率10Hz处电源抑制比为-46dB。

至此，可以理解，本发明提供的这种低压低功耗的电压基准电路。对于MOS晶体管，当漏电流保持不变时，工作在弱反型区的晶体管的栅源电压随着温度的升高而在一定范围内近似线性降低。利用该特性，本发明采用工作在亚阈值区的MOS晶体管来产生具有负温度系数的电压，同时利用工作在亚阈值区的MOS晶体的套筒和折叠结构来代替电阻放大具有正温度系数的电压，使其与具有负温度系数的电压相抵消，从而产生了与温度无关的基准电压。本发明的基准电路由于消除了电阻、电容等无源器件以及运算放大器的使用，从而大大减小了电路的功耗和面积。

图2是图1所示低压低功耗电压基准电路输出基准电压的温度特性曲线图。该图表示所发明电路随环境温度变化而输出电压的波动，温度范围为-20℃到120℃，在该温度范围内，电压在0.226V和0.227V之间变化，在相应温度范围内的温度系数为25ppm/℃，ppm表示百万分之一，在0.7V的工作电压下所发明电路仅仅消耗了36nW的直流功耗。

图3是图1所示低压低功耗电压基准电路输出基准电压随电源电压变化曲线图。采用的工艺同图2中所述。该图表示输出基准电压随电源电压从0V到5V变化时的响应。当电源电压从0V上升，输出基准电压也随着升高；当电源电压升高到0.7V时，输出基准电压升至0.227V，并随后保持基本恒定，一直到电源电压升至3.5V；当电源电压继续升高时，输出基准电压也随之脱离稳定工作区，开始较快的升高。在0.7V到3.5V的电源电压变化范围内，电压在0.227V与0.238V之间(室温下)变化，变化幅度为11mV，电源电压抑制系数为4mV/V。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1、一种低压低功耗的CMOS电压基准参考电路，用于产生一基准电压，其特征在于，该CMOS电压基准参考电路包括一启动电路(11)，一自偏置电流源(12)，一具有负温度系数的电压产生器(13)、一基准电压调节器(14)，以及一单管电流镜MOS晶体管M0。

2、根据权利要求1所述的低压低功耗的CMOS电压基准参考电路，其特征在于，所述启动电路(11)由晶体管M_S0、M_S1和M_S2构成；其中，PMOS晶体管M_S0和NMOS晶体管M_S1组成一个基本的反相器单元，M_S0、M_S1的漏级和栅级分别相连接，源级则分别与参考电源和参考地相连接；晶体管M_S0和M_S1组成的反相器单元有一个输入端口和一个输出端口，其中输入端口为M_S0和M_S1栅级的直接耦合点，同时与所述自偏置电流源(12)中的晶体管M_C3的栅级直接相连接；输出端口为M_S0和M_S1直接耦合的漏级，与M_S2的漏级相连接；p沟道增强型MOS晶体管M_S2的栅级与所述自偏置电流源(12)中的晶体管M_C1的栅级直接相连接，源级则与参考地相连接。

3、根据权利要求1所述的低压低功耗的CMOS电压基准参考电路，其特征在于，所述自偏置电流源(12)包括MOS晶体管M_C0至M_C6；该单元包括三条支路，分别由栅级直接耦合的PMOS晶体管M_C0、M_C1和M_C2提供偏置电流，晶体管M_C0至M_C2的源级与参考电源相连接，M_C1的栅级和漏级相连接；PMOS晶体管M_C2和NMOS晶体管M_C3组成第一条支路，M_C3的栅级和漏级与M_C2的漏级直接相连接，源级则与参考地相连接；PMOS晶体管M_C1和NMOS晶体管M_C4组成第二条支路，M_C4的漏级与M_C1的漏级相连接，栅级和NMOS晶体管M_C3的栅级直接耦合，而源级则与第三条支路中的M_C6的漏级相连接；PMOS晶体管M_C0和NMOS晶体管M_C5、M_C6组成第三条支路，M_C5的栅级和漏级、M_C0的漏级和M_C6的栅级直接耦合，M_C6的漏级则与M_C5的源级以及M_C4的源级相连接，源级直接与参考地相连接。

4、根据权利要求1所述的低压低功耗的CMOS电压基准参考电路，其特征在于，所述的负温度系数电压产生器(13)由NMOS晶体管M₁构成，该管的漏级与栅级相连接，且与基准电压调节器(14)的M₂、M₃的栅级和漏级以及PMOS晶体管M₀的漏级直接耦合，源级与参考地相连接。

5、根据权利要求1所述的低压低功耗的CMOS电压基准参考电路，其特征在于，所述基准电压调节器(14)包括NMOS晶体管M₂至M₅以及晶体管校准阵列M_5a至M_5c，其中M₁至M₃的栅级和漏级共六个端口与M₀的漏级直接耦合，构成基准电压电路的输出端口；晶体管M₄的栅级和漏级直接耦合到M₅的栅级，M₄至M₅的漏级与M₂至M₃的源级分别相连接，源级则与参考地相连接；所述晶体管M_5a至M_5c的漏级与M₅的漏级直接耦合，栅级则分别接入开关管S_5a至S_5c，开关管的另一端与M₅的栅级相连接。M_5a至M_5c的栅级通过另外一组开关管与参考地直接相连接，源级则直接与参考地相连接。

6、根据权利要求1所述的低压低功耗的CMOS电压基准参考电路，其特征在于，所述晶体管M₀的栅级与自偏置电流源(12)的栅级相连接，漏级为电路的输出端口，而源级与电路的参考电源相连接。

7、一种用于产生基准电压的方法，其特征在于，包括以下步骤：

电压基准电路上电时，启动电路(11)启动自偏置电流源(12)；

自偏置电流源(12)为具有负温度系数的电压产生器(13)和基准电压调节器(14)提供直流偏置；

具有负温度系数的电压产生器(13)和基准电压调节器(14)分别产生一个具有负温度系数的参考电压，其温度系数和MOS晶体管阈值电压的温度系数近似相等，温度系数之差为一个具有正温度系数的电压；

产生的两个具有负温度系数的参考电压之差被基准电压调节器(14)放大，其温度系数被套筒和折叠结构的MOS晶体管调节至合适的值；

将调节后的值与基准电压调节器(14)产生的具有负温度系数的参考电压相加，可得到基准电压。

Images